JPS60210838A - 半導体のメタライズ方法 - Google Patents
半導体のメタライズ方法Info
- Publication number
- JPS60210838A JPS60210838A JP6841784A JP6841784A JPS60210838A JP S60210838 A JPS60210838 A JP S60210838A JP 6841784 A JP6841784 A JP 6841784A JP 6841784 A JP6841784 A JP 6841784A JP S60210838 A JPS60210838 A JP S60210838A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- platinum
- deposited
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 14
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 15
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 31
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 22
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 22
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 19
- 238000001465 metallisation Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体のメタライズ方法に係り、特に半導体
表面に硅化白金層または硅化パラジウム層の形成方法の
改良に関するものである。
表面に硅化白金層または硅化パラジウム層の形成方法の
改良に関するものである。
非常に浅いｐｎ接合をもつシリコントランジスタや、シ
ョットキー障壁を利用した高速バイポーラロジック集積
回路（ＩＣ）に硅化白金がメタライズ材料として使われ
ていることは周知である。この硅化白金によるメタライ
ズ方法について図を用いて説明する。
ョットキー障壁を利用した高速バイポーラロジック集積
回路（ＩＣ）に硅化白金がメタライズ材料として使われ
ていることは周知である。この硅化白金によるメタライ
ズ方法について図を用いて説明する。
第１図Ａ−Ｄは従来の方法の主要段階における状態を示
す断面図で、まず、第１図Ａに示すように、例えば、ｐ
形シリコンの基板（１）の表面部にｎ形不純物拡散層（
２）を形成し、更に、基板（１）の表面上に二酸化シリ
コン層（３）を形成し、その所要部分にコンタクトホー
ル（４）を形成した後、このように加工されたシリコン
ウェーハ上面全面に第１図Ｂに示すように約６０００人
の厚さに白金（５）を蒸着する。
す断面図で、まず、第１図Ａに示すように、例えば、ｐ
形シリコンの基板（１）の表面部にｎ形不純物拡散層（
２）を形成し、更に、基板（１）の表面上に二酸化シリ
コン層（３）を形成し、その所要部分にコンタクトホー
ル（４）を形成した後、このように加工されたシリコン
ウェーハ上面全面に第１図Ｂに示すように約６０００人
の厚さに白金（５）を蒸着する。
次に、このウェーハを６００℃前後の温度で熱処理する
と、コンタクトホール（４）内でシリコン基板（１１に
接していた白金（５）のみが反応して硅化白金（６）と
な９、二酸化シリコン層（３）上の白金（５）はそのま
ま変化しないので、この残った白金（５）を王水でエツ
チング除去する。この状態を第１図Ｃに示す。最後に、
第１図りに示すように、アルミニウム等を蒸着、写真製
版して厚い金属電極（７）を形成する。
と、コンタクトホール（４）内でシリコン基板（１１に
接していた白金（５）のみが反応して硅化白金（６）と
な９、二酸化シリコン層（３）上の白金（５）はそのま
ま変化しないので、この残った白金（５）を王水でエツ
チング除去する。この状態を第１図Ｃに示す。最後に、
第１図りに示すように、アルミニウム等を蒸着、写真製
版して厚い金属電極（７）を形成する。
さて、硅化白金（６）をコンタクトホール（４）の底面
に形成する目的は、接合破壊の防止にある。すなわち、
トランジスタの高速動作実現のためには、浅い接合が必
要であり、しかし一方、浅い接合に対して単にアルミニ
ウムなどの金属のみを用いると、その金属が局所的にシ
リコン中へ侵入して接合を破壊してしまうからである。
に形成する目的は、接合破壊の防止にある。すなわち、
トランジスタの高速動作実現のためには、浅い接合が必
要であり、しかし一方、浅い接合に対して単にアルミニ
ウムなどの金属のみを用いると、その金属が局所的にシ
リコン中へ侵入して接合を破壊してしまうからである。
硅化白金は強固安定な金属間化合物で、アルミニウムな
どとシリコンとの相互拡散を防止する働きをもっている
。
どとシリコンとの相互拡散を防止する働きをもっている
。
もう一つ硅化白金（６）の使用、目的としてショットキ
ー障壁の形成がある。これは主として高速バイポーラロ
ジックＩＯ［使われるもので、ｎ形拡散ｒｌｉ （２）
と硅化白金（６）との間にできるショットキー障壁を利
用したものである。
ー障壁の形成がある。これは主として高速バイポーラロ
ジックＩＯ［使われるもので、ｎ形拡散ｒｌｉ （２）
と硅化白金（６）との間にできるショットキー障壁を利
用したものである。
このように硅化白金はシリコントランジスタ、ＩＣのメ
タライズ技術には必要不可欠の本ので、今後ともその用
途はますます広がってゆく傾向にある。
タライズ技術には必要不可欠の本ので、今後ともその用
途はますます広がってゆく傾向にある。
さて、最近、ＣｖＤやレーザーアニール技術を用いて、
ＩＣを３次元的に組み立てる技術が脚光をあびてきた。
ＩＣを３次元的に組み立てる技術が脚光をあびてきた。
この立体回路を形成するための熱処理温度としては４０
０°Ｃ程度を最高としているが、このことは低温プロセ
スである利点と同時に１逆に高温プロセスを使えないと
いう欠点がある。つまり、前述したように硅化白金の形
成のためＫは６００℃を必要とするというととは、立体
回路には硅化白金は使えないという状態であった。
０°Ｃ程度を最高としているが、このことは低温プロセ
スである利点と同時に１逆に高温プロセスを使えないと
いう欠点がある。つまり、前述したように硅化白金の形
成のためＫは６００℃を必要とするというととは、立体
回路には硅化白金は使えないという状態であった。
この発明は以上のような点に鑑みてなされたもので、グ
ロー放電法などにより、モノシランガスからアモルファ
スシリコンを堆積させる時、白金やパラジウムの表面で
は、３００″Ｃ以下の低温で、硅化白金や硅化パラジウ
ムが生成されるという現象を利用して、低温で硅化合金
を形成する方法を提供するものである。
ロー放電法などにより、モノシランガスからアモルファ
スシリコンを堆積させる時、白金やパラジウムの表面で
は、３００″Ｃ以下の低温で、硅化白金や硅化パラジウ
ムが生成されるという現象を利用して、低温で硅化合金
を形成する方法を提供するものである。
第２図Ａ−Ｄはこの発明の一実施例の主要工程段階の状
態を示す断面図である。まずζ第１図Ａの場合と同様Ｋ
Ｓｐ形シリコン基板（１）Ｋｎ形拡散層（２）を形成し
、その上面に二酸化シリコン層（３）を形成し、所要の
コンタクトホール（４）を形成する（第２図Ａ）ｏつづ
いて、このウェーハ全上面に白金（５）を蒸着する（第
２図Ｂ） ｏ ］！ Ｋ ｓグロー放電法によって約３
００℃の温度でアモルフスシリコンを堆積すると、堆積
と同時忙白金と反応して硅化白金（６ａ）が形成される
（第２図０）。白金およびアルモ７アスシリコンの膜厚
はそれぞれ数百オングストロームで同じ厚さにする。続
いてアルミニウム等の金属を蒸着して写真製版により電
極（７）を形成する。そして、電極（７）の形成部位以
外の硅化白金層（６ａ）は電極（７）をマスクとしてス
パッタエツチングして除去する（第２図Ｄ）。
態を示す断面図である。まずζ第１図Ａの場合と同様Ｋ
Ｓｐ形シリコン基板（１）Ｋｎ形拡散層（２）を形成し
、その上面に二酸化シリコン層（３）を形成し、所要の
コンタクトホール（４）を形成する（第２図Ａ）ｏつづ
いて、このウェーハ全上面に白金（５）を蒸着する（第
２図Ｂ） ｏ ］！ Ｋ ｓグロー放電法によって約３
００℃の温度でアモルフスシリコンを堆積すると、堆積
と同時忙白金と反応して硅化白金（６ａ）が形成される
（第２図０）。白金およびアルモ７アスシリコンの膜厚
はそれぞれ数百オングストロームで同じ厚さにする。続
いてアルミニウム等の金属を蒸着して写真製版により電
極（７）を形成する。そして、電極（７）の形成部位以
外の硅化白金層（６ａ）は電極（７）をマスクとしてス
パッタエツチングして除去する（第２図Ｄ）。
上記実施例では金属電極（７）の下の部分以外の硅化白
金層（６ａ）は除去したが、必要に応じて残しておいて
、所望のパターニングを施して配線として利用すること
も可能である。また、白金の代Ｊ）Ｋパラジウムを用い
て硅化パラジウムを形成しても同様の効果が得られる。
金層（６ａ）は除去したが、必要に応じて残しておいて
、所望のパターニングを施して配線として利用すること
も可能である。また、白金の代Ｊ）Ｋパラジウムを用い
て硅化パラジウムを形成しても同様の効果が得られる。
以上説明したように、この発明の方法では白金またはパ
ラジウムの表面にアモルファスシリコンを堆積したとき
に硅化白金または硅化パラジウムが形成されるという現
象を利用したので、低温で形成することができ、高温処
理を避けねばならぬ立体構造などの半導体装置にも適用
できる。更に、硅化白金または硅化パラジウムを基板の
シリコンを用いずに形成でき、基板には何等損傷を与え
ずに電極形成が可能である。
ラジウムの表面にアモルファスシリコンを堆積したとき
に硅化白金または硅化パラジウムが形成されるという現
象を利用したので、低温で形成することができ、高温処
理を避けねばならぬ立体構造などの半導体装置にも適用
できる。更に、硅化白金または硅化パラジウムを基板の
シリコンを用いずに形成でき、基板には何等損傷を与え
ずに電極形成が可能である。
第１図Ａ−Ｄは従来の方法の主要段階での状態を示す断
面図、第２図Ａ−Ｄはこの発明の一実施例の主要工程段
階での状態を示す断面図である。 図において、（１）は半導体基板、（２）は拡散層、（
５）は白金層、（ａａ）は硅化白金層である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ６９−６８４１１号２、発明
の名称 牛導体のメタライズ方法３、補正をする者 代表者片山仁へ部 ４、代理人 ６、 補正の対象 明細書の発明の詳細な説明の欄 う、 補正の内容 明細書をつぎのとおり訂正する。
面図、第２図Ａ−Ｄはこの発明の一実施例の主要工程段
階での状態を示す断面図である。 図において、（１）は半導体基板、（２）は拡散層、（
５）は白金層、（ａａ）は硅化白金層である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ６９−６８４１１号２、発明
の名称 牛導体のメタライズ方法３、補正をする者 代表者片山仁へ部 ４、代理人 ６、 補正の対象 明細書の発明の詳細な説明の欄 う、 補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- （１） 半導体基板上に形成した白金層また紘パラジウ
ム層の表面上にアモルファスシリコンを堆積して、上記
白金層またはパラジウム層をそれぞれ硅化白金層または
硅化パラジウム層とすることを特徴とする半導体のメタ
ライズ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6841784A JPS60210838A (ja) | 1984-04-04 | 1984-04-04 | 半導体のメタライズ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6841784A JPS60210838A (ja) | 1984-04-04 | 1984-04-04 | 半導体のメタライズ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210838A true JPS60210838A (ja) | 1985-10-23 |
Family
ID=13373083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6841784A Pending JPS60210838A (ja) | 1984-04-04 | 1984-04-04 | 半導体のメタライズ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117420A (ja) * | 1986-11-06 | 1988-05-21 | Nippon Telegr & Teleph Corp <Ntt> | シリサイド層の形成方法 |
-
1984
- 1984-04-04 JP JP6841784A patent/JPS60210838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117420A (ja) * | 1986-11-06 | 1988-05-21 | Nippon Telegr & Teleph Corp <Ntt> | シリサイド層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS6213819B2 (ja) | ||
| JPS60210838A (ja) | 半導体のメタライズ方法 | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| JPH0329321A (ja) | 半導体集積回路デバイスのコンタクトメタライゼーション | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| JPS62298109A (ja) | 半導体装置の製造方法 | |
| JPH03120828A (ja) | 半導体装置及びその製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| KR100217916B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| JPS63265448A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPS63276244A (ja) | 半導体装置の製造方法 | |
| JPS63240017A (ja) | 半導体装置の製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPH04239126A (ja) | 半導体装置の形成方法 | |
| JPH0311732A (ja) | 半導体装置の配線形成方法 |