JPS62298109A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62298109A
JPS62298109A JP14193086A JP14193086A JPS62298109A JP S62298109 A JPS62298109 A JP S62298109A JP 14193086 A JP14193086 A JP 14193086A JP 14193086 A JP14193086 A JP 14193086A JP S62298109 A JPS62298109 A JP S62298109A
Authority
JP
Japan
Prior art keywords
temperature
tisi
layer
gas atmosphere
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14193086A
Other languages
English (en)
Inventor
Shinichi Ogawa
真一 小川
Shigenobu Akiyama
秋山 重信
Yasuaki Terui
照井 康明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14193086A priority Critical patent/JPS62298109A/ja
Publication of JPS62298109A publication Critical patent/JPS62298109A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置を製造する際に、半導体基板と導体
配線を結合するコンタクト構造の製造方法に関するもの
である。
従来の技術 従来のコンタクト構造の製造方法としては、例えばII
CDM(アイイーデーエム)85.p208−211に
示されている。
第2図はこの従来のコンタクト構造の製造方法の概略を
示したものである。シリコン基板1の上に高融点金属で
あるチタン2を蒸着しく第2図a)。
500℃で熱処理を行ないチタンシリサイドTiSi 
3を形成する(第2図b)。しかる後、さらに高温の7
00℃で熱処理を行ない前記TiSi3を高温で安定な
チタンシリサイドTiSi□4に変化させる。この後、
不純物元素である砒素5をイオン注入し、(第2図d)
、次にチッ素雰囲気で950℃、30分間の熱処理を行
ない、チタンナイトライドTΔ6をTiSi 24の表
面に、高濃度不純拡散層了をシリコン基板表面に形成す
る。
以上のような従来の半導体装置の製造方法に分いては、
TiSi 24の表面にTiN 6を形成するための9
50’Cのチッ素中での熱処理により高濃度不純物拡散
層7が形成され、シリコン基板1内での接合深さく前記
高濃度不純拡散層7の厚さ)が決定される。
発明が解決しようとする問題点 しかしながら、上記のような構成の半導体装置の製造方
法においては、TiS工24を950℃。
30分間チッ素雰囲気中で熱処理するため、高濃度不純
物拡散層7の厚さが大きく、すなわち接合深さが深くな
るという問題点を有していた。
本発明はかかる点て鑑み、接合深さを浅くすることが可
能でかつ、シリサイド膜表面をチッ化することができる
熱処理温度の低い半導体装置の製造方法を提供すること
を目的とする。
問題点を解決するための手段 本発明はシリサイド化温度で不活性ガス雰囲気、あるい
は真空中で熱処理を行ない、しかる後、シリサイド化温
度よシも高温で活性ガス雰囲気で熱処理を行なうことよ
りなる半導体装置の製造方法である。
作用 本発明は前記した構成により、金属を表面に堆積したシ
リコン基板をシリサイド化温度で熱処理することにより
形成される熱的に不安定な金属シリサイドを、活性ガス
雰囲気でシリサイド化温度以上の温度で熱処理すること
によシ、金属シリサイド表面に薄い金属の前記活性ガス
化物を形成すると同時に1シリコン基板表面に接合深さ
の浅い高濃度不純物拡散層を形成することができる。
実施例 第1図は本発明の一つの実施例における半導体装置の製
造方法の概略図を示したものである。第1図においてシ
リコン基板11上に高融点金属材料であるチタン12を
300nm堆積しe)、しかる後、チタンとシリコンの
シリサイド化温度500℃でアルゴンガス雰囲気で5分
間熱処理し、チタンシリサイドTiSi 13を形成す
る(′b)。この後、チタンシリサイドTiSi 13
中に不純物元素14をイオン注入しくC)、さらに、チ
ッ素ガス雰囲気中で900℃、1分間の熱処理を行ない
、前記チタンシリサイドTiSi 13をチタンシリサ
イドTiSi215に変化させると同時にTiSi□1
5表面にチタンナイトライドTiN 16 、不純物元
素14からなる高濃度不純物拡散層1了を形成する。
以上のような本実施例において、不純物元素14が砒素
の場合、イオン注入加速エネルギー40 KeV 、注
入fz1×1o  /ci、硼素の場合、加速エネルギ
ー1oxev、注入量1×1016/dでともに高濃度
不純物拡散層17の接合深さを0.1 μm 、チタン
ナイトライド16の厚さを100人とすることが可能で
あった。
なお、本実施例においてはシリコン基板11上に堆積す
る金属を高融点金属であるチタンとしたが、これは他の
高融点金属であるタンタル、タングステン、モリブデン
あるいは他の金属である白金、ニッケルなどでもよい。
また、最初の熱処理はチタンとシリコンのシリサイド化
温度5Q○℃としたが、この温度は同一元素のチタンで
も形成方法によシ、また元素が異なれば異なってくるの
は当然のことである。
発明の詳細 な説明したまうに、本発明によれば、低温プロセスによ
り、金属シリサイド膜表面に薄い金属の活性ガス化物を
形成できると同時に、シリコン基板表面に接合深さの浅
い高濃度不純物拡散層を形成することができ、その実用
的効果は大きい。
【図面の簡単な説明】
第1図は本発明における一実施例の半導体装置の製造方
法の概略工程断面図、第2図は従来の半導体装置の製造
方法の概略工程断面図である。 11・・・・・・シリコン基板、12・・・・・・チタ
ン、13・・・・・チタンシリサイド(TiSi )、
14−0.・・・不純物元素、15・・・・・・チタン
シリサイド(TiSi2)、16・・・・・・チタンナ
イトライド、1了・・・・・・高濃度不純物拡散層、 代理人の氏名 弁理士 中 尾 敏 男 ほか1名11
−m−シリコン基板 14−−一不鈍宿元素 17一−−蔓濃文本陀梅体散看 ノーーーシリコン基板 2− チタン 第 2 図            3−−−チタ〉シ
リサイド4−−−チタンシリサイド

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン基板上に金属を形成した後、前記金属の
    シリサイド化温度で不活性ガス雰囲気、或いは真空中で
    熱処理を行ない、しかる後、シリサイド化温度よりも高
    温で活性ガス雰囲気で熱処理を行なうことを特徴とした
    半導体装置の製造方法。
  2. (2)金属が高融点金属であることを特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。
JP14193086A 1986-06-18 1986-06-18 半導体装置の製造方法 Pending JPS62298109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14193086A JPS62298109A (ja) 1986-06-18 1986-06-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14193086A JPS62298109A (ja) 1986-06-18 1986-06-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62298109A true JPS62298109A (ja) 1987-12-25

Family

ID=15303456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14193086A Pending JPS62298109A (ja) 1986-06-18 1986-06-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62298109A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237026A (ja) * 1989-03-09 1990-09-19 Sony Corp 半導体装置の製造方法
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5217924A (en) * 1989-05-12 1993-06-08 Texas Instruments Incorporated Method for forming shallow junctions with a low resistivity silicide layer
US5252518A (en) * 1992-03-03 1993-10-12 Micron Technology, Inc. Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
US5536684A (en) * 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
US5953632A (en) * 1996-07-17 1999-09-14 Nec Corporation Method for manufacturing semiconductor device comprising a silicide film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237026A (ja) * 1989-03-09 1990-09-19 Sony Corp 半導体装置の製造方法
US5217924A (en) * 1989-05-12 1993-06-08 Texas Instruments Incorporated Method for forming shallow junctions with a low resistivity silicide layer
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5252518A (en) * 1992-03-03 1993-10-12 Micron Technology, Inc. Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
US5536684A (en) * 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
US5953632A (en) * 1996-07-17 1999-09-14 Nec Corporation Method for manufacturing semiconductor device comprising a silicide film

Similar Documents

Publication Publication Date Title
US5324974A (en) Nitride capped MOSFET for integrated circuits
US6069045A (en) Method of forming C49-structure tungsten-containing titanium salicide structure
JPS6233466A (ja) 半導体装置の製造方法
KR960005801A (ko) 반도체 장치 제조방법
JPS62298109A (ja) 半導体装置の製造方法
JPH09139511A (ja) 半導体装置及びその製造方法
JPH0550129B2 (ja)
JPS6226573B2 (ja)
JPS60198814A (ja) 半導体装置の製造方法
JPS63227018A (ja) 半導体装置の製造方法
JPS63281424A (ja) ポリサイド電極の形成方法
JPS63175420A (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPS6324669A (ja) 半導体装置の製造方法
JPH06177067A (ja) 半導体集積回路装置の製造方法
JPH01233726A (ja) 半導体装置の製造方法
JPS63240017A (ja) 半導体装置の製造方法
JPH0235741A (ja) 半導体装置およびその製造方法
JPS61256672A (ja) 半導体装置の製造方法
JPH0294519A (ja) 半導体装置の製造方法
JP3038961B2 (ja) 半導体装置の製造方法
JPS59148367A (ja) 半導体装置の製造方法
JPH03224220A (ja) 半導体装置の製造方法
JPH0430422A (ja) 半導体装置およびその製造方法
JPS60226174A (ja) 金属硅化物の形成方法