JPS61256672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61256672A JPS61256672A JP9861585A JP9861585A JPS61256672A JP S61256672 A JPS61256672 A JP S61256672A JP 9861585 A JP9861585 A JP 9861585A JP 9861585 A JP9861585 A JP 9861585A JP S61256672 A JPS61256672 A JP S61256672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- source
- forming
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法、特にシリコン基板と配
線層とをコンタクトホールを介して電気的に接続する方
法に関する。
線層とをコンタクトホールを介して電気的に接続する方
法に関する。
半導体装置を高集積化する目的でソース、ドレイン領域
と配線用の多結晶シリコン層とを直接接続するダイレク
トコンタクト方式が近年盛んに行われている。これはソ
ース、ドレイン領域を覆う絶縁膜の一部にコンタクトホ
ールを開孔し、この上に多結晶シリコンを堆積し、この
堆積層にソース、ドレイン領域と同じ導電型の不純物を
導入して相互間の電気的接続を行うものである。不純物
の導入として、Ｐ拡散、Ｂ拡散等が行われており、最近
ではイオン注入法も用いられている。
と配線用の多結晶シリコン層とを直接接続するダイレク
トコンタクト方式が近年盛んに行われている。これはソ
ース、ドレイン領域を覆う絶縁膜の一部にコンタクトホ
ールを開孔し、この上に多結晶シリコンを堆積し、この
堆積層にソース、ドレイン領域と同じ導電型の不純物を
導入して相互間の電気的接続を行うものである。不純物
の導入として、Ｐ拡散、Ｂ拡散等が行われており、最近
ではイオン注入法も用いられている。
前述の方法でコンタクトホールを開孔し、半導体基板の
ソース、ドレイン領域の表面を露出させても、この露出
面は雰囲気中の酸素で酸化され薄い自然酸化膜が形成さ
れてしまう。また、雰囲気中のその他の不純物あるいは
コンタクトホール開孔工程、洗浄工程等に用いた化学物
質等による汚染層も同時に形成されてしまう。従って、
コンタクトホール開孔後、多結晶シリコンを堆積しただ
けでは良好なオーミック接触は得られない。そこで従来
は、前述のように多結晶シリコン層にソース、ドレイン
領域と同じ導電型の不純物を導入し、熱処理することに
よって、この不純物をソース、ドレイン領域にまで拡散
させ、自然酸化膜あるいは汚染層を突破ってオーミック
接触を形成させていた。
ソース、ドレイン領域の表面を露出させても、この露出
面は雰囲気中の酸素で酸化され薄い自然酸化膜が形成さ
れてしまう。また、雰囲気中のその他の不純物あるいは
コンタクトホール開孔工程、洗浄工程等に用いた化学物
質等による汚染層も同時に形成されてしまう。従って、
コンタクトホール開孔後、多結晶シリコンを堆積しただ
けでは良好なオーミック接触は得られない。そこで従来
は、前述のように多結晶シリコン層にソース、ドレイン
領域と同じ導電型の不純物を導入し、熱処理することに
よって、この不純物をソース、ドレイン領域にまで拡散
させ、自然酸化膜あるいは汚染層を突破ってオーミック
接触を形成させていた。
しかしながら、半導体装置の高集積化に伴ない、益々微
細なパターンが必要になってくると、不純物拡散のため
の熱処理温度をあまり高温にすることができなくなって
くる。即ち、高温の熱処理を行うと不純物の拡散領域も
拡がり、微細なパターンが得られないのである。従って
微細パターンを得ようとすると、拡散のための熱処理温
度を一定温度以下にしなければならない。ところがこの
ような低温処理では、拡散用不純物が自然酸化膜あるい
は汚染層を突破ってソース、ドレイン領域まで十分に拡
散することができない。
細なパターンが必要になってくると、不純物拡散のため
の熱処理温度をあまり高温にすることができなくなって
くる。即ち、高温の熱処理を行うと不純物の拡散領域も
拡がり、微細なパターンが得られないのである。従って
微細パターンを得ようとすると、拡散のための熱処理温
度を一定温度以下にしなければならない。ところがこの
ような低温処理では、拡散用不純物が自然酸化膜あるい
は汚染層を突破ってソース、ドレイン領域まで十分に拡
散することができない。
そこで近年では、微細パターンを有する半導体装置の場
合、イオン注入法を用いて自然酸化膜あるいは汚染層を
破壊する方法も採られている。この方法では自然酸化膜
あるいは汚染層の位置にドーズ分布の最大値がくるよう
に、多結晶シリコン層上からイオンを注入するのである
。しかしながら、自然酸化膜あるいは汚染層を十分破壊
するためには、高加速電圧で加速され、大きなドーズ最
をもったイオンビームが必要となり、非常に効率が悪い
という欠点がある。
合、イオン注入法を用いて自然酸化膜あるいは汚染層を
破壊する方法も採られている。この方法では自然酸化膜
あるいは汚染層の位置にドーズ分布の最大値がくるよう
に、多結晶シリコン層上からイオンを注入するのである
。しかしながら、自然酸化膜あるいは汚染層を十分破壊
するためには、高加速電圧で加速され、大きなドーズ最
をもったイオンビームが必要となり、非常に効率が悪い
という欠点がある。
そこで本発明は、微細なパターンを有する半導体装置に
おいても、コンタクトホールを介しての良好なオーミッ
ク接触を効率よく得ることができる半導体装置の製造方
法を提供することを目的とする。
おいても、コンタクトホールを介しての良好なオーミッ
ク接触を効率よく得ることができる半導体装置の製造方
法を提供することを目的とする。
本発明の特徴は、半導体装置の製造方法において、第１
導電型の半導体基板の素子形成領域にゲート絶縁膜を介
して多結晶シリコンから成るゲート電極を形成する工程
と、素子形成領域にゲート電極をマスクとして第２導電
型の不純物を注入してソースおよびドレイン領域を形成
する工程と、ゲート電極を素子形成領域上に層間絶縁膜
を形成する工程と、ソースおよびドレイン領域との接触
を確保するために層間絶縁膜にコンタクトホールを開孔
する工程と、このコンタクトホール開孔によって露出し
た露出面を活性な水素雰囲気中にさらすことによりソー
スおよびドレイン領域の表面を直接露出させる工程と、
コンタクトホール形成領域および１１間絶縁股上に配線
用シリコン層を形成し、ソースおよびドレイン領域と電
気的接触を確保する工程と、を行うようにし、微細なパ
ターンを有する半導体装置においても、コンタクトホー
ルを介しての良好なオーミック接触を効率よく得ること
ができるようにした点にある。
導電型の半導体基板の素子形成領域にゲート絶縁膜を介
して多結晶シリコンから成るゲート電極を形成する工程
と、素子形成領域にゲート電極をマスクとして第２導電
型の不純物を注入してソースおよびドレイン領域を形成
する工程と、ゲート電極を素子形成領域上に層間絶縁膜
を形成する工程と、ソースおよびドレイン領域との接触
を確保するために層間絶縁膜にコンタクトホールを開孔
する工程と、このコンタクトホール開孔によって露出し
た露出面を活性な水素雰囲気中にさらすことによりソー
スおよびドレイン領域の表面を直接露出させる工程と、
コンタクトホール形成領域および１１間絶縁股上に配線
用シリコン層を形成し、ソースおよびドレイン領域と電
気的接触を確保する工程と、を行うようにし、微細なパ
ターンを有する半導体装置においても、コンタクトホー
ルを介しての良好なオーミック接触を効率よく得ること
ができるようにした点にある。
（発明の実施例〕
以下本発明を第１図に示す実施例に基づいて説明する。
まず第１図（ａ）に示すようにＰ型シリコン基板１の主
面に硼素イオン注入および選択酸化を行うことにより、
素子分離領域として厚み５０００人のフィールド酸化膜
２およびＰ型反転防止層３を形成する。
面に硼素イオン注入および選択酸化を行うことにより、
素子分離領域として厚み５０００人のフィールド酸化膜
２およびＰ型反転防止層３を形成する。
次に第１図（ｂ）に示すように、ドライ酸素雰囲気中で
熱酸化処理を施し、フィールド酸化膜２で分離された素
子形成領域に厚み２５０へのゲート酸化１１４を成長さ
せる。この後、全面に厚み４０００人の多結晶シリコン
層を堆積させ、ＰＯＣｊ ３雰囲気下でこの多結晶シリ
コン層に燐を拡散し低抵抗化させる。続いてこの多結晶
シリコン層を光触刻技術によってパターニングしてゲー
ト電極５を形成する。次にフィールド酸化Ｍ２およびゲ
ート電極５をマスクとしてＮ型不純物、例えば砒素を４
０ｋｅＶ１５Ｘ１０１５ｃｄの条件でイオン注入し、活
性化処理を施してＮ＋型のソース領域６およびドレイン
領域７を形成する。
熱酸化処理を施し、フィールド酸化膜２で分離された素
子形成領域に厚み２５０へのゲート酸化１１４を成長さ
せる。この後、全面に厚み４０００人の多結晶シリコン
層を堆積させ、ＰＯＣｊ ３雰囲気下でこの多結晶シリ
コン層に燐を拡散し低抵抗化させる。続いてこの多結晶
シリコン層を光触刻技術によってパターニングしてゲー
ト電極５を形成する。次にフィールド酸化Ｍ２およびゲ
ート電極５をマスクとしてＮ型不純物、例えば砒素を４
０ｋｅＶ１５Ｘ１０１５ｃｄの条件でイオン注入し、活
性化処理を施してＮ＋型のソース領域６およびドレイン
領域７を形成する。
次に第１図（Ｃ）に示すように、全面に厚み３０００人
のＳｉＯｆｆ８をＣＶＤ法によッテ堆積させ、ソース、
ドレイン領域６．７上の一部分にコンタクトホール９を
開孔する。実際にはこの状態でコンタクトホール９によ
って露出したソース、ドレイン領域６．７上には、自然
酸化膜あるいは汚染層（図示されていない）が形成され
ている。ここで、Ｐ型シリコン基板１全体をプラズマ装
置内に装填し、基板温度を２００〜３００℃に保ち、１
０−６ｔｏｒｒ以下の高真空に引いてから、水素ガスを
５０ＣＣ／分の割合で流しガス圧を約０．１ｔｏｒｒと
する。この状態で１３．５６ＭＨ２のＲＦによって０．
１Ｗ／ｄのパワー密度で放電を行う。この放電によって
、 Ｈ２→Ｈ＊・Ｈ＋ なる分解反応が生じ、プラズマが発生ずる。これによっ
てコンタクトホール９内に形成されている自然酸化膜あ
るいは汚染層が除去される。１０ρ間この状態を維持し
た後、放電を停止し、再度１０−６ｔｏｒｒ以下の高真
空を引く。
のＳｉＯｆｆ８をＣＶＤ法によッテ堆積させ、ソース、
ドレイン領域６．７上の一部分にコンタクトホール９を
開孔する。実際にはこの状態でコンタクトホール９によ
って露出したソース、ドレイン領域６．７上には、自然
酸化膜あるいは汚染層（図示されていない）が形成され
ている。ここで、Ｐ型シリコン基板１全体をプラズマ装
置内に装填し、基板温度を２００〜３００℃に保ち、１
０−６ｔｏｒｒ以下の高真空に引いてから、水素ガスを
５０ＣＣ／分の割合で流しガス圧を約０．１ｔｏｒｒと
する。この状態で１３．５６ＭＨ２のＲＦによって０．
１Ｗ／ｄのパワー密度で放電を行う。この放電によって
、 Ｈ２→Ｈ＊・Ｈ＋ なる分解反応が生じ、プラズマが発生ずる。これによっ
てコンタクトホール９内に形成されている自然酸化膜あ
るいは汚染層が除去される。１０ρ間この状態を維持し
た後、放電を停止し、再度１０−６ｔｏｒｒ以下の高真
空を引く。
続いて第１図（ｄ）に示すように、この上に多結晶シリ
コン層１０を形成する。この多結晶シリコン層１０はＣ
ＶＤ法等の方法で堆積させてもよいが、次のような方法
で形成させるのが最も好ましい。まず、シリコン基板１
を前工程のプラズマ装置内に保ったまま、ｓｔ＋４を２
０ ＣＣ／分の割合で流し、ガス圧を０．１ｔｏｒｒに
保つ。この状態で１３．５６ＭＨ７（Ｆ）ＲＦにＪ＝つ
ｒＯ，０２Ｗ／ｄのパワー密度で放電を行う。この放電
によって、ＳｉＨ４→ａ−８ｉ ：Ｈ＋Ｈ２↑ 【なる
反応が起り、非晶質シリコン（ａ−３ｉ）が堆積される
。このときの堆積速度は２００人／分程度であり、１０
分開放電を続けることにより約２０００への厚みの非晶
質シリコンが堆積する。
コン層１０を形成する。この多結晶シリコン層１０はＣ
ＶＤ法等の方法で堆積させてもよいが、次のような方法
で形成させるのが最も好ましい。まず、シリコン基板１
を前工程のプラズマ装置内に保ったまま、ｓｔ＋４を２
０ ＣＣ／分の割合で流し、ガス圧を０．１ｔｏｒｒに
保つ。この状態で１３．５６ＭＨ７（Ｆ）ＲＦにＪ＝つ
ｒＯ，０２Ｗ／ｄのパワー密度で放電を行う。この放電
によって、ＳｉＨ４→ａ−８ｉ ：Ｈ＋Ｈ２↑ 【なる
反応が起り、非晶質シリコン（ａ−３ｉ）が堆積される
。このときの堆積速度は２００人／分程度であり、１０
分開放電を続けることにより約２０００への厚みの非晶
質シリコンが堆積する。
このようにＣＶＤ法ではなく、プラズマ放電によって非
晶質シリコンを堆積させれば、前工程のプラズマ装置内
で続けてシリコンの堆積を行°うことができ、コンタク
トホール９内に自然酸化膜や汚染層が発生するのを妨げ
ることができる。ただ、ＣＶＤ法のようにシリコンを多
結晶状態で堆積することができないため、後述するよう
に後に結晶化工程を行う必要がある。
晶質シリコンを堆積させれば、前工程のプラズマ装置内
で続けてシリコンの堆積を行°うことができ、コンタク
トホール９内に自然酸化膜や汚染層が発生するのを妨げ
ることができる。ただ、ＣＶＤ法のようにシリコンを多
結晶状態で堆積することができないため、後述するよう
に後に結晶化工程を行う必要がある。
次に堆積した非晶質シリコン内の比抵抗を下げるため、
第１図（Ｃ）の矢印に示すように、燐を４０ｋｅＶ／３
ｘ１０１５ｄの条件でイオン注入する。続いて窒素雰囲
気中で８００℃に保ち、３０分間熱処理を行い、非晶質
シリコン層を多結晶化して多結晶シリコンｎ１０を形成
する。この熱処理工程では、多結晶化が行われると同時
に、不純物としての燐がソース、ドレイン領域６．７に
拡散し、オーミック接触が得られる。従来の方法のよう
に自然酸化膜あるいは汚染層が除去されているため、熱
処理温度が比較的低温であっても支障は生じない。
第１図（Ｃ）の矢印に示すように、燐を４０ｋｅＶ／３
ｘ１０１５ｄの条件でイオン注入する。続いて窒素雰囲
気中で８００℃に保ち、３０分間熱処理を行い、非晶質
シリコン層を多結晶化して多結晶シリコンｎ１０を形成
する。この熱処理工程では、多結晶化が行われると同時
に、不純物としての燐がソース、ドレイン領域６．７に
拡散し、オーミック接触が得られる。従来の方法のよう
に自然酸化膜あるいは汚染層が除去されているため、熱
処理温度が比較的低温であっても支障は生じない。
次に第１図（ｅ）に示すように、多結晶シリコン層１０
を光触刻技術によってバターニングして、ソース配線１
Ｉ１１１およびドレイン配Ｉｍ！１２を形成する、続い
てこの全面にＣＶＤ法によってＳｉｏ２膜、ＰＳＧ膜を
堆積しく図示されていない）、窒素雰囲気中で９００℃
に保ち、３０分間熱処理を施す。この後これらの堆積膜
にコンタクトホールを開孔し、アルミニウムによる配線
を行ってＮチャネルＭＯ８ｔ−ランジスタを製造する。
を光触刻技術によってバターニングして、ソース配線１
Ｉ１１１およびドレイン配Ｉｍ！１２を形成する、続い
てこの全面にＣＶＤ法によってＳｉｏ２膜、ＰＳＧ膜を
堆積しく図示されていない）、窒素雰囲気中で９００℃
に保ち、３０分間熱処理を施す。この後これらの堆積膜
にコンタクトホールを開孔し、アルミニウムによる配線
を行ってＮチャネルＭＯ８ｔ−ランジスタを製造する。
なお、上述の実施例では非晶質シリコンに燐のイオン注
入を行ったが、ＡＳ、Ｂ、ＢＦ２．Ｓ ｉまたはＡｒ等
のイオンを注入してもよい。イオン注入ではなくＰＯＣ
ｌ３等を用いた燐拡散を行ってもよい。また、非晶質シ
リコンを多結晶化する前に、ＭＯ，Ｗ等の高融点金属膜
あるいはＭｏＳｉ 、ＷＳｉ２等の高融点金属硅化膜
を堆積し、その後熱処理を行うようにしてもよい。
入を行ったが、ＡＳ、Ｂ、ＢＦ２．Ｓ ｉまたはＡｒ等
のイオンを注入してもよい。イオン注入ではなくＰＯＣ
ｌ３等を用いた燐拡散を行ってもよい。また、非晶質シ
リコンを多結晶化する前に、ＭＯ，Ｗ等の高融点金属膜
あるいはＭｏＳｉ 、ＷＳｉ２等の高融点金属硅化膜
を堆積し、その後熱処理を行うようにしてもよい。
以上のとおり本発明によれば、半導体装置の製造方法に
おいて、コンタクトホール開孔によって露出した露出面
を活性な水素雰囲気中にさらして自然酸化膜または汚染
層を除去するようにしたため、微細なパターンを有する
半導体装置においても、コンタクトホールを介しての良
好なオーミック接触を効率よく得ることができるように
なる。
おいて、コンタクトホール開孔によって露出した露出面
を活性な水素雰囲気中にさらして自然酸化膜または汚染
層を除去するようにしたため、微細なパターンを有する
半導体装置においても、コンタクトホールを介しての良
好なオーミック接触を効率よく得ることができるように
なる。
第１図（ａ）〜（ｅ）は本発明に係る半導体装置の製造
方法の一実施例を示１説明図である。 １・・・Ｐ型シリコン基板、２・・・フィールド駿化膜
、３・・・Ｐ型反転防止層、４・・・ゲート酸化膜、５
・・・ゲート電極、６・・・ソース領域、７・・・ドレ
イン領域、８・・・ＳｉＯ２層、９・・・コンタクトホ
ール、１０・・・多結晶シリコン層、１１・・・ソース
配線層、１２・・・ドレイン配線層。
方法の一実施例を示１説明図である。 １・・・Ｐ型シリコン基板、２・・・フィールド駿化膜
、３・・・Ｐ型反転防止層、４・・・ゲート酸化膜、５
・・・ゲート電極、６・・・ソース領域、７・・・ドレ
イン領域、８・・・ＳｉＯ２層、９・・・コンタクトホ
ール、１０・・・多結晶シリコン層、１１・・・ソース
配線層、１２・・・ドレイン配線層。
Claims (1)
- 【特許請求の範囲】 １、第１導電型の半導体基板の素子形成領域にゲート絶
縁膜を介して多結晶シリコンから成るゲート電極を形成
する工程と、前記素子形成領域に前記ゲート電極をマス
クとして第２導電型の不純物を注入してソースおよびド
レイン領域を形成する工程と、前記ゲート電極を含む素
子形成領域上に層間絶縁膜を形成する工程と、前記ソー
スおよびドレイン領域との接触を確保するために前記層
間絶縁膜にコンタクトホールを開孔する工程と、このコ
ンタクトホール開孔によって露出した露出面を活性な水
素雰囲気中にさらすことにより前記ソースおよびドレイ
ン領域の表面を直接露出させる工程と、前記コンタクト
ホール形成領域および前記層間絶縁膜上に配線用シリコ
ン層を形成し前記ソースおよびドレイン領域と電気的接
触を確保する工程と、を含むことを特徴とする半導体装
置の製造方法。 ２、配線用シリコン層を形成する工程が、水素を含む非
晶質シリコンを堆積する工程と、前記非晶質シリコンを
熱処理によって多結晶化させる工程と、を有することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 ３、非晶質シリコンがＮ型またはＰ型の不純物を含むこ
とを特徴とする特許請求の範囲第２項記載の半導体装置
の製造方法。 ４、非晶質シリコンを堆積する工程の後に、前記非晶質
シリコンの堆積層にＰ、Ａｓ、Ｂ、ＢＦ＿２、Ｓｉまた
はＡｒのうちの少なくとも１種のイオンを注入する工程
を行うことを特徴とする特許請求の範囲第２項または第
３項記載の半導体装置の製造方法。 ５、配線用シリコン層上に高融点金属またはその硅化物
を堆積する工程を行うことを特徴とする特許請求の範囲
第１項乃至第４項のいずれかに記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9861585A JPS61256672A (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9861585A JPS61256672A (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256672A true JPS61256672A (ja) | 1986-11-14 |
Family
ID=14224477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9861585A Pending JPS61256672A (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256672A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200529A (ja) * | 1987-02-16 | 1988-08-18 | Takeshi Kobayashi | Ｎｂ―ＧａＡｓヘテロエピタキシャル膜及びＧａＡｓ―Ｎｂ―ＧａＡｓダブルヘテロエピタキシャル膜の製造方法 |
| JPS6451620A (en) * | 1987-08-24 | 1989-02-27 | Fujitsu Ltd | Vapor growth method |
| JPH0322527A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-05-09 JP JP9861585A patent/JPS61256672A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200529A (ja) * | 1987-02-16 | 1988-08-18 | Takeshi Kobayashi | Ｎｂ―ＧａＡｓヘテロエピタキシャル膜及びＧａＡｓ―Ｎｂ―ＧａＡｓダブルヘテロエピタキシャル膜の製造方法 |
| JPS6451620A (en) * | 1987-08-24 | 1989-02-27 | Fujitsu Ltd | Vapor growth method |
| JPH0322527A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US4528744A (en) | Method of manufacturing a semiconductor device | |
| EP0036573A2 (en) | Method for making a polysilicon conductor structure | |
| EP0363944A1 (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPS6360549B2 (ja) | ||
| JPH01205569A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPH0227769A (ja) | 半導体装置 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JPH03102875A (ja) | 半導体装置およびその製造方法 | |
| JPS5988868A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| KR960011639B1 (ko) | 티타늄 실리사이드를 이용한 얇은 접합 형성 방법 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 |