JPS5988868A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5988868A JPS5988868A JP19857082A JP19857082A JPS5988868A JP S5988868 A JPS5988868 A JP S5988868A JP 19857082 A JP19857082 A JP 19857082A JP 19857082 A JP19857082 A JP 19857082A JP S5988868 A JPS5988868 A JP S5988868A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- forming
- silicon
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000002844 melting Methods 0.000 claims abstract description 30
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 230000008018 melting Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000003870 refractory metal Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 229910020968 MoSi2 Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- -1 arsenic Chemical class 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005243 fluidization Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102000017914 EDNRA Human genes 0.000 description 1
- 101150062404 EDNRA gene Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 235000019082 Osmanthus Nutrition 0.000 description 1
- 241000333181 Osmanthus Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン半導体装置の製造方法に関するもので
ある。シリコン集積回路におけるパターンの微細化とチ
ップ寸法の拡大により、シリコン基板表面層に高濃度に
ドーパントを導入することにより形成されたいわゆる拡
散層の抵抗が無視１−得なくなってきた。拡散層を低抵
抗化する方法として、拡散層表面に金属シリサイドを形
成する方法が知られている。特に、モリブデン、タング
ステンやチタン等の高融点金属シリサイドけ１０００℃
稈度の高温熱処理にも耐えることや熱酸化により表面に
酸化膜を形成できる等の理由により注目されている。高
融点金属シリサイドを所定の開口部にのみ選釈的かつ自
己整合的に形成することが、（２） デバイス製造への応用上極めて望才しい。高融点金犀と
シリコンとの反応によりシリ」クイドを形成する方法１
、原理的にはその目的に合致するが、シリコン士に堆積
さｈ ｆｒ高融点金属とシリコンとの単ＶＣ熱処理のみ
による反応ではシリザイト゛什、反応の再ｆｉｌ性が悲
くかつＪ形成された高融点金属シリサイドの均一１４−
も悪いという問題があり、実用Ｖｒけ適さない。熱処理
前に高融点金属とシリコンとの界面紮イオン注入により
ｍ合さ一１Ｊ−ておくと、その後の熱処Ｊｌｌｌによっ
て均一でかつピンホールの無い高融点金属シリサイド膜
をシリコン開口部に自己整合的にｒ！４１１１性よく形
成１−１（）ることが知へハている。特に砒素等のドー
パントイオン注入によってＷ面泪合を行う場合には、シ
リサイド層成に対する上述の効呆の（ｌｔ＋ Ｋ 、シ
リサイド層直下にシリサイドに自己整合的に拡散層を形
成１．州る々いう利点があ２・。１．か１７、界面混合
によって灼−〃シリサイドを形成するためのイオン注入
ｔ１度し１、はぼ単結晶シリコンを非晶暫化するのに必
要ｌ注入量Ｊソ上が必要であり、そのたｔにΦ半一０晶
シリコン（３） 基扱中にイオン注入によって形成さえ）たｊｒｌ、＋υ
２の回復には９００〜１０００℃程度の高温熱処！１１
が必要である。１．か１．その様か高温熱処Ｊｌｐを行
うと、イオン注入Ｗよってシリサイド層に接Ｅ２て形成
された拡散層のドーパントが拡散１−て接合深智の増大
を引起５す結果微細デバイス製造にｄ適さなく〃るとい
う問題が生じる。更に、その後に層間側＋１１１ｇＩの
平坦化のために行われる９００〜０１００℃のリンガラ
ス流動化の熱処理によってもドーパントの拡散が生じる
ので、リンガラス流動化を行り斤いという問題も生じる
。
ある。シリコン集積回路におけるパターンの微細化とチ
ップ寸法の拡大により、シリコン基板表面層に高濃度に
ドーパントを導入することにより形成されたいわゆる拡
散層の抵抗が無視１−得なくなってきた。拡散層を低抵
抗化する方法として、拡散層表面に金属シリサイドを形
成する方法が知られている。特に、モリブデン、タング
ステンやチタン等の高融点金属シリサイドけ１０００℃
稈度の高温熱処理にも耐えることや熱酸化により表面に
酸化膜を形成できる等の理由により注目されている。高
融点金属シリサイドを所定の開口部にのみ選釈的かつ自
己整合的に形成することが、（２） デバイス製造への応用上極めて望才しい。高融点金犀と
シリコンとの反応によりシリ」クイドを形成する方法１
、原理的にはその目的に合致するが、シリコン士に堆積
さｈ ｆｒ高融点金属とシリコンとの単ＶＣ熱処理のみ
による反応ではシリザイト゛什、反応の再ｆｉｌ性が悲
くかつＪ形成された高融点金属シリサイドの均一１４−
も悪いという問題があり、実用Ｖｒけ適さない。熱処理
前に高融点金属とシリコンとの界面紮イオン注入により
ｍ合さ一１Ｊ−ておくと、その後の熱処Ｊｌｌｌによっ
て均一でかつピンホールの無い高融点金属シリサイド膜
をシリコン開口部に自己整合的にｒ！４１１１性よく形
成１−１（）ることが知へハている。特に砒素等のドー
パントイオン注入によってＷ面泪合を行う場合には、シ
リサイド層成に対する上述の効呆の（ｌｔ＋ Ｋ 、シ
リサイド層直下にシリサイドに自己整合的に拡散層を形
成１．州る々いう利点があ２・。１．か１７、界面混合
によって灼−〃シリサイドを形成するためのイオン注入
ｔ１度し１、はぼ単結晶シリコンを非晶暫化するのに必
要ｌ注入量Ｊソ上が必要であり、そのたｔにΦ半一０晶
シリコン（３） 基扱中にイオン注入によって形成さえ）たｊｒｌ、＋υ
２の回復には９００〜１０００℃程度の高温熱処！１１
が必要である。１．か１．その様か高温熱処Ｊｌｐを行
うと、イオン注入Ｗよってシリサイド層に接Ｅ２て形成
された拡散層のドーパントが拡散１−て接合深智の増大
を引起５す結果微細デバイス製造にｄ適さなく〃るとい
う問題が生じる。更に、その後に層間側＋１１１ｇＩの
平坦化のために行われる９００〜０１００℃のリンガラ
ス流動化の熱処理によってもドーパントの拡散が生じる
ので、リンガラス流動化を行り斤いという問題も生じる
。
本発明の目的仁１２、上記従来方法の間倣点ｋｍ決１、
た新規なシリコン半導体装置の製造方法、！ｌ′ｌｒｆ
高融点金属シリザイドを表面に形成１〜に浅い拡散層の
形成方法ヲ折供することＴ゛ある。
た新規なシリコン半導体装置の製造方法、！ｌ′ｌｒｆ
高融点金属シリザイドを表面に形成１〜に浅い拡散層の
形成方法ヲ折供することＴ゛ある。
本発明によりげシリコン半導体基板」二に絶縁膜を形成
する工程と、該絶縁膜ＶＣ開口を設はシリコン基板表面
の所定の領竣を霧出させた後高融点金属１１１１′膜を
形成する工程と、シリコン結晶中で電気的に不活性なイ
オンを高融点金属とシリコン表面（４） との界面にイオン注入することにより核界全混合しに後
５００〜６００℃の熱処理により前記Ｐ縁膜の１；１１
０部において高融点金属とシリコン基板とを・反応させ
ることにより高荊臓金属ンリザイドを前記開口部に自己
整合的に形成する工程と、絶ＪＶ Ｉｌｌ＞土の未反応
な高融り金属全除去する工程と、少くとも該高融点金属
シリサイド上に絶縁膜を形成１ｆｒ後該Ｐ縁膜の一部に
１：１［」を設けて該１シト１０部の絶Ｎ−１１Ｍを薄
くするか又ｉｔ除去する工程と、該開口より高融点金属
シリザイドを通じてドーパント不純物を棉方向にも４１
Ｘ散させることにより高融点金属ソリサイドとシリコン
基鈑との界面に４ｅ＋＝た領域のシリコン中にドーピン
グ層全形成する工程とな・含むことをや徴とする半導体
装置のｆｑ ；、４ｉ；方法が得られる。
する工程と、該絶縁膜ＶＣ開口を設はシリコン基板表面
の所定の領竣を霧出させた後高融点金属１１１１′膜を
形成する工程と、シリコン結晶中で電気的に不活性なイ
オンを高融点金属とシリコン表面（４） との界面にイオン注入することにより核界全混合しに後
５００〜６００℃の熱処理により前記Ｐ縁膜の１；１１
０部において高融点金属とシリコン基板とを・反応させ
ることにより高荊臓金属ンリザイドを前記開口部に自己
整合的に形成する工程と、絶ＪＶ Ｉｌｌ＞土の未反応
な高融り金属全除去する工程と、少くとも該高融点金属
シリサイド上に絶縁膜を形成１ｆｒ後該Ｐ縁膜の一部に
１：１［」を設けて該１シト１０部の絶Ｎ−１１Ｍを薄
くするか又ｉｔ除去する工程と、該開口より高融点金属
シリザイドを通じてドーパント不純物を棉方向にも４１
Ｘ散させることにより高融点金属ソリサイドとシリコン
基鈑との界面に４ｅ＋＝た領域のシリコン中にドーピン
グ層全形成する工程とな・含むことをや徴とする半導体
装置のｆｑ ；、４ｉ；方法が得られる。
本を明による方法は、庫宥明が見出１．たシリコンμ板
表面Ｖで）形成１．− ｆｒ高融点金属シリザイド１１
１を通してのドーパントの著１．い横７ｉ向拡散作用全
利用１〜にものである。本番、明の方法では、高融点金
属シリ−？イドｆ接する拡散層のＪ形成に、イオン注入
によるゲ？面混合を用いた高融点金属シリサイドの形成
後、更には層ｊ１１１絶縁膜の形成後にも行λるという
画期的な１時長を有する。従って、本発明による方法に
おいてｄ１高融点金属とシリコンの界面４７合のために
用いるイオン注入ｄ単に界面混合のためのみ用いるので
、シリコン等の電気的に不活性なイオンを用いて行え、
かつイオン注入によって生じる相傷を充分に回復させる
ための熱処理や層間絶縁層としてのリンガラス層の流、
ｕｊ化温度を＋０００℃程度の高温にしても高融点金属
シリサイド層下には拡散層が捷た形成さｒｒていｌいの
で冷く問題全引起さない。従って、本発明ｅ（よる方法
を用いわば、すべての高温熱処理（９００〜１０００℃
）を行った後に高融点金属シリサイドに接する領竣ｆ極
めて浅い拡散層を形成することが回合１づとなり、り〜
細デバイス全用いｌｒ超高密度集積回路全岬造すする。
表面Ｖで）形成１．− ｆｒ高融点金属シリザイド１１
１を通してのドーパントの著１．い横７ｉ向拡散作用全
利用１〜にものである。本番、明の方法では、高融点金
属シリ−？イドｆ接する拡散層のＪ形成に、イオン注入
によるゲ？面混合を用いた高融点金属シリサイドの形成
後、更には層ｊ１１１絶縁膜の形成後にも行λるという
画期的な１時長を有する。従って、本発明による方法に
おいてｄ１高融点金属とシリコンの界面４７合のために
用いるイオン注入ｄ単に界面混合のためのみ用いるので
、シリコン等の電気的に不活性なイオンを用いて行え、
かつイオン注入によって生じる相傷を充分に回復させる
ための熱処理や層間絶縁層としてのリンガラス層の流、
ｕｊ化温度を＋０００℃程度の高温にしても高融点金属
シリサイド層下には拡散層が捷た形成さｒｒていｌいの
で冷く問題全引起さない。従って、本発明ｅ（よる方法
を用いわば、すべての高温熱処理（９００〜１０００℃
）を行った後に高融点金属シリサイドに接する領竣ｆ極
めて浅い拡散層を形成することが回合１づとなり、り〜
細デバイス全用いｌｒ超高密度集積回路全岬造すする。
ｎチャネルＭＯ８集積回路におけるＭＯ８］” Ｅ Ｔ
製造に本発明（Ｃよる方法を適用１−た場合の主要な製
造工程におけるＭＯＳＦＥＴの概略断面を￥１図ａ−４
ＶＣ順次示す。先ず第１図ａに示した様に、標準的な方
法を用いてｐ型争結晶シリコン基板１の主平面上にフィ
ールド酸化膜２とゲート酸化膜３を形成した後、リンを
ドープした多結晶シリコン膜４堆積する。次にリンドー
プ多結晶シリコン膜４を標準的なホトエツチング技術に
よりパタ□−ニングし、ゲート電極５を形成する（ｂ
’図）。次に該ゲート電極５をマスクとしてソース
榔ドレインや拡散層配線となるべき部分６．７のゲート
酸化Ｉ！値を除去し７て開口を設けた（０図）、後、ｄ
図に示（、た様に２０ＯＡのモリブデン＃８をスパッタ
し、更に５０ ｋｅｙのシリコンイオン９を５−２ ５ＸＩＱＯ７Ｔ％ だけイオン注入することによりモ
リブデン洪膜８とシリコン基板１にの界面を温合させる
。次Ｋ ５５０℃で２０分間熱処理することにより０図
に示１−７た如く開口部及び多結晶シリコンパターン表
面−Ｌｔｉｃ ＭｏＳ ｉｉ・層１０．１１を形成（−
１−シ 続いてフィールド酸化膜上の未反応モリブデン８を選択
的に除去する（ｆ図）。モリブデンの避択（７） エツチングは１過酸化水素水等を用いることにより容易
に行える。次にイオン注入による損傷の回復とＭｏ Ｓ
ｌ ２膜の電気抵抗を下げるためＫ １ｏｏｏ℃で熱
処理を行った後、層間絶縁膜と１．てリンガラス膜１２
を化学蒸着法により堆＠１．た後、９５０℃の熱処理に
よりリンガラス流動化を行い段差平滑化を図る（ｇ図）
。次にｈ図に示【、た様にリンガラス層１２にコンタク
トホール１３を開口１１、該コンタクトホール１３より
リンを９００℃で拡散することによりコンタクトホール
下のＭｏＳ １２６１０に接するシリコン領域罠極めて
浅いリン拡散層１４を形成する。本実施例においてはＭ
ｏ８１２ＰＪ１０、法でアルミニウム系配線・コンタク
ト１５を形成することにより主要なデバイス製造工程が
終る。
製造に本発明（Ｃよる方法を適用１−た場合の主要な製
造工程におけるＭＯＳＦＥＴの概略断面を￥１図ａ−４
ＶＣ順次示す。先ず第１図ａに示した様に、標準的な方
法を用いてｐ型争結晶シリコン基板１の主平面上にフィ
ールド酸化膜２とゲート酸化膜３を形成した後、リンを
ドープした多結晶シリコン膜４堆積する。次にリンドー
プ多結晶シリコン膜４を標準的なホトエツチング技術に
よりパタ□−ニングし、ゲート電極５を形成する（ｂ
’図）。次に該ゲート電極５をマスクとしてソース
榔ドレインや拡散層配線となるべき部分６．７のゲート
酸化Ｉ！値を除去し７て開口を設けた（０図）、後、ｄ
図に示（、た様に２０ＯＡのモリブデン＃８をスパッタ
し、更に５０ ｋｅｙのシリコンイオン９を５−２ ５ＸＩＱＯ７Ｔ％ だけイオン注入することによりモ
リブデン洪膜８とシリコン基板１にの界面を温合させる
。次Ｋ ５５０℃で２０分間熱処理することにより０図
に示１−７た如く開口部及び多結晶シリコンパターン表
面−Ｌｔｉｃ ＭｏＳ ｉｉ・層１０．１１を形成（−
１−シ 続いてフィールド酸化膜上の未反応モリブデン８を選択
的に除去する（ｆ図）。モリブデンの避択（７） エツチングは１過酸化水素水等を用いることにより容易
に行える。次にイオン注入による損傷の回復とＭｏ Ｓ
ｌ ２膜の電気抵抗を下げるためＫ １ｏｏｏ℃で熱
処理を行った後、層間絶縁膜と１．てリンガラス膜１２
を化学蒸着法により堆＠１．た後、９５０℃の熱処理に
よりリンガラス流動化を行い段差平滑化を図る（ｇ図）
。次にｈ図に示【、た様にリンガラス層１２にコンタク
トホール１３を開口１１、該コンタクトホール１３より
リンを９００℃で拡散することによりコンタクトホール
下のＭｏＳ １２６１０に接するシリコン領域罠極めて
浅いリン拡散層１４を形成する。本実施例においてはＭ
ｏ８１２ＰＪ１０、法でアルミニウム系配線・コンタク
ト１５を形成することにより主要なデバイス製造工程が
終る。
本更施例ではモリブデン膜とシリコン基板の界面を混合
させるためシリコンのイオン注入を行なったが、アルゴ
ン等の不活性元素をイオン注入してもよい。
させるためシリコンのイオン注入を行なったが、アルゴ
ン等の不活性元素をイオン注入してもよい。
（８）
オたシリサイドを形成するための熱処理温度とし、ては
、本実施例では５５０℃を用いたが、シリサイド形成が
生じるための最低温度と１．て５００℃は必要であり、
シリサイドを自己整合１．て形成で肖る上限が６００℃
であることから、前記熱処理温度は５００〜６００℃の
範囲内で行なう必要がある。
、本実施例では５５０℃を用いたが、シリサイド形成が
生じるための最低温度と１．て５００℃は必要であり、
シリサイドを自己整合１．て形成で肖る上限が６００℃
であることから、前記熱処理温度は５００〜６００℃の
範囲内で行なう必要がある。
オた本実施例においては、高融点金属シリサイドを通！
、てのト′−パントの横方向拡散法と１．て通常の熱拡
散を用いたが、熱拡散源とし、てリンドープ多結晶シリ
コンを用いることもできる１２、更には、イオン注入に
よってドーパント不純物を開口部の高融点金属シリサイ
ド中に高濃ｆＫ導入１−てから熱拡散させることもでき
る。イオン注入を用いた場合は開口部においてシリサイ
ドを露出させず絶縁膜をうすく残１．てもよい。
、てのト′−パントの横方向拡散法と１．て通常の熱拡
散を用いたが、熱拡散源とし、てリンドープ多結晶シリ
コンを用いることもできる１２、更には、イオン注入に
よってドーパント不純物を開口部の高融点金属シリサイ
ド中に高濃ｆＫ導入１−てから熱拡散させることもでき
る。イオン注入を用いた場合は開口部においてシリサイ
ドを露出させず絶縁膜をうすく残１．てもよい。
また、ドーパント不純物としてｐ型のボロンを用いるこ
とにより、ｐチャネルＭＯ８ＦＥＴ製造ｙも本発明によ
る方法が効果的に適用できた。ｉｆた高輪点金属と［５
てｎＭｏｕ外ＫＷｓ Ｔａ ％ Ｔｔ等も使うことかで
負な。
とにより、ｐチャネルＭＯ８ＦＥＴ製造ｙも本発明によ
る方法が効果的に適用できた。ｉｆた高輪点金属と［５
てｎＭｏｕ外ＫＷｓ Ｔａ ％ Ｔｔ等も使うことかで
負な。
（９）
第１図は本発明による方法をＭＯ８集積回路の製造に適
用（７た場合におけるＭＯＳＦＥＴ部での主要製造工程
ＶＣ対する概略断面図である。図中の番号は以下のもの
を示１．ている。 １・・・・・・単結晶シリコン基板、２・・・・・・フ
ィールド酸化膜、３・・・・・・ゲート酸化膜、５・・
・・・・多結晶シリコンゲート、８・・・・・・高融点
金属膜、９・・・・・・シリコンイオン、１０．１１・
・・・・・高融点金属シリサイド、１２・・・・・・リ
ンガラス、１４・・・・・・リン拡散層。 （１０） 第７膳 第１ 霞
用（７た場合におけるＭＯＳＦＥＴ部での主要製造工程
ＶＣ対する概略断面図である。図中の番号は以下のもの
を示１．ている。 １・・・・・・単結晶シリコン基板、２・・・・・・フ
ィールド酸化膜、３・・・・・・ゲート酸化膜、５・・
・・・・多結晶シリコンゲート、８・・・・・・高融点
金属膜、９・・・・・・シリコンイオン、１０．１１・
・・・・・高融点金属シリサイド、１２・・・・・・リ
ンガラス、１４・・・・・・リン拡散層。 （１０） 第７膳 第１ 霞
Claims (1)
- 【特許請求の範囲】 シリコン半導体基板上に絶縁膜を形成する工程と、該絶
縁膜に開口を設はシリコン基板表面の所定の領域を露出
させた後、高融点金属薄膜を形成する工程と、シリコン
結晶中で電気的に不活性なイオンを高融点金属とシリコ
ン基板表面との界面にイオン注入することにより該界面
を混合した後５００〜６００℃の熱処理により前記絶縁
膜の開口部において高融点金属とシリコン基板とを反応
させることにより高融点金属シリサイドを前記開口部に
自己整合的に形成する工程と、Ｐ縁膜上の未反応な高融
点金属を除去する工程と、少くとも該高融点金属シリサ
イド上に絶縁膜を形成した後膣Ｐ、Ｍ膜の一部に開口を
設けて該開口部の絶、縁膜を薄くするか又は除去する工
程と、該開口より高融点金（１） 属シリサイドを通じてドーパント不純物を横方向にも拡
散させることにより高融点金属シリサイドとシリコン基
板との界面に接した領域のシリコン中にドーピングｒｅ
４ヲ形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19857082A JPS5988868A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置の製造方法 |
| US06/550,913 US4558507A (en) | 1982-11-12 | 1983-11-10 | Method of manufacturing semiconductor device |
| DE8383111366T DE3381880D1 (de) | 1982-11-12 | 1983-11-14 | Verfahren zur herstellung einer halbleiteranordnung mit einem diffusionsschritt. |
| EP83111366A EP0109082B1 (en) | 1982-11-12 | 1983-11-14 | Method of manufacturing a semiconductor device comprising a diffusion step |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19857082A JPS5988868A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5988868A true JPS5988868A (ja) | 1984-05-22 |
| JPH047094B2 JPH047094B2 (ja) | 1992-02-07 |
Family
ID=16393375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19857082A Granted JPS5988868A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5988868A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174975A (ja) * | 1986-01-28 | 1987-07-31 | Nec Corp | 半導体装置 |
| DE4034678A1 (de) * | 1989-10-31 | 1991-05-02 | Sharp Kk | Batterieaufnahmevorrichtung in einem elektrischen geraet |
| US5135822A (en) * | 1990-08-30 | 1992-08-04 | Sharp Kabushiki Kaisha | Battery housing structure |
-
1982
- 1982-11-12 JP JP19857082A patent/JPS5988868A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174975A (ja) * | 1986-01-28 | 1987-07-31 | Nec Corp | 半導体装置 |
| DE4034678A1 (de) * | 1989-10-31 | 1991-05-02 | Sharp Kk | Batterieaufnahmevorrichtung in einem elektrischen geraet |
| US5135822A (en) * | 1990-08-30 | 1992-08-04 | Sharp Kabushiki Kaisha | Battery housing structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047094B2 (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| US4272881A (en) | Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS5988868A (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JP2699845B2 (ja) | 半導体装置の製造方法 | |
| JPH0653237A (ja) | 半導体素子の製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59103377A (ja) | 半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| KR950001153B1 (ko) | 반도체 장치의 제조방법 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS59100521A (ja) | 半導体装置の製造方法 | |
| JPH07283323A (ja) | 半導体装置の製造方法 | |
| JPS6097668A (ja) | 半導体装置及びその製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH0658899B2 (ja) | 半導体装置の製造方法 |