JP2699845B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2699845B2 JP2699845B2 JP5323578A JP32357893A JP2699845B2 JP 2699845 B2 JP2699845 B2 JP 2699845B2 JP 5323578 A JP5323578 A JP 5323578A JP 32357893 A JP32357893 A JP 32357893A JP 2699845 B2 JP2699845 B2 JP 2699845B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium silicide
- heat treatment
- silicide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
関し、特にチタンシリサイド膜を含む電極配線を有する
半導体装置の製造方法に関する。
いては、リン拡散されたポリシリコン膜がゲート電極や
配線の材料として用いられてきた。しかしながら、近
年、ゲート電極の抵抗成分を原因とする動作速度の劣化
を回避するため、ゲート電極材料としてポリシリコンと
高融点金属シリサイドを用いた、いわゆるポリサイド構
造が用いらる様になっている。その中でも、チタンシリ
サイドは、通常用いられる高融点金属シリサイドの中で
も最も抵抗率が小さいことと、セルフアラインプロセス
によってソース・ドレインの拡散層領域も同時に低抵抗
化できることから、最も有望な材料の一つである。
造方法においては、半導体装置内部の電極配線層を形成
する為に、層間膜としてリンシリケートガラス(PS
G)もしくはボロンリンシリケートガラス(BPSG)
膜を気相成長法によって成長させ、次にこれを750〜
900℃の熱処理によってリフローさせる工程を含んで
いる。通常この熱処理は炉アニールが用いられ、最低で
も5〜10分の熱処理時間が必要である。
成する上での最も大きな問題点の一つは、上記の熱処理
工程で、チタンシリサイドの凝集反応が起きて断線等を
発生させることである。その為、従来はこの凝集反応に
対する耐性を保持するために、チタンシリサイド膜の膜
厚を100nm以下に薄くすることはできなかった。
とともに、MOSトランジスタの物理的寸法も小さくし
なければならないため、上記のチタンシリサイド膜の構
造上の制約は集積度向上のための大きな障害となってき
ている。
造方法は、半導体基板上に絶縁膜を介し厚さ80nm未
満のチタンシリサイド膜からなる電極配線を形成する工
程と、この電極配線上にリンを含むシリケートガラス膜
を形成したのち650〜950℃で20〜70秒間の熱
処理を行ない前記チタンシリサイド膜に凝集反応を起さ
せることなく前記シリケートガラス膜を緻密化する工程
とを含むことを特徴とするものである。
製造方法において、アルミ配線下の層間膜のリンを含有
するシリケートガラスの緻密化と、そのリフローを同一
の熱工程で同時に行っていた点を2つに分けたことによ
って生じる。すなわち、熱処理によってリンを含有する
シリケートガラスの緻密化だけを行なう様にしている。
層間膜の平坦化は別の工程によってなされる。
有するシリケートガラスが緻密化される反応には時間差
があり、本発明の手段によって緻密化の反応だけを起こ
させることができる。
緻密化の程度とチタンシリサイド膜の凝集反応の程度を
説明するための図である。BPSG膜の緻密化の程度
は、バッファードフッ酸(BHF)に対するエッチング
レートで表わすことができる。すなわち、緻密化が不充
分であれば、より大きいエッチングレートとなる。一
方、チタンシリサイド膜の凝集反応の程度は層抵抗の上
昇によって表わすことができる。凝集反応が進行する
と、チタンシリサイド膜が断線状態になるので層抵抗の
上昇として観測される。図2においては、40nmの膜
厚を有する0.25μmのパターン幅のチタンシリサイ
ド膜とその上に形成された厚さ0.6μmのBPSG膜
の試料について550〜950℃の温度範囲について調
べたものである。
囲気中での熱処理に対して、20秒以上の熱処理によっ
てBPSG膜は緻密化され、同時に、50秒以下の熱処
理時間ではチタンシリサイド膜には凝集反応が生じてい
ない。950℃では10〜15秒、又650℃では20
〜70秒の熱処理時間が適当である。従って650〜9
50℃,10〜70秒という熱処理条件での適当な時間
差を選ぶことにより、40nmの様に薄いチタンシリサ
イド膜でも層抵抗の変動が生せず、かつ信頼性に問題の
ないBPSG膜(又はPSG膜)が得られる。この時間
差を利用することが、本発明の要諦ををなすものであ
り、発明者が実験によって見い出したものである。
m以上に制限されていたチタンシリサイド膜の膜厚を例
えば20nmにまで薄くすることが可能になった。これ
は、トランジスタの接合深さを浅くできることを意味
し、トランジスタの微細化にとって非常に有利である。
る。図1(a)〜(c)は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
1上に選択酸化法によってフィールド酸化膜2を設け、
次に厚さ200nmのポリシリコン膜4を基板全面に堆
積し、リソグラフィ技術と反応性イオンエッチングを用
いてポリシリコン膜4をゲート電極としてパターニング
する。次でこのゲート電極の側膜に酸化膜等からなるサ
イドウオール膜(図示せず)を形成し、必要に応じて基
板に不純物をイオン注入する。続いてチタン膜を例えば
45nmの厚さに基板全面に堆積し例えば670℃30
秒の熱処理を行ってチタン膜とシリコンを反応させ厚さ
40nmのチタンシリサイド膜5を得る。酸化膜上の未
反応のチタンを過酸化水素とアンモニアの混合水溶液に
よって除去する。その後、ゲート電極を構成するチタン
シリサイド膜5を低抵抗の結晶相にする為に例えば85
0℃10秒の熱処理を行う。
mのBPSG膜6を気相成長法によりシリコン基板1上
の全面に堆積する。この時、気相成長の行なわれる温度
は例えば400℃である。この温度においてはチタンシ
リサイド膜5には凝集反応は生じない。しかしながら一
方で、このままの状態ではBPSG膜6は、緻密化して
いないためアルカリイオン、例えばナトリウムイオンに
対してきわめて低いゲッタリング作用しか示さない。そ
の為、半導体集積回路の信頼性は低下したものとなる。
次にハロゲンランプアニールによってBPSG膜6を緻
密化する。ここでは、40nmの膜厚を有するチタンシ
リサイド膜5に対して、850℃で40秒の熱処理を行
った。この処理により図2に示した様に、BPSG膜6
は緻密化されるが、チタンシリサイド膜5の凝集反応は
生じない。
ポリッシングによってBPSG膜6を平坦化しコンタク
ト孔や配線形成等を行ない半導体装置を完成させる。
緻密化される時間とチタンシリサイド膜に凝集が発生す
る時間の時間差を有効に利用しているため、チタンシリ
サイド膜に断線が生じることはなくなる。この時間差が
生ずる原因は、チタンシリサイド膜の熱による凝集反応
が物質の移動を伴う現象であるのに対し、BPSG膜の
緻密化はその場での原子結合の変化であるからである。
温度を変えて図2で説明した実験を行った。その結果、
膜厚80nm以下のチタンシリサイド膜については、9
50℃以下のアニール温度の条件下において、前述した
時間差が存在することが判明した。一方、650℃未満
ではBPSG(PSG)膜の緻密化は不完全になること
も判明した。
程は他の工程、例えばレジスト塗布工程とそれをエッチ
バックする工程であってもよい。また、BPSG膜を緻
密化する熱処理工程は、BPSG膜の平坦化,コンタク
ト孔形成及びイオン注入等の工程の後であってもよい。
更に上記実施例ではポリシリコン膜上にチタン膜を形成
し、熱処理してチタンシリサイド膜を形成してゲート電
極を形成した場合について説明したが、絶縁膜上にスパ
ッタ法によりチタンシリサイド膜を形成し、パターニン
グして配線を形成する場合であってもよい。
用いられるリンを含むシリケートガラス膜に対して65
0〜950℃で70秒以下の短時間熱処理を施すことに
よって、チタンシリサイド膜の熱凝集反応を抑制しつつ
シリケートガラス膜を緻密化できるため、薄いチタンシ
リサイド膜からなる電極配線を形成できるという効果が
ある。このため半導体装置の集積度を向上させることが
できる。
プの断面図。
ッ酸に対するエッチングレートの熱処理時間依存性を示
す図。
Claims (2)
- 【請求項1】 半導体基板上に絶縁膜を介し厚さ80n
m未満のチタンシリサイド膜からなる電極配線を形成す
る工程と、この電極配線上にリンを含むシリケートガラ
ス膜を形成したのち650〜950℃で20〜70秒間
の熱処理を行ない前記チタンシリサイド膜に凝集反応を
起させることなく前記シリケートガラス膜を緻密化する
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 ハロゲンランプにより熱処理を行う請求
項1記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5323578A JP2699845B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
US08/361,532 US5543359A (en) | 1993-12-22 | 1994-12-22 | Method of forming a titanium silicide film involved in a semiconductor device |
KR1019940035848A KR0169512B1 (en) | 1993-12-22 | 1994-12-22 | Method for forming titanium silicide film involved in a semiconductor device |
GB9426039A GB2285455B (en) | 1993-12-22 | 1994-12-22 | Method of forming a titanium silicide film involved in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5323578A JP2699845B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07183505A JPH07183505A (ja) | 1995-07-21 |
JP2699845B2 true JP2699845B2 (ja) | 1998-01-19 |
Family
ID=18156277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5323578A Expired - Fee Related JP2699845B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5543359A (ja) |
JP (1) | JP2699845B2 (ja) |
KR (1) | KR0169512B1 (ja) |
GB (1) | GB2285455B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780362A (en) * | 1996-06-04 | 1998-07-14 | Wang; Qingfeng | CoSi2 salicide method |
JP3008858B2 (ja) * | 1996-09-06 | 2000-02-14 | 日本電気株式会社 | 半導体装置の製造方法 |
US5963840A (en) | 1996-11-13 | 1999-10-05 | Applied Materials, Inc. | Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions |
US6333262B1 (en) * | 2000-08-11 | 2001-12-25 | United Microelectronics Corp. | Method for forming silicide |
JP5005190B2 (ja) * | 2005-06-08 | 2012-08-22 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4474831A (en) * | 1982-08-27 | 1984-10-02 | Varian Associates, Inc. | Method for reflow of phosphosilicate glass |
JPS60198847A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置およびその製造方法 |
JPH0719759B2 (ja) * | 1984-09-13 | 1995-03-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH0758773B2 (ja) * | 1989-07-14 | 1995-06-21 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
-
1993
- 1993-12-22 JP JP5323578A patent/JP2699845B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-22 US US08/361,532 patent/US5543359A/en not_active Expired - Lifetime
- 1994-12-22 KR KR1019940035848A patent/KR0169512B1/ko not_active IP Right Cessation
- 1994-12-22 GB GB9426039A patent/GB2285455B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0169512B1 (en) | 1999-02-01 |
US5543359A (en) | 1996-08-06 |
JPH07183505A (ja) | 1995-07-21 |
GB2285455B (en) | 1997-07-09 |
GB9426039D0 (en) | 1995-02-22 |
GB2285455A (en) | 1995-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0520658B1 (en) | Structure and method for contacts in CMOS devices | |
JPH0837164A (ja) | 半導体装置の製造方法 | |
JP2699845B2 (ja) | 半導体装置の製造方法 | |
JP3173094B2 (ja) | Mosトランジスタの製造方法 | |
US6066563A (en) | Method for manufacturing semiconductor device | |
KR20000042876A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JP2833468B2 (ja) | 半導体装置の製造方法 | |
JP3107032B2 (ja) | 半導体装置の製造方法 | |
JPS6254470A (ja) | 半導体装置の製造方法 | |
JPS61150216A (ja) | 半導体装置の製造方法 | |
JPH0586653B2 (ja) | ||
JPH047094B2 (ja) | ||
JPH0228956A (ja) | 半導体集積回路装置 | |
KR100318260B1 (ko) | 반도체소자의제조방법 | |
KR100481982B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JPH0150098B2 (ja) | ||
JPH11135789A (ja) | 半導体装置およびその製造方法 | |
US20050092598A1 (en) | Sputtering process with temperature control for salicide application | |
KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPH0318034A (ja) | 半導体装置の製造方法 | |
KR950005266B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPS58222539A (ja) | 半導体集積回路の製造方法 | |
JP2003100770A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |