JPS58222539A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS58222539A JPS58222539A JP10541082A JP10541082A JPS58222539A JP S58222539 A JPS58222539 A JP S58222539A JP 10541082 A JP10541082 A JP 10541082A JP 10541082 A JP10541082 A JP 10541082A JP S58222539 A JPS58222539 A JP S58222539A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- centrifugal force
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン半導体集積回路の製造方法に係り、特
に、多層配線用層間絶縁膜の形成方法の改良に関する。
に、多層配線用層間絶縁膜の形成方法の改良に関する。
最近、半導体集積回路の高速化や高集積化に伴い、素子
の微細化や多層配線構造が検討されている。従来の半導
体集積回路において、層間絶縁膜を介して金属配線又は
多結晶シリコン配線が多層配線構造として用いられてい
る。しかし第１の配線層と第２の配線層が絶縁層を介し
て交差している部分では第１の配線層の側壁が垂直であ
るため、その断差部で第２の配線層が断切れを起こし、
歩留りや信頼性を著しく損なう問題がある。
の微細化や多層配線構造が検討されている。従来の半導
体集積回路において、層間絶縁膜を介して金属配線又は
多結晶シリコン配線が多層配線構造として用いられてい
る。しかし第１の配線層と第２の配線層が絶縁層を介し
て交差している部分では第１の配線層の側壁が垂直であ
るため、その断差部で第２の配線層が断切れを起こし、
歩留りや信頼性を著しく損なう問題がある。
この対策として層間絶縁膜としてリンやボロン等を含有
したシリコン酸化膜（ＰＳＧやＢＳＧ）を用い、このシ
リコン酸化膜を溶融して第１の配線層の側壁上をなだら
かにして第２の配線層の断切れを防止する方法が提案さ
れ用いられている。
したシリコン酸化膜（ＰＳＧやＢＳＧ）を用い、このシ
リコン酸化膜を溶融して第１の配線層の側壁上をなだら
かにして第２の配線層の断切れを防止する方法が提案さ
れ用いられている。
しかし、この方法ではシリコン酸化膜の溶融に際して８
００Ｃ以上の高温熱処理が必要なため、半導体基体中の
拡散層の寸法が変動したり、配線の金属層が絶縁物と反
応して劣化してしまう等の問題がある。
００Ｃ以上の高温熱処理が必要なため、半導体基体中の
拡散層の寸法が変動したり、配線の金属層が絶縁物と反
応して劣化してしまう等の問題がある。
また他の対策として、配線・：ターンをテーパーエツチ
ングすることにより、側壁での断切れを防止する方法が
提案され・ている。しかしこの方法では高集積化が困難
であり、又テーパーエツチングの再現性が悪いこと等の
問題がある。
ングすることにより、側壁での断切れを防止する方法が
提案され・ている。しかしこの方法では高集積化が困難
であり、又テーパーエツチングの再現性が悪いこと等の
問題がある。
本発明の目的は、多層配線用層間絶縁膜を新しい溶融法
により平担する方法を提供するにある。
により平担する方法を提供するにある。
本発明は、層間絶縁膜を堆積した基板に遠心力を加えな
がら加熱することを特徴とする。
がら加熱することを特徴とする。
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図はＳｉゲートＭＯ８型ＬＳＩの製造工程の断面模
式図を示す。第１図（ａ）は第１の配線及び層間絶縁膜
を堆積した状態を示す。シリコン半導体基体１の表面に
は、ゲート酸化膜２、フィールド酸化膜３、多結晶シリ
コンゲート電極４、多結晶シリコン配線５が形成される
。ゲート電極４及び配線５の多結晶シリコンは厚さ６０
０ｎｍでヒ素をイオン注入したものである。その上に厚
さ３ＱＱｎｍのＣＶＤ−８ｉ ０２膜６及び厚さ７７Ｑ
ＱｎｍのＣＶＤ−ＰＳＧ膜（リン濃度６モル％）７を堆
積しである。次に基板に遠心力を加えながら加熱しＰＳ
Ｇ膜を溶融させた。一般に、基板上の溶融物の濡れの平
衡において、界面における反応のエネルギー変化がない
とすると、溶融物と基板との間の界面エネルギーの減少
量は系の重力によるポテンシャルエネルギーの増大量に
等しい。即ち、系のポテンシャルエネルギーを増大させ
ることにより、界面エネルギーは減少し、従つて、界面
における溶融物の接触角を小さく平担化することができ
る。シリコン半導体基体をスピンナで立上り１ｍｓ、６
００ｒｐｍで１０秒間の回転を繰返し、赤外ランプで表
面を６００〜６３０Ｃに３０分間保ち、ＣＶＤ−ＰＳＧ
膜を溶融し、ゲート電極４及び配−５の上の側壁をなだ
らかにする。（第１図（ｂ））。次に、ソース領域及び
ドレイン領域、配線５に対応するＣＶＤ−ＰＳＧ膜７と
ＣＶ Ｄ Ｓ ｉ Ｏｘ 膜６をホトエツチングし、
コンタクトホールを開口した。Ａ７をスパッタし、ホト
エツチングにより第１のＡｔ配線パターン８を形成した
。更に、上記と同様にＣＶＤ−８ｉｎ。
式図を示す。第１図（ａ）は第１の配線及び層間絶縁膜
を堆積した状態を示す。シリコン半導体基体１の表面に
は、ゲート酸化膜２、フィールド酸化膜３、多結晶シリ
コンゲート電極４、多結晶シリコン配線５が形成される
。ゲート電極４及び配線５の多結晶シリコンは厚さ６０
０ｎｍでヒ素をイオン注入したものである。その上に厚
さ３ＱＱｎｍのＣＶＤ−８ｉ ０２膜６及び厚さ７７Ｑ
ＱｎｍのＣＶＤ−ＰＳＧ膜（リン濃度６モル％）７を堆
積しである。次に基板に遠心力を加えながら加熱しＰＳ
Ｇ膜を溶融させた。一般に、基板上の溶融物の濡れの平
衡において、界面における反応のエネルギー変化がない
とすると、溶融物と基板との間の界面エネルギーの減少
量は系の重力によるポテンシャルエネルギーの増大量に
等しい。即ち、系のポテンシャルエネルギーを増大させ
ることにより、界面エネルギーは減少し、従つて、界面
における溶融物の接触角を小さく平担化することができ
る。シリコン半導体基体をスピンナで立上り１ｍｓ、６
００ｒｐｍで１０秒間の回転を繰返し、赤外ランプで表
面を６００〜６３０Ｃに３０分間保ち、ＣＶＤ−ＰＳＧ
膜を溶融し、ゲート電極４及び配−５の上の側壁をなだ
らかにする。（第１図（ｂ））。次に、ソース領域及び
ドレイン領域、配線５に対応するＣＶＤ−ＰＳＧ膜７と
ＣＶ Ｄ Ｓ ｉ Ｏｘ 膜６をホトエツチングし、
コンタクトホールを開口した。Ａ７をスパッタし、ホト
エツチングにより第１のＡｔ配線パターン８を形成した
。更に、上記と同様にＣＶＤ−８ｉｎ。
膜９．ＣＶＤ−ＰＳＧ膜１０を堆積させた後、遠心力を
加えた状態で加熱し溶融平担化した。その後、ＣＶＩ）
−ＰＳＧ膜１０とｃｖＤ−ｓ：ｏ、膜９をホトエツチン
グし、第２のＡｔ配線１１を形成してＭＯ８型ＬＳＩを
製造した（第１図（Ｃ））。
加えた状態で加熱し溶融平担化した。その後、ＣＶＩ）
−ＰＳＧ膜１０とｃｖＤ−ｓ：ｏ、膜９をホトエツチン
グし、第２のＡｔ配線１１を形成してＭＯ８型ＬＳＩを
製造した（第１図（Ｃ））。
以上、詳述した様に、多結晶Ｓｉゲート電極４、配線５
及び第１のＡｔ配＃８は念峻な側壁でパターニングした
にもかかわらず、その上の層間絶縁膜を従来より低温で
溶融平担化でき、Ａｔ配線の断切れを防止できる。
及び第１のＡｔ配＃８は念峻な側壁でパターニングした
にもかかわらず、その上の層間絶縁膜を従来より低温で
溶融平担化でき、Ａｔ配線の断切れを防止できる。
上記の実施例では層間絶縁膜としてＰＳＧ膜を用いてい
るが、その他の膜、例えば、ＢＳＧ。
るが、その他の膜、例えば、ＢＳＧ。
Ａｓ５Ｇ、ＰｂＯ系ガラス等を用いることができる。膜
形成法もＣＶＤ法以外にスパッタ法、スピンオン（塗布
）等も可能である。配線材料は多結晶ｓｉ、ｈｔ以外に
リフラクトリ金属及びそのシリサイドを用いることがで
きる。
形成法もＣＶＤ法以外にスパッタ法、スピンオン（塗布
）等も可能である。配線材料は多結晶ｓｉ、ｈｔ以外に
リフラクトリ金属及びそのシリサイドを用いることがで
きる。
本発明によれば、多層配線構造における層間絶縁膜を低
温で平担化でき、断切れを防止した高信頼の半導体集積
回路を高歩留りで製造できる、。
温で平担化でき、断切れを防止した高信頼の半導体集積
回路を高歩留りで製造できる、。
第１図（ａ）〜（Ｃ）は本発明による半導体集積回路の
製造工程を示す断面模式図である。
製造工程を示す断面模式図である。
Claims (1)
- １、層間絶縁膜を介して基体上に、二層以上の配線層を
形成した多層配線構造において、前記層間絶縁膜を堆積
後、前記基体に遠心力を加えながら前記層間絶縁膜を加
熱することにより前記層間絶縁膜を溶融平担化すること
を特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10541082A JPS58222539A (ja) | 1982-06-21 | 1982-06-21 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10541082A JPS58222539A (ja) | 1982-06-21 | 1982-06-21 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222539A true JPS58222539A (ja) | 1983-12-24 |
Family
ID=14406835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10541082A Pending JPS58222539A (ja) | 1982-06-21 | 1982-06-21 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6366932A (ja) * | 1986-09-08 | 1988-03-25 | Fujitsu Ltd | 高融点金属の選択成長法 |
-
1982
- 1982-06-21 JP JP10541082A patent/JPS58222539A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6366932A (ja) * | 1986-09-08 | 1988-03-25 | Fujitsu Ltd | 高融点金属の選択成長法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930674A (en) | Semiconductor device with improved planarization properties | |
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| EP0060205B1 (en) | Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves | |
| JPS58222539A (ja) | 半導体集積回路の製造方法 | |
| JPS63198359A (ja) | 半導体装置の製造方法 | |
| JP2699845B2 (ja) | 半導体装置の製造方法 | |
| KR950006339B1 (ko) | 표면결정성 석출물 발생방지를 위한 bpsg층 형성방법 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH0738443B2 (ja) | 半導体装置 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0586653B2 (ja) | ||
| JPS6240746A (ja) | 半導体装置 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPH01198031A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPS6254469A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 |