JPS6240746A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6240746A JPS6240746A JP18066385A JP18066385A JPS6240746A JP S6240746 A JPS6240746 A JP S6240746A JP 18066385 A JP18066385 A JP 18066385A JP 18066385 A JP18066385 A JP 18066385A JP S6240746 A JPS6240746 A JP S6240746A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- solid solution
- silicon oxide
- oxide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体表面を段差が少なく平担にした高密度，
高信頼性の半導体装置及びその製造方法に関する。
高信頼性の半導体装置及びその製造方法に関する。
半導体装置特にシリコン半導体装置はますます高機能化
，高集積化が進み配線の多層化が必要となってきている
。この配線の多層化には、配線層間を電気的に絶縁する
ために層間の絶縁膜形成が必須となる。従来においては
、眉間用の絶縁膜としてシリコン酸化膜，シリコン窒化
膜，リンを含んだシリコン酸化膜、更には又無機又は有
機系の塗布膜を用い、稽々の加工を施して多層配線する
ということがなされていた。
，高集積化が進み配線の多層化が必要となってきている
。この配線の多層化には、配線層間を電気的に絶縁する
ために層間の絶縁膜形成が必須となる。従来においては
、眉間用の絶縁膜としてシリコン酸化膜，シリコン窒化
膜，リンを含んだシリコン酸化膜、更には又無機又は有
機系の塗布膜を用い、稽々の加工を施して多層配線する
ということがなされていた。
多層配線を半導体集積回路に適用する場合には、半導体
表面の段差を小さくするため層間用の絶縁膜表面を平担
にすることが必要である。これは、段差があり、平担で
ないと、配線の断線が生じ易くなったり、フォトレジス
トによる微細なノくターニングがうまくいかないことが
生じるためである。
表面の段差を小さくするため層間用の絶縁膜表面を平担
にすることが必要である。これは、段差があり、平担で
ないと、配線の断線が生じ易くなったり、フォトレジス
トによる微細なノくターニングがうまくいかないことが
生じるためである。
先述した層間用の絶縁膜即ちシリコン酸化膜。
クリコン窒化膜、リンを含んだシリコン酸化膜を平担化
するためには、少くとも１０００℃前後での熱処理が必
要である。この温度は今後ますます低温化に向う多層配
線を含む半導体プロセスにおいては、かなり高温であり
、半導体と配線金属との不必要な反応、拡散層の深い接
合形成、基板内の結晶欠陥誘起等多くの問題を引き起こ
すという欠点がある。
するためには、少くとも１０００℃前後での熱処理が必
要である。この温度は今後ますます低温化に向う多層配
線を含む半導体プロセスにおいては、かなり高温であり
、半導体と配線金属との不必要な反応、拡散層の深い接
合形成、基板内の結晶欠陥誘起等多くの問題を引き起こ
すという欠点がある。
更に又、先述した塗布膜においては、有害な不純物の残
留、外部からの汚染に対してのパックベークコン効果が
弱いという問題があり、安定な高信頼性の集積回路装置
を得ることは難しいという欠点がある。
留、外部からの汚染に対してのパックベークコン効果が
弱いという問題があり、安定な高信頼性の集積回路装置
を得ることは難しいという欠点がある。
従って本発明は、上記欠点を除いた多層配線を含む高密
度、高信頼性の半導体装置及びその製造方法を提供する
ことにある。
度、高信頼性の半導体装置及びその製造方法を提供する
ことにある。
本発明においては、段部を有する半導体素子の主面上に
亜鉛酸化物、シリコン酸化物、ボロン酸化物を含む固溶
体絶縁膜層とこの絶縁膜層を貫通して下部導電体面又は
金属配線に達する側面がなめらかな開孔ととの開孔を通
って、下部導電体面又は金属配線に接続し且つ上記固溶
体絶縁膜表面に設けられた金属配線を有している。
亜鉛酸化物、シリコン酸化物、ボロン酸化物を含む固溶
体絶縁膜層とこの絶縁膜層を貫通して下部導電体面又は
金属配線に達する側面がなめらかな開孔ととの開孔を通
って、下部導電体面又は金属配線に接続し且つ上記固溶
体絶縁膜表面に設けられた金属配線を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の１実施例の断面構造を示し、第２図乃
至第６図は製造方法の各工程での断面構造を示す。以下
Ｐ型シリコン基板表面に絶縁ゲート電界効果トランジス
タを形成する。時に本発明を適用する場合について説明
するが、Ｎ型クリコン基板の場合も同様になることに前
板って言及しておく。
至第６図は製造方法の各工程での断面構造を示す。以下
Ｐ型シリコン基板表面に絶縁ゲート電界効果トランジス
タを形成する。時に本発明を適用する場合について説明
するが、Ｎ型クリコン基板の場合も同様になることに前
板って言及しておく。
第１図のＰ型クリコン基板１０１表面に選択的に素子間
絶縁分離用のチャネルストッパー域１０２゜比較的厚い
シリコン酸化膜１０３を形成し絶縁ゲート電界効果トラ
ンジスタ用のソース領域１０４ドレイン領域１０５を形
成し、ゲート酸化膜１０６゜多結晶クリコン高融点金属
等で形成したゲート電極１０７を形成する。斯くした構
造のものにソース領域１０４．ドレイン領域１０５及び
ゲート電極１０７を被覆して膜厚が１００Ａ〜２００Ｏ
Ａのクリコン酸化膜１０８を堆積せしめる。
絶縁分離用のチャネルストッパー域１０２゜比較的厚い
シリコン酸化膜１０３を形成し絶縁ゲート電界効果トラ
ンジスタ用のソース領域１０４ドレイン領域１０５を形
成し、ゲート酸化膜１０６゜多結晶クリコン高融点金属
等で形成したゲート電極１０７を形成する。斯くした構
造のものにソース領域１０４．ドレイン領域１０５及び
ゲート電極１０７を被覆して膜厚が１００Ａ〜２００Ｏ
Ａのクリコン酸化膜１０８を堆積せしめる。
次に第１の層間用の絶縁膜として、亜鉛酸化物５０〜７
０重量％シリコン酸化物９〜１２重量％。
０重量％シリコン酸化物９〜１２重量％。
ボロン酸化物１８〜４１重ｆチの固溶体第１絶縁膜１０
９を堆積し７００℃以下の低温で表面を平担化した後開
孔を設は高融点金属等の第１の金属配ａ１１０を前記ソ
ース領域１０４．ドレイン領域１０５と電気的に接続す
るよう形成する。
９を堆積し７００℃以下の低温で表面を平担化した後開
孔を設は高融点金属等の第１の金属配ａ１１０を前記ソ
ース領域１０４．ドレイン領域１０５と電気的に接続す
るよう形成する。
斯くした後、第２の層間用の絶縁膜として、第１の層間
用の絶縁膜と同種の固溶体第２絶縁膜１１１を堆積し、
６５０℃以下の低温で表面を平担化する。ここで平担化
温度が６５０℃以下の低温であるため、第１の金属配線
１１０とソース領域１０４．ドレイン領域１０５のシリ
コンと反応することが抑制され接合の劣化が生じること
はないＯ 斯くした後第１の金属配線１１０上部に開孔を設け、ア
ルミ金属、高融点金属等で、第２の金属配線１１２を第
１の金属配線１１０と電気的に接続するように配線する
。このようにして２層の金属配線が形成される。２層以
上の多層配線の場合は、上記と同杼に亜鉛酸化物、シリ
コン酸化物。
用の絶縁膜と同種の固溶体第２絶縁膜１１１を堆積し、
６５０℃以下の低温で表面を平担化する。ここで平担化
温度が６５０℃以下の低温であるため、第１の金属配線
１１０とソース領域１０４．ドレイン領域１０５のシリ
コンと反応することが抑制され接合の劣化が生じること
はないＯ 斯くした後第１の金属配線１１０上部に開孔を設け、ア
ルミ金属、高融点金属等で、第２の金属配線１１２を第
１の金属配線１１０と電気的に接続するように配線する
。このようにして２層の金属配線が形成される。２層以
上の多層配線の場合は、上記と同杼に亜鉛酸化物、シリ
コン酸化物。
ボロン酸化物の固溶体絶縁膜を層間膜として用い順次金
属配線を行えば、所望の多層配線を実現することができ
る。
属配線を行えば、所望の多層配線を実現することができ
る。
次に第２図乃至第６図をもとに本発明の製造方法につい
て説明する。第２図に示すように、Ｐ型シリコン基板２
０１表面に素子間絶縁分離用のチャネルストッパー域２
０２．比較的厚いシリコン酸化膜２０３を形成した後、
酸化雰囲気中の加熱炉でゲート膜用シリコン酸化膜２０
４を膜厚２００〜６００Ａ成長させる。次にゲート電極
２０５を多結晶シリコン膜、高融点金属膜で形成した後
、第３図に示すように、ゲート電極２０５を被覆して膜
厚が１００〜２０００Ａのクリコン酸化膜２０６を形成
した後、砒素のイオン注入を行い、熱処理後、ソース領
域２０７．ドレイン領域２０８を形成する。斯くした後
、スパッター又はＣＶＤ技術によって亜鉛酸化物、シリ
コン酸化物、ボロン酸化物の固溶体絶縁膜２０９を膜厚
３０００Ａ〜１μｍ堆積する。
て説明する。第２図に示すように、Ｐ型シリコン基板２
０１表面に素子間絶縁分離用のチャネルストッパー域２
０２．比較的厚いシリコン酸化膜２０３を形成した後、
酸化雰囲気中の加熱炉でゲート膜用シリコン酸化膜２０
４を膜厚２００〜６００Ａ成長させる。次にゲート電極
２０５を多結晶シリコン膜、高融点金属膜で形成した後
、第３図に示すように、ゲート電極２０５を被覆して膜
厚が１００〜２０００Ａのクリコン酸化膜２０６を形成
した後、砒素のイオン注入を行い、熱処理後、ソース領
域２０７．ドレイン領域２０８を形成する。斯くした後
、スパッター又はＣＶＤ技術によって亜鉛酸化物、シリ
コン酸化物、ボロン酸化物の固溶体絶縁膜２０９を膜厚
３０００Ａ〜１μｍ堆積する。
次に第４図に示すように、酸化雰囲気ガス又は不活性ガ
ス中にて７００°Ｃ以下の温度で熱処理すると、この固
溶体絶縁膜２０９表面は軟化し、平担化される。斯くし
た後、第５図に示すように公知のドライエツチングによ
り、開孔２１０を形成し７００°Ｃ以下の熱処理を施し
て開孔部の角の部分を平滑化した後第６図に示すように
アルミ金属又は、高融点金属による金属配線２１１を形
成する。
ス中にて７００°Ｃ以下の温度で熱処理すると、この固
溶体絶縁膜２０９表面は軟化し、平担化される。斯くし
た後、第５図に示すように公知のドライエツチングによ
り、開孔２１０を形成し７００°Ｃ以下の熱処理を施し
て開孔部の角の部分を平滑化した後第６図に示すように
アルミ金属又は、高融点金属による金属配線２１１を形
成する。
斯くして本発明の基本的構造は完成する。
以上説明したように本発明は、多層配線風の眉間絶縁膜
に亜鉛酸化物、シリコン酸化物、ボロン酸化物の固溶体
絶縁膜を用いることにより、低温（７００℃以下）での
絶縁膜の平担化が可能となり、配線に用いる高融点金属
と半導体基板との反応が抑えられ配線の電気的接続の劣
化が無くなると共に、浅い接合を有する不純物拡散層の
形成が可能となり更に又半導体基板内に結晶欠陥が銹発
することが抑制される。
に亜鉛酸化物、シリコン酸化物、ボロン酸化物の固溶体
絶縁膜を用いることにより、低温（７００℃以下）での
絶縁膜の平担化が可能となり、配線に用いる高融点金属
と半導体基板との反応が抑えられ配線の電気的接続の劣
化が無くなると共に、浅い接合を有する不純物拡散層の
形成が可能となり更に又半導体基板内に結晶欠陥が銹発
することが抑制される。
かくして信頼性の高い、高密度の多層配線を有した半導
体装置の実現が容易となる。
体装置の実現が容易となる。
第１図は本発明の１実施例の断面構造を示し、第２図乃
至第６図は本発明の製造方法を示す。 １０１・・・・・・Ｐ型シリコン基板、１０２・−・・
・・チャネルストッパー域、１０３・−・・・・厚いシ
リコン酸化膜、１０４・・・・・・ソース領域、１０５
・・・・・・ドレイン領域、１０６・・・・・・ゲート
酸化膜、１０７・・・・・・ゲー ト’を極、ｉ、 ｏ
ｓ・・・・・・シリコン酸化膜、１０９・・・、・、
固溶体第１絶縁膜、１１０・・・・・・第１金属配線、
１１１・・・・・・固溶体第２絶縁膜、１１２・・・・
・・Ｍｌ、２金属配線、２０１・・・・・・Ｐ型シリコ
ン基板、２０２・・・・・・チャネルストッパー域、２
０３・・・・・・厚いシリコン酸化膜、２０４・・・・
・・ゲートｇ用クリコン酸化膜、２０５・・・・・・ゲ
ートｉｌ！極、２０６・・・・・・クリコン酸化膜、２
０’７・・・・・・ソース領域、２０８・・・・・・ド
レイン領域、２０９・・・・・・固溶体絶縁膜、２１０
・・・・・・開孔、２１１・・・・・・金属配線。
至第６図は本発明の製造方法を示す。 １０１・・・・・・Ｐ型シリコン基板、１０２・−・・
・・チャネルストッパー域、１０３・−・・・・厚いシ
リコン酸化膜、１０４・・・・・・ソース領域、１０５
・・・・・・ドレイン領域、１０６・・・・・・ゲート
酸化膜、１０７・・・・・・ゲー ト’を極、ｉ、 ｏ
ｓ・・・・・・シリコン酸化膜、１０９・・・、・、
固溶体第１絶縁膜、１１０・・・・・・第１金属配線、
１１１・・・・・・固溶体第２絶縁膜、１１２・・・・
・・Ｍｌ、２金属配線、２０１・・・・・・Ｐ型シリコ
ン基板、２０２・・・・・・チャネルストッパー域、２
０３・・・・・・厚いシリコン酸化膜、２０４・・・・
・・ゲートｇ用クリコン酸化膜、２０５・・・・・・ゲ
ートｉｌ！極、２０６・・・・・・クリコン酸化膜、２
０’７・・・・・・ソース領域、２０８・・・・・・ド
レイン領域、２０９・・・・・・固溶体絶縁膜、２１０
・・・・・・開孔、２１１・・・・・・金属配線。
Claims (4)
- （１）段部を有する半導体素子の主面上に設けられた、
亜鉛酸化物、シリコン酸化物、ボロン酸化物を含む固溶
体絶縁膜層と該固溶体絶縁膜層を貫通して下部導電体面
あるいは金属配線に達する開孔と、該開孔を通って下部
導電体面あるいは金属配線に接続し、しかも前記固溶体
絶縁膜表面に設けられた上部金属配線を有することを特
徴とした半導体装置。 - （２）段部を有する半導体素子の主面上にシリコン酸化
膜が形成され該シリコン酸化膜上に亜鉛酸化物、シリコ
ン酸化物、ボロン酸化物を含む固溶体絶縁膜層が設けら
れていることを特徴とする前記特許請求範囲第（１）項
記載の半導体装置。 - （３）段部を有する半導体素子の主面にポリシリコンの
配線が存在しその上に被着して前記固溶体絶縁膜層が設
けられていることを特徴とする特許請求範囲第（１）項
記載の半導体装置。 - （４）半導体素子は高融点金属配線と基板半導体が接す
る構造となっている特許請求範囲第（１）項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18066385A JPS6240746A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18066385A JPS6240746A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6240746A true JPS6240746A (ja) | 1987-02-21 |
| JPH0528501B2 JPH0528501B2 (ja) | 1993-04-26 |
Family
ID=16087135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18066385A Granted JPS6240746A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240746A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220547A (ja) * | 1987-03-09 | 1988-09-13 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0563208A (ja) * | 1991-02-21 | 1993-03-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0541698U (ja) * | 1991-11-15 | 1993-06-08 | ユーエイチテイー株式会社 | 切断加工装置の切断刃清浄機構 |
| JP2016058500A (ja) * | 2014-09-08 | 2016-04-21 | 国立大学法人東北大学 | 半導体素子の形成方法 |
-
1985
- 1985-08-16 JP JP18066385A patent/JPS6240746A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220547A (ja) * | 1987-03-09 | 1988-09-13 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0563208A (ja) * | 1991-02-21 | 1993-03-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0541698U (ja) * | 1991-11-15 | 1993-06-08 | ユーエイチテイー株式会社 | 切断加工装置の切断刃清浄機構 |
| JP2016058500A (ja) * | 2014-09-08 | 2016-04-21 | 国立大学法人東北大学 | 半導体素子の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528501B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS61214555A (ja) | 半導体装置 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPS62165365A (ja) | 半導体装置 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH0117254B2 (ja) | ||
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JPS603779B2 (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JP2553231B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS6218719A (ja) | 半導体装置の製造方法 | |
| JPH0466108B2 (ja) | ||
| JPS60246652A (ja) | 平坦化導電体配線の形成方法 | |
| JPH0414497B2 (ja) | ||
| JPS6254469A (ja) | 半導体装置の製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPS6112033A (ja) | 半導体装置 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH05347353A (ja) | 半導体装置の製造方法 | |
| JPH0324066B2 (ja) |