JPS603779B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法特に電極配線が半導体よ
りなる多層配線構造を有する半導体装置の製造方法に関
する。

半導体装置、例えば下部電極配線が多結晶Ｓｉよりなる
ＳｉゲートＭＯＳＬＳＩにおいて、下部電極と多層配置
される上部電極配線間の絶縁膜には従来から気相化学蒸
着（ＣＶＤ）法で形成されたＳｉ０２膜（以下ＣＶＤＳ
ｉ０２膜と呼ぶ）が多く用いられている。

上部電極配線がＮの場合にはＣＶＤＳｉ０２膜形成時に
十分注意することによって上部電極配線と下部電極間の
短絡発生頻度を実用上問題にならない程度まで減少する
ことができる。しかしながら上部電極配線を多結晶Ｓｉ
で形成する場合、上部と下部電極配線間の短絡は上部電
極配線がＮの場合に比べてはるかに多く発生し、特に下
部電極配線パターンが微細になるほど短絡が多くなる。

山１が高密度、高性能になるにともなって例えば上部電
極配線を抵抗体として用いるなどの目的で上部電極とし
て多結晶Ｓｉが用いられることが多くなる。このときと
くに上記電極間短絡が製造上の大きな問題となる。この
電極間の短絡は、下部電極配線エッジ近傍で生じること
、特に第１図に示すように下部電極である多結晶Ｓｉ５
をマスクとしてＳｉ０２膜３をエッチング除去した際に
生じるアンダーカット６のある場合に多く発生すること
が知られている。

第１図において１はｐ型シリコン基板、２はＭＯＳトラ
ンジスタのソース、ドレィン拡散層、３はゲート酸化膜
、７はＣＶＤＳｉ０２膜、８は多結晶シリコンよりなる
上部電極配線である。一般に多結晶Ｓｉパターン５上に
ＣＶＤＳｉ０２膜７を被着するとステップカバレッジが
良くないため０にパターンのエッジ近傍で、特に上記ア
ンダーカット６がある場合には膜７の密度が低いことが
知られている。

この膜密度の低いパターンエッジでＡＩ電極よりも多結
晶シリコン電極配線８の方が短絡が起りやすいというこ
とから、ＣＶＤＳｉ０２膜夕７には、彼着時にはピンホ
ールになっていなくても膜の密度が低い部分があり、そ
の上に配線８となる多結晶Ｓｉ膜を被着するとその低密
度部に多結晶Ｓｉが侵入し、下部、上部多結晶Ｓｉ電極
配線５，８間が短絡するものと推測される。ところで、
上記電極間短絡を減少するには、Ｓｊ０２膜を繊密にし
てやればよいと考えられ、一般に熱酸化膜が繊密なこと
から下部電極配線である多結晶Ｓｊの表面を熱酸化して
Ｓｉ０２膜に変換することが考えられて、実施もされて
いる。しかしながら本発明者の検討によると、多結晶Ｓ
ｉ表面を熱酸化しＳｉ０２膜を形成した後、多結晶Ｓｉ
からなる上部電極配線を形成すると、Ｓｉ０２膜の耐圧
は低く例えば上記熱酸化により０．２ム舵の厚さのＳｉ
０２膜を形成しても、両電極間に１５Ｖを印加するとＳ
ｉ０２膜が破壊されることもある。この耐圧が低い原因
はまだ明らかでないが、本発明者は多結晶Ｓｉを熱酸化
して０．１山肌のＳｉ０２膜を形成した後、その上に厚
さ０．２ムｍのＣＶＤＳｉ０２膜を形成しても、この厚
さが計０．３仏肌のＳｉ０２膜の耐圧もやはり２０Ｖ前
後と低いことも確認した。本発明は、上記の問題を鱗決
すべく絶縁膜形成方法に関して行った検討結果に基づき
、たとえ多結晶Ｓｉ等の半導体を上部電極配線として用
いた場合でも耐圧が低下することなく、電極間の短絡の
ない絶縁膜を形成する方法を提供しようとするものであ
る。

本発明の製造方法は下部電極が形成された半導体基板に
、第１の絶縁膜を被着形成し、さらに半導体膜を被着し
た後、この半導体膜を第２の絶縁膜に変換することによ
り第１の絶縁膜と第２の絶縁膜とを層間絶縁膜とするこ
とを特徴とする絶縁膜の形成方法であり、以下に説明す
る検討結果にもとずくものである。

第２図にその断面を示すごとく、厚さ０．１ム肌の熱酸
化膜３上に被着した厚さ０．４〃ｍの多結晶Ｓｉ膜を食
刻してストライプ状とした下部電極配線５を有するＳｉ
基板１を用意する。

下部電極５及びＳｉ基板１は高濃度のｐ（リン）が拡散
されており、２はこのリンが拡散されたｎ型層である。
こ３の両者は熱酸化膜３に開口したコンタクト窓４内で
接している。又熱酸化膜３は下部電極５をマスクとして
エッチングされ、アンダーカット６が生じている。次に
基板１なちびに下部電極配線５上に、第１ ４図７に相
当する絶縁膜１７となるＳｉ０２膜を次に示す６種類の
方法で形成する。

‘ａ） 厚さ０．３Ａ肌のＣＶＤＳｉ０２膜を被着形成
後、１０００ｑｏ、Ｎ２中で１５分間加熱する。

｛ｂ’厚さ０．３仏肌のＣＶＤＳｉ０２膜を被着形成後
１０００℃、０２中で１５分間加熱する。（ｃ’厚さ０
．２仏ののＣＶＤＳｉ０２膜を被着形成後、ウェット０
２中で１８分加熱する。

‘ｄ’ ９００午０、ウェット０２中で１８分間加熱し
て下部電極５上の厚さが約０．１山肌のＳｉ０２膜を形
成した後、さらに厚さ０．２仏ののＣＶＤＳｉ０２膜を
被着形成し、１０００ｑｏ、Ｎ２中で１５分間加熱する
。

‘ｅー 厚さ０．１４仏ののＣＶＤＳｉ０２膜を被着し
１０００℃、Ｎ２中で１５分間加熱した後、厚さ０．０
９ム肌の多結晶Ｓｉ膜を被着形成し、１０００００、ウ
ェット０２中で３び分間加熱することにより多結晶Ｓｉ
膜をＳｉ０２膜に変換する。‘ｆ｝ ９００ｏｏ、ウェ
ット０２中で３０分間加熱し下部電極５上の厚さが０．
２山肌のＳｉ０２膜を形成する。

次に上部電極配線となる多結晶Ｓｉ膜を６５０００のＳ
ｉ比の熱分解により被着形成し、ｐ（リン）を拡散した
後、食刻して上部電極配線８を形成する。すなわち１７
上に下部電極配線５に対して上部電極配線８を第３図の
ごとく形成し、第４図の断面構造の半導体基板を形成す
る。本発明者は‘ａ｝〜川のそれぞれにつき１枚のＳｉ
基板に第３図のパターンを８００個形成した。

すなわち、１枚のＳｉ基板には第３図に示すパターンが
約８００個形成されており、‘ａ｝〜｛ｆ｝の方法で作
成した各基板を用意した。次に各Ｓｉ基板表面の８０川
固の各パターンについて、Ｓｉ基板１（第４図）と上部
電極配線８間に電圧を印加した時に流れる電流を測定し
、１仏Ａ以上の電流が流れた場合に、そのパターンは電
極間の短絡有りと判定する。

上記測定で印加電圧が５Ｖ、３５Ｖ時の結果を第５図に
示す。

第５図より従来の製造方法のように密度の小さいＣＶＤ
Ｓｉ０２膜のみを層間絶縁膜とする場合にはＮ２中のみ
ならず０２中やウェット０２中で熱処理しても低電圧（
５Ｖ）印加時、又は高電圧（３５Ｖ）印加時の短絡は多
い（ａ，ｂ，ｃ）。また多結晶Ｓｉ膜表面を熱酸化する
ことにより形成したＳｉＱ膜を層間絶縁膜としたり（「
）、膜厚の小さいこのＳｉ０２とその上に形成する密度
の低いＣＶＤＳｉ０２膜とで層間絶縁膜を構成しても（
ｄ）やはり短絡は多い。しかるに、第５図ｅの方法では
短絡が極めて生じにくい。

すなわち第５図ｅでは、ＣＶＤＳｉ０２膜上に形成した
多結晶Ｓｉ膜を熱酸化してそのすべてを密度の大なるＳ
ｉ０２膜に変換でき、かつ膜厚なるＣＶＤＳｉ０２膜で
も多結Ｓｉ膜の熱酸化時に第１層配線の熱酸化を防止で
きる。したがって、ＣＶＤＳｉ０２膜と多結晶Ｓｉの熱
酸化によるＳｉ０２との積層膜を層間絶縁膜とすると、
低電圧印加時にも高電圧印加時にも電極間の短絡は少な
い（ｅ）。

本発明の形成方法であるｅで形成した層間絶縁膜では短
絡が少ないのは、第１層絶縁膜であるＣＶＤＳｉ０２膜
の密度が低くともその上に密度が大Ｚきし・十分な厚さ
の第２層絶縁膜であるＳｉ０２膜を形成することができ
、上部電極材料である多結晶Ｓｉの侵入を阻止できるた
めであると考えられる。すなわち層間絶縁膜としては密
度の大なる絶縁膜を上部電極材料の侵入を十分阻止し得
るだけのＺ厚さとする必要がある。本発明の製造方法は
密度の低いＣＶＤＳｉ０２膜上に形成した多結晶Ｓｉ膜
の厚さを選ぶことにより必要な厚さの密度の大なる絶縁
膜を形成することができ、下部電極が酸化されることに
よる配線抵抗の増大を併うことなしに、２短絡の生じに
くい層間絶縁膜を容易に形成することができる。なお、
本発明の製造方法において、後に絶縁膜に変換する多結
晶シリコンによりなる半導体膜はスパッタ法やＣＶＤ法
など、どのような方法で被２着形成しても良いが特にＣ
ＶＤ法で被看形成した場合には半導体膜のステップカバ
レッジが良く、下部電極が微細パターンであっても又ア
ンダーカットがあっても電極パターンのエッジやアンダ
ーカット内で膜厚が小となることがなく、その為に３も
短絡は生けこくくなる。

又本発明では不純物が添加された半導体膜であっても良
い。又、｛ｅ｝の方法において、下部電極配線上の第１
の絶縁膜へＣＶＤＳｉ０２膜に限られることはなくＳｉ
３Ｎ４膜のような他の種類の絶縁膜でも良く、形成方法
もＣＶＤ３法に限られずスパッタ法等でも良い。次に本
発明の実施例を説明する。

第１の実施例は前述の実験で説明したもので、下部電極
配線５を多結晶Ｓｉで形成したＳｉ基板表面に、４３０
００におけるＳｉ伍と０２の反応により第１の４絶縁膜
として厚さ０．１４山肌のＣＶＤＳｉ０２膜を被着形成
した後、１０００００、Ｎ２中で１既ふ間の加熱による
繊密化処理を行なう。

その後、６３０ｏｏにおける・Ｓｉ比の熱分解によって
厚さ０．０９山肌の多結晶Ｓｊ膜を被着形成し、１００
０ｏｏウェット０２中で３０分間熱処理を施す。この熱
処理によって多結晶Ｓｊ膜は第２の絶縁膜であるＳｉ０
２膜に変換され、ＣＶＤＳｉ０２膜と合せた厚さ０．３
７山肌のＳｉ０２膜が形成される。この時の熱処理は２
０分間でも十分である。このようにして形成したＳｉ０
２膜上に、多結晶Ｓｉよりなる上部電極配線を形成し電
極間に６０Ｖの電圧を印加しても短絡が増すことはない
。第２の実施例は第１の実施例において、第１の絶縁膜
であるＣＶＤＳｉ０２膜上に被着形成した多結晶Ｓｉ膜
中に、９００ｑｏにおいてｎ形不純であるｐ（リン）を
導入した後にこの多結晶Ｓｉ膜を酸化するものである。

ｐ（リン）を添加した多結晶Ｓｉは酸化性雰囲気で加熱
した時の酸化速度が大きくなるため、低温あるいは短時
間でも多結晶Ｓｉ膜に変換することができる。例えば厚
さ０．０８山肌の多結晶Ｓｉ膜に９５０００で２０分間
ｐ（リン）を拡散すると、この多結晶Ｓｉ膜を酸化膜に
変換するのに１０００℃なら１び分間の酸化時間で足り
る。従ってＳｉ基板中に拡散深さの浅い反対導電型層を
形成する必要がある場合には、高温での熱処理時間が短
かくできる本実施例の製造方法が望ましい。以上のよう
に、本発明の方法によれば、多層配線構造における配線
間短絡が起りにくくなり、高密度半導体集積回路の製造
に大きく寄与するものである。

【図面の簡単な説明】

第１図は従来の多層配線構造を用いた半導体装置の部分
断面図、第２図は本発明の検討に際し、下部電極配線を
形成した状態の半導体装置の部分断面図、第４図は上部
電極配線まで形成した同半導体装置の部分断面図、第３
図は同半導体装置における上部、下部電極配線の形状を
示す平面図、第５図は本発明の方法と他の方法における
電極配線の短絡状態を示す図である。 １・・・・・・Ｓｉ基板、５・・・・・・多結晶Ｓｉパ
ターン（下部配線）、１７・・・・・・絶縁膜、８・・
・・・・多結晶シリコン（上部配線）。 第１図 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 第１の電極配線が形成された半導体基板主面に少な
   くとも前記第１の電極配線を覆う第１の絶縁膜を被着形
   成する工程と、前記第１の絶縁膜上に半導体膜を被着形
   成する工程と、前記半導体膜を第２の絶縁膜に変換する
   工程と、前記第２の絶縁膜上に第２の電極配線を形成す
   る工程とを備え、前記第１、第２の絶縁膜を層間絶縁膜
   とすることを特徴とする半導体装置の製造方法。 ２ 半導体膜を熱酸化することにより第２の絶縁膜に変
   換することを特徴とする特許請求の範囲第１項に記載の
   製造方法。 ３ 半導体膜が多結晶Ｓｉ膜であることを特徴とする特
   許請求の範囲第１項に記載の半導体装置の製造方法。