JPH0379864B2 - - Google Patents
Info
- Publication number
- JPH0379864B2 JPH0379864B2 JP1608682A JP1608682A JPH0379864B2 JP H0379864 B2 JPH0379864 B2 JP H0379864B2 JP 1608682 A JP1608682 A JP 1608682A JP 1608682 A JP1608682 A JP 1608682A JP H0379864 B2 JPH0379864 B2 JP H0379864B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating film
- silicon film
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特にMOS
型大規模集積回路（MOSLSI）あるいは、MOS
型集積回路（MOSIC）などの製作に際して多用
される多層配線間、たとえば層間絶縁膜上の配線
とこの下側に位置し、半導体基板内の領域に形成
された電極とを電気的に接続するいわゆるコンタ
クト窓の形成方法に関する。
型大規模集積回路（MOSLSI）あるいは、MOS
型集積回路（MOSIC）などの製作に際して多用
される多層配線間、たとえば層間絶縁膜上の配線
とこの下側に位置し、半導体基板内の領域に形成
された電極とを電気的に接続するいわゆるコンタ
クト窓の形成方法に関する。
MOSLSI.MOSICなどでは、これの構成主体で
あるMOSトランジスタのゲート、ソースおよび
ドレインの各電極を相互接続するにあたり、これ
らの上を覆う絶縁膜にさらに相互接続用の金属配
線層を設け、この絶縁膜（層間絶縁膜）上の金属
配線層と電極とを電気的に接続するために層間絶
縁膜の所定部分にコンタクト窓を形成することが
行われる。ところで、このコンタクト窓の形成に
おいては、個々のプロセスの微細化、薄膜化を行
ない素子の高密度化を計つているため、一定範囲
の精度内でかつ、均一性および製造の再現性を確
保しながら微細に仕上げることが不可欠である。
あるMOSトランジスタのゲート、ソースおよび
ドレインの各電極を相互接続するにあたり、これ
らの上を覆う絶縁膜にさらに相互接続用の金属配
線層を設け、この絶縁膜（層間絶縁膜）上の金属
配線層と電極とを電気的に接続するために層間絶
縁膜の所定部分にコンタクト窓を形成することが
行われる。ところで、このコンタクト窓の形成に
おいては、個々のプロセスの微細化、薄膜化を行
ない素子の高密度化を計つているため、一定範囲
の精度内でかつ、均一性および製造の再現性を確
保しながら微細に仕上げることが不可欠である。
かかるコンタクト窓の形成にあたり、従来はゲ
ート電極ソース電極ならびにドレイン電極を形成
したのちに、熱酸化による絶縁膜を形成し、その
上に層間絶縁膜として化学蒸着法（CVD）によ
り、ケイ酸ガラス膜（SiO2）もしくはリンケイ
酸ガラス膜（P2O5−SiO2）を形成したのち、ホ
トリソ工程で層間絶縁膜として形成されたケイ酸
ガラス膜もしくはリンケイ酸ガラス膜ならびに熱
酸化による絶縁膜をエツチングにより除去するこ
とが行われていた。しかしながら、この方法では
エツチング液として弗化水素酸溶液（HF）を用
いているために層間絶縁膜と熱酸化膜に対するエ
ツチング速度が異り、これらを完全に除去するた
めのエツチング処理を施すとサイドエツチング量
が大きくなどの問題が生じる。このため微細で均
一性の良いコンタクト窓形成が困難であつた。
ート電極ソース電極ならびにドレイン電極を形成
したのちに、熱酸化による絶縁膜を形成し、その
上に層間絶縁膜として化学蒸着法（CVD）によ
り、ケイ酸ガラス膜（SiO2）もしくはリンケイ
酸ガラス膜（P2O5−SiO2）を形成したのち、ホ
トリソ工程で層間絶縁膜として形成されたケイ酸
ガラス膜もしくはリンケイ酸ガラス膜ならびに熱
酸化による絶縁膜をエツチングにより除去するこ
とが行われていた。しかしながら、この方法では
エツチング液として弗化水素酸溶液（HF）を用
いているために層間絶縁膜と熱酸化膜に対するエ
ツチング速度が異り、これらを完全に除去するた
めのエツチング処理を施すとサイドエツチング量
が大きくなどの問題が生じる。このため微細で均
一性の良いコンタクト窓形成が困難であつた。
本発明は、上述の問題を解決すべくなされたも
のであり、本発明の方法ではゲート電極、ソース
電極ならびにドレイン電極を形成した半導体基板
を覆う絶縁膜上に先ず多結晶シリコン膜を被着し
たのち、この多結晶シリコン膜上にシリコンナイ
トライド（Si3N4）膜を被着する。次いで、ホト
リソグラフイ工程により、コンタクト窓形成領域
に位置するシリコンナイトライド膜のみを残して
他のシリコンナイトライド膜を除去する。このの
ち残存するシリコンナイトライド膜をマスクとし
て、この下側に形成されている多結晶シリコン膜
に酸素雰囲気中で高温加熱処理を施し、シリコン
ナイトライド膜マスクで覆われることなく露呈し
ていた多結晶シリコン膜部分を熱酸化膜に変換し
この熱酸化膜を層間絶縁膜とする。そして最後に
シリコンナイトライド膜、この直下の多結晶シリ
コン膜、および最下層の絶縁膜を除去することに
よりコンタクト窓を穿つことが行われる。
のであり、本発明の方法ではゲート電極、ソース
電極ならびにドレイン電極を形成した半導体基板
を覆う絶縁膜上に先ず多結晶シリコン膜を被着し
たのち、この多結晶シリコン膜上にシリコンナイ
トライド（Si3N4）膜を被着する。次いで、ホト
リソグラフイ工程により、コンタクト窓形成領域
に位置するシリコンナイトライド膜のみを残して
他のシリコンナイトライド膜を除去する。このの
ち残存するシリコンナイトライド膜をマスクとし
て、この下側に形成されている多結晶シリコン膜
に酸素雰囲気中で高温加熱処理を施し、シリコン
ナイトライド膜マスクで覆われることなく露呈し
ていた多結晶シリコン膜部分を熱酸化膜に変換し
この熱酸化膜を層間絶縁膜とする。そして最後に
シリコンナイトライド膜、この直下の多結晶シリ
コン膜、および最下層の絶縁膜を除去することに
よりコンタクト窓を穿つことが行われる。
以上説明してきた過程を第１図を参照して説明
する。第１図Ａは、半導体基板１を覆う絶縁膜２
の上に多結晶シリコン膜３を被着し、さらに、多
結晶シリコン膜３上にシリコンナイトライド膜４
を被着し、こののちコンタクト窓形成領域に位置
するシリコンナイトライド膜４のみを選択的に残
したのちの状態を示す。第１図Ｂは、酸素雰囲気
中で高温加熱を施し、コンタクト窓形成領域以外
の多結晶シリコン膜３を熱酸化膜３１に変換した
のちの状態を示す。第１図Ｃは、シリコンナイト
ライド膜４、この直下の多結晶シリコン膜３およ
び最下層の絶縁膜２を除去してコンタクト窓５を
形成したのちの状態を示す図である。これらの処
理工程中、第１図Ｂの状態を得るための高温加熱
による選択酸化では横方向酸化が起る。例えば横
方向酸化の寸法幅が第１図Ｂで示すｂの寸法幅で
あるとすると、実際に形成されるコンタクト窓の
寸法はａ−2bとなり、第１図Ａで示したシリコ
ンナイトライド膜４の幅ａよりも微細なコンタク
ト窓形成が可能となる。
する。第１図Ａは、半導体基板１を覆う絶縁膜２
の上に多結晶シリコン膜３を被着し、さらに、多
結晶シリコン膜３上にシリコンナイトライド膜４
を被着し、こののちコンタクト窓形成領域に位置
するシリコンナイトライド膜４のみを選択的に残
したのちの状態を示す。第１図Ｂは、酸素雰囲気
中で高温加熱を施し、コンタクト窓形成領域以外
の多結晶シリコン膜３を熱酸化膜３１に変換した
のちの状態を示す。第１図Ｃは、シリコンナイト
ライド膜４、この直下の多結晶シリコン膜３およ
び最下層の絶縁膜２を除去してコンタクト窓５を
形成したのちの状態を示す図である。これらの処
理工程中、第１図Ｂの状態を得るための高温加熱
による選択酸化では横方向酸化が起る。例えば横
方向酸化の寸法幅が第１図Ｂで示すｂの寸法幅で
あるとすると、実際に形成されるコンタクト窓の
寸法はａ−2bとなり、第１図Ａで示したシリコ
ンナイトライド膜４の幅ａよりも微細なコンタク
ト窓形成が可能となる。
以上説明してきたように、本発明の方法ではコ
ンタクト窓あけに際して選択酸化時の横方向酸化
を積極的に利用しているために、微細で均一性に
優れたコンタクト窓の形成がなされる。また多結
晶シリコン膜の厚みが厚い程横方向酸化が進むた
めに、より微細なコンタクト窓を得ようとすると
きには多結晶シリコン膜の厚みを増せばよく、微
細なコンタクト窓あけを意図するほどに、半導体
基板と金属配線との絶縁効果が優れたものとなる
といつた従来とは全く逆の効果が奏される。
ンタクト窓あけに際して選択酸化時の横方向酸化
を積極的に利用しているために、微細で均一性に
優れたコンタクト窓の形成がなされる。また多結
晶シリコン膜の厚みが厚い程横方向酸化が進むた
めに、より微細なコンタクト窓を得ようとすると
きには多結晶シリコン膜の厚みを増せばよく、微
細なコンタクト窓あけを意図するほどに、半導体
基板と金属配線との絶縁効果が優れたものとなる
といつた従来とは全く逆の効果が奏される。
次に、本発明の実施例について第２図Ａ〜Ｅを
参照しつつ説明する。第２図Ａに示すように、半
導体基板６に、第１の拡散領域７および第２の拡
散領域８を形成したのち、配線層としてポリシリ
コン層９ゲート絶縁膜９′と介して形成し、さら
にこれらの上表面に熱酸化による絶縁膜１０を形
成する。なお１１は厚い絶縁膜である。次いで第
２図Ｂに示すように、厚さ3000Åの多結晶シリコ
ン膜１２を全面に形成し、さらにこの多結晶シリ
コン膜１２上に厚さ1000Åのシリコンナイトライ
ド膜１３を形成したのち、このシリコンナイトラ
イド膜１３がコンタクト窓形成領域に4μmの寸法
幅で残るようにコンタクト窓形成領域以外のシリ
コンナイトライド膜１３をエツチングで除去す
る。次にシリコンナイトライド膜１３をマスクと
して、900℃の酸素雰囲気中で140分間熱処理を施
し、多結晶シリコン膜１２を部分的に熱酸化膜１
２１に変換する。この熱処理でマスクとしたシリ
コンナイトライド膜１３直下の多結晶シリコン膜
１２も横方向酸化のためにシリコンナイトライド
膜１３の端部から内方へ向つて約0.7μm酸化され
る。
参照しつつ説明する。第２図Ａに示すように、半
導体基板６に、第１の拡散領域７および第２の拡
散領域８を形成したのち、配線層としてポリシリ
コン層９ゲート絶縁膜９′と介して形成し、さら
にこれらの上表面に熱酸化による絶縁膜１０を形
成する。なお１１は厚い絶縁膜である。次いで第
２図Ｂに示すように、厚さ3000Åの多結晶シリコ
ン膜１２を全面に形成し、さらにこの多結晶シリ
コン膜１２上に厚さ1000Åのシリコンナイトライ
ド膜１３を形成したのち、このシリコンナイトラ
イド膜１３がコンタクト窓形成領域に4μmの寸法
幅で残るようにコンタクト窓形成領域以外のシリ
コンナイトライド膜１３をエツチングで除去す
る。次にシリコンナイトライド膜１３をマスクと
して、900℃の酸素雰囲気中で140分間熱処理を施
し、多結晶シリコン膜１２を部分的に熱酸化膜１
２１に変換する。この熱処理でマスクとしたシリ
コンナイトライド膜１３直下の多結晶シリコン膜
１２も横方向酸化のためにシリコンナイトライド
膜１３の端部から内方へ向つて約0.7μm酸化され
る。
第２図Ｃはかかる熱処理後の状態を示す。第２
図Ｄは、シリコンナイトライト膜１３、多結晶シ
リコン膜１２および絶縁膜１０をそれぞれ除去し
て、コンタクト窓１４を形成したのちの状態を示
す図である。このようにして形成したコンタクト
窓１４の寸法幅は、第１図に関連して説明したコ
ンタクト窓の寸法幅を示す式ａ−2bに上述した
数値を代入すると４−（0.7＋0.7）＝2.6となり、コ
ンタクト窓１４の幅はシリコンナイトライト膜で
設定した幅4μmから35％減少した。第２図Ｅは、
以上の過程を経た半導体基板内の第１、第２の拡
散領域７と８を結ぶ金属配線層１５の形成がなさ
れた状態を示す図であり、かかる方法で得られた
半導体装置では多結晶シリコン膜が熱酸化膜に変
換されて層間絶縁膜が形成されているため、その
膜質は緻密なものであり、しかも厚さも十分であ
るため、電気的に優れた絶縁効果が得られる。
図Ｄは、シリコンナイトライト膜１３、多結晶シ
リコン膜１２および絶縁膜１０をそれぞれ除去し
て、コンタクト窓１４を形成したのちの状態を示
す図である。このようにして形成したコンタクト
窓１４の寸法幅は、第１図に関連して説明したコ
ンタクト窓の寸法幅を示す式ａ−2bに上述した
数値を代入すると４−（0.7＋0.7）＝2.6となり、コ
ンタクト窓１４の幅はシリコンナイトライト膜で
設定した幅4μmから35％減少した。第２図Ｅは、
以上の過程を経た半導体基板内の第１、第２の拡
散領域７と８を結ぶ金属配線層１５の形成がなさ
れた状態を示す図であり、かかる方法で得られた
半導体装置では多結晶シリコン膜が熱酸化膜に変
換されて層間絶縁膜が形成されているため、その
膜質は緻密なものであり、しかも厚さも十分であ
るため、電気的に優れた絶縁効果が得られる。
以上説明したところから明らかなように、本発
明の方法によれば実際に形成されるコンタクト窓
の寸法幅がフオトリゾグラフイ工程で設定したコ
ンタクト窓寸法幅よりさらに微細なものとなり、
しかも、層間絶縁膜の特性が向上するため、プロ
セスの微細化、素子の高密度化をはかることがで
きる。
明の方法によれば実際に形成されるコンタクト窓
の寸法幅がフオトリゾグラフイ工程で設定したコ
ンタクト窓寸法幅よりさらに微細なものとなり、
しかも、層間絶縁膜の特性が向上するため、プロ
セスの微細化、素子の高密度化をはかることがで
きる。
なお、以上の説明では、MOSLSI.MOSICにお
ける多層配線を例示したが、本発明の方法はバイ
ポーラICは勿論のこと、他の半導体装置の電極
形成にも用いることができる。また、選択配化の
ためのマスクとなる膜としてシリコンナイトライ
ド膜を例示したが、他の酸素不透膜を用いること
もできる。
ける多層配線を例示したが、本発明の方法はバイ
ポーラICは勿論のこと、他の半導体装置の電極
形成にも用いることができる。また、選択配化の
ためのマスクとなる膜としてシリコンナイトライ
ド膜を例示したが、他の酸素不透膜を用いること
もできる。
第１図Ａ〜Ｃは本発明の製造方法の基本工程を
説明するための工程断面図、第２図Ａ〜Ｅは本発
明の製造方法を駆使して半導体装置を製造する実
施例を示す工程断面図である。 １，６……半導体基板、２，１０，１１……絶
縁膜、３，９，１２……多結晶シリコン膜、４，
１３……シリコンナイトライド膜、５，１４……
コンタクト窓、７，８……拡散領域、３１，１２
１……多結晶シリコンを熱酸化して得た層間絶縁
膜、１５……電極。
説明するための工程断面図、第２図Ａ〜Ｅは本発
明の製造方法を駆使して半導体装置を製造する実
施例を示す工程断面図である。 １，６……半導体基板、２，１０，１１……絶
縁膜、３，９，１２……多結晶シリコン膜、４，
１３……シリコンナイトライド膜、５，１４……
コンタクト窓、７，８……拡散領域、３１，１２
１……多結晶シリコンを熱酸化して得た層間絶縁
膜、１５……電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上を覆う絶縁膜上に多結晶シリコ
ン膜を形成したのち、同多結晶シリコン膜上の所
定域に酸素不透膜を形成し、次いで酸化性雰囲気
中で高温の加熱処理を施し、前記多結晶シリコン
膜を選択的に酸化し、こののち前記酸素不透膜、
同膜の直下に酸化されることなく残存する前記多
結晶シリコン膜およびこの直下の前記絶縁膜を除
去してコンタクト窓を形成することを特徴とする
半導体装置の製造方法。 ２ 多結晶シリコン膜の選択酸化された部分で層
間絶縁膜が形成されることを特徴とする特許請求
の範囲第１項に記載の半導体装置の製造方法。 ３ 多結晶シリコン膜を選択酸化して形成した絶
縁膜上に配線層が形成され、同配線層の一部がコ
ンタクト窓内にまで延圧されていることを特徴と
する特許請求の範囲第１項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1608682A JPS58132950A (ja) | 1982-02-03 | 1982-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1608682A JPS58132950A (ja) | 1982-02-03 | 1982-02-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58132950A JPS58132950A (ja) | 1983-08-08 |
| JPH0379864B2 true JPH0379864B2 (ja) | 1991-12-20 |
Family
ID=11906722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1608682A Granted JPS58132950A (ja) | 1982-02-03 | 1982-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58132950A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204629A (ja) * | 1987-02-19 | 1988-08-24 | Sanyo Electric Co Ltd | 電極の形成方法 |
| JPS63217630A (ja) * | 1987-03-06 | 1988-09-09 | Sony Corp | 半導体装置の製造方法 |
| KR920004366B1 (ko) * | 1989-09-08 | 1992-06-04 | 현대전자산업 주식회사 | 반도체 장치의 자기 정렬 콘택 제조방법 |
| US5198386A (en) * | 1992-06-08 | 1993-03-30 | Micron Technology, Inc. | Method of making stacked capacitors for DRAM cell |
-
1982
- 1982-02-03 JP JP1608682A patent/JPS58132950A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58132950A (ja) | 1983-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082688B2 (ja) | 配線形成法 | |
| JP2932552B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPH0379864B2 (ja) | ||
| JPS6228591B2 (ja) | ||
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS603779B2 (ja) | 半導体装置の製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS5848940A (ja) | 半導体装置の製造方法 | |
| JPS61152043A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| JPH035656B2 (ja) | ||
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| KR0147429B1 (ko) | 반도체 소자의 소자분리층 형성방법 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JPH0578193B2 (ja) | ||
| JPH05868B2 (ja) | ||
| JPH0117256B2 (ja) | ||
| JPS6117144B2 (ja) |