KR920004366B1 - 반도체 장치의 자기 정렬 콘택 제조방법 - Google Patents

반도체 장치의 자기 정렬 콘택 제조방법 Download PDF

Info

Publication number
KR920004366B1
KR920004366B1 KR1019890012998A KR890012998A KR920004366B1 KR 920004366 B1 KR920004366 B1 KR 920004366B1 KR 1019890012998 A KR1019890012998 A KR 1019890012998A KR 890012998 A KR890012998 A KR 890012998A KR 920004366 B1 KR920004366 B1 KR 920004366B1
Authority
KR
South Korea
Prior art keywords
oxide film
polysilicon
gate electrode
exposed
region
Prior art date
Application number
KR1019890012998A
Other languages
English (en)
Other versions
KR910007103A (ko
Inventor
이대훈
정인술
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019890012998A priority Critical patent/KR920004366B1/ko
Priority to US07/578,563 priority patent/US5066604A/en
Priority to JP2238821A priority patent/JPH03183137A/ja
Publication of KR910007103A publication Critical patent/KR910007103A/ko
Application granted granted Critical
Publication of KR920004366B1 publication Critical patent/KR920004366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 장치의 자기 정렬 콘택 제조방법
제 1 도는 실리콘 기판에 LDD영역, 소자분리 산화막 및 게이트전극과 게이트 전극선을 형성한 단면도.
제 2 도는 게이트 전극 및 게이트 전극선 측벽에 산화막 스페이서를 형성한 상태의 단면도.
제 3 도는 게이트 전극 및 게이트 전극선 상부에 상화막을 형성한 상태의 단면도.
제 4 도는 폴리 실리콘 및 질화막을 형성하고 소정부분 감광물질의 형성한 상태의 단면도.
제 5 도는 노출된 질화막을 제거하고 상기 형성된 폴리 실리콘에 이온주입을 실시한 상태의 단면도.
제 6 도는 남아있는 강광물질을 제거하고 노출된 폴리 실리콘을 모두 열산화 공정에 의해 산화막을 형성한 상태의 단면도.
제 7 도는 상기 남아 있는 질화막 및 폴리 실리콘을 모두 제거한 상태의 단면도.
제 8 도는 노출된 콘택영역의 산화막을 제거한 상태의 단면도.
제 9 도는 콘택영역에 전도물질을 형성한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2A : LDD영역
2B : 소오스/드레인영역 3 : 게이트 산화막
4 : 소자분리 산화막 5 : 게이트 전극
5' : 게이트 전극선 6 : 산화막 스패이서
7 : 산화막 8 : 폴리 실리콘
9 : 질화막 10 : 감광물질
11 : 산화막 12 : 콘택영역
13 : 전도물질
본 발명은 고집적 반도체 장치의 자기 정렬 콘택(Self-Aligned Contact)제조방법에 관한 것으로, 폴리 실리콘의 선택적 불순물 도핑 및 선택적 산화막 성장방법을 이용하여 절연층의 두께는 두껍게하고, 콘택영역의 절연층의 두께는 최소화하여 반도체의 고집적화에 기여할 수 있는 반도체 장치의 자기 정렬 콘택 제조방법에 관한 것이다.
일반적으로 전도물질 사이를 콘택하기 위하여 소정의 전도물질의 형성한다음 그 상부에 절연물질의 형성하고, 그 일정 부분을 제거하기 위해 사진 식각공정을 실시한다. 즉, 절연물질 상부에 포토레지스트를 형성한 다음 자외선을 노광시키고, 노광된 영역 또는 비노광영역을 선택적으로 현상기술에 의해 제거하여 콘택영역을 형성한후, 하부의 노출된 절연물질의 식각공정에 의해 소정영역 제거한다. 다시 상기 포토레지스트를 모두 제거한후, 접속하고자 하는 전도물질의 침착하여 접속한다.
그러나, 종래의 이방법을 콘택과 주변전극선들과의 사긴 식각공정으로 인한 안전거리를 설정함으로써 반도체 소자의 고집적화에 장애요소가 되며, 절연층의 두께를 얇게 형성함으로써, 배선과 배선사이의 누설전류 및 기생용량이 발생되는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해소하고, 콘택공정을 용이하게 형성할 수 있는 반도체 장치의 자기 정렬 콘택 제조방법을 제공하는데 그 목적이 있다.
본 발명의 반도체 장치의 자기 정렬 콘택 제조방법에 의하면, 공지의 기술로 실리콘 기판(1)상에 소자분리 산화막(4), 소오스/드레인영역(2B), 게이트전극(5) 및 게이트 전극선(5'), 산화막 스패이서 (6) 및 게이트전극 게이트 전극(5 및 5')상부에 산화막(7)을 각각 순차적으로 형성한 상태에서, 상기 영역이 형성된 전체 표면에 폴리 실리콘(8) 및 질화막(9)을 일정두께로 각각 형성하는 단계와, 상지 질화막(9) 상부에 감광물질(10)을 일정 두께 도포한후 콘택영역이 될 부분만 남기고 나머지는 모두 제거하는 단계와, 상기 공정으로 노출된 질화막(9)을 제거한 다음, 불순물 이온주입 공정으로 노출된 폴리 실리콘(8)에 고농도 이온주입하는 단계와, 상기 잔존하는 감광물질(10)을 모두 제거한후 이온주입된 폴리 실리콘(8)을 열산화막 공정으로 완전히 산화시켜 산화막(11)을 성장시키는 단계와, 상기 남아 있는 질화막(9)을 완전히 제거한다음 상기 성장된 산화막(11)을 마스크를 사용하여 질화막(9)을 하부에 있던 폴리 실리콘(8)을 완전히 식각하는 단계와, 상기 공정에서 제거한 폴리 실리콘(8) 하부에 있는 산호막(7) 및 게이트 산화막(8)을 식각하여 콘택영역(12)을 형성하는 단계와, 상기 공정후 노출된 전영역에 전도물질(13)을 형성하여 콘택영역에 접속시키고 마스크 패턴 공정으로 상기 전도물질(13)의 소정부분만 남기고 제거하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면의 참고하여 상세히 설명하기로 한다.
제 1 도 내지 제 9 도는 본 발명에 의해 반도체 장치의 자기 정렬 콘택 제조방법에 관한 것이다.
제 1 도는 실리콘 기판(1)에 소정부분 소자분리 산화막(4)을 형성한후 노출된 실리콘 기판(1)상에 게이트 산화막(3)을 100-500Å정도 성장시킨다. 그후 전도물질을 전체적으로 1500-5000Å정도 형성한후 패턴공정으로 게이트 전극(5) 및 게이트 전극선(5')을 소정부분 형성시킨다. 다음 P형 또는 N형 불순물을 이온주입 공정에 의해 1×1017-1×1019cm3의 농도로 LDD영역(2A)을 형성한 상태의 단면도이다.
제 2 도는 전체적으로 산화막을 형성한후 비등방성 식각으로 상기 게이트 전극(5) 및 게이트 전극선(5')측면에 산화막 스페이서 (6)을 형성한다. 그후 P+ 또는 N+불순물의 이온주입하여 소오스/드레이영역(2B)을 실리콘 기판(1)에 형성한 상태의 단면도이다.
제 3 도는 상기의 공정으로 인해 게이트 전극(5) 및 게이트 전극선(5') 상부가 노출되었으므로, 후에 형성된 폴리 실리콘(8)에서 불순물이 침투되는 것을 방지하기 위하여 그 상부에 산화막(7)을 형성한 상태의 단면도이다.
제 4 도는 전체적으로 불순물이 도프되지 않는 폴리 실리콘(8)을 100 - 3000Å정도 침착한다음 그 상부에 질화막(9)을 소정두께로 각각 형성한다. 그후, 감광물질(10)을 전체적으로 도포한후, 다시 콘택영역 상부만 제외한 나머지 감광물질(10)을 제거한 상태의 단면도이다.
상기에서 불순물이 도포되지 않는 폴리 실리콘(8)대신에 불순물을 도핑시켜서 형성할 수도 있는데, 즉 POCI3개스를 700-1000 ℃에서 10분-100분 정도 주입시켜서 도핑시킬 수 있다. 또한 고체 도핑원으로 BN(Boron-Nitride), BSG(Boro-Silica-Glass), BPSG(Boro-Phospho-Silicate-Glass), PSG (Phospho-Silicate-Glass)등을 도프되지 않는 폴리 실리콘(8)상에 100-2000Å정도로 침착시킨 후, 700-1000℃ 온도에서 10-100분 정도 열확산시켜서 1×1018-5×1021cm3농도로 도핑하는 방법이다. 그리고, 상기 공정에서 불순물을 도핑시킬 경우 후공정에서는 변도로 불순물을 이온주입하지 않아도 된다.
제 5 도는 상기 공정에서 노출된 질화막(9)을 식각한다. 그후 공정으로, 상기 폴리 실리콘(8)의 산화막 성장을 증대시키고 질화막(9)으로 덮힌 끝부분에서 새부리 형상을 제어하기 쉽게 하기 위하여, 상기에서 언급한 불순물 도핑공정을 실시하지 않은 경우 고농도 B, BF 또는 P, As 불순물등을 노출된 폴리 실리콘(8)에 이온주입을 실시하여 1×1018-5×1021cm3정도의 농도로 이온주입항 상태의 단면도이다(여기에 또다른 공정방법으로 이온주입 공정은 질화막(9)을 식각히가 전에 실시할 수도 있다.
제 6 도는 상기 공정후에 잔존하는 감광물질(10)을 제거한다음, 노출된 폴리 실리콘(제 5 도의 8)을 열산화막 성장 공정방법으로 700℃-1000℃에서 10-120분정도 산화시키면, 폴리 실리콘 자체가 완전히 산화가 진행되며, 외부에도 산화막이 성장되어, 처음의 폴리 실리콘보다 두배 정도의 두께로 산화막(11)이 형성된 상태의 단면도이다.
여기에서 상기 폴리 실리콘(8)을 완전히 산화하지 않고 일정 두께만 산화시켜 공정을 진행할 수도 있다.
제 7 도는 상기 공정후에 잔존하는 질화막(9)을 식각하고 상기 공정에서 성장된 산화막(11)을 마스크로 사용하여 질화막(9) 하부의 폴리 실리콘(8)을 습식 또는 건식 식각으로 제거한다. 다음, 콘택영역(12)의 산화막(제 7 도의 7) 및 게이트 산화막(제 7 도의 3)을 제거한 단면도로써, 건식 또는 습식 식각에 의해 다른 부분의 산화막(11)보다 상대적으로 얇기 때문에 식각시간을 짧게 한다.
제 8 도는 상기 공정후에 전체적으로 전도물질(13)을 소정두께 형성하여 전도물질(13)을 마스크 패턴 공정으로 소정부분 남기고 제거한 상태의 단면도이다.
상기한 바와 같이 전도물질(13)이 자기정력된 콘택영역(12)에 접속됨으로써, 게이트 전극(5)와 는 절연시키기 위해 필요한 최소 두께로 형성할 수 있어서, 반도체의 고집적화에 기여할 수가 있다. 또한 게이트 전극선(5')에도 전도물질(13)을 동시에 접속할 수 있어서 추가 마스크 공정이 필요하지 않으므로 경제적 및 공정의 용이성 측면에도 장점이 있다. 더구나, 게이트 전극 상부에는 충분한 두께의 산화막이 형성되어 각배선들과의 기생축적 용량을 최소화할 수 있는 큰효과가 있다.

Claims (4)

  1. 실리콘 기판상에 소오스/드레인영역, 게이트전극 및 게이트전극선, 소자분리 산화막 등의 영역을 각각 형성시키고 상기 형성된 소정 영역상에 또 다른 전도물질을 형성하여 소정영역상에 접속에 대한 반도체 장치의 콘택 제조방법에 있어서, 공지의 기술로 실리콘 기판(1)상에 소자분리 산화막(4), 소오스/드레이영역(2B), 게이트전극(5) 및 게이트 전극선(5'), 산화막 스페이서 (6) 및 게이트전극 게이트 전극선(5 및 5') 상부에 산화막(7)을 각각 순차적으로 형성한 상태에서, 상기 영역이 형성된 전체 표면에 폴리 실리콘(8) 및 질화막(9)을 일정두께로 각각 형성하는 단계와, 상기 질화막(9) 상부에 감광물질(10)을 일정 두께 도포한 후 콘택영역이 될 부분만 남기고 나머지는 모두 제거하는 단계와, 상기 공정으로 노출된 질화막(9)을 제거한다. 음, 불순물 이온주입 공정으로 노출된 폴리 실리콘(8)에 고농도 이온주입하는 단계와, 상기 잔존하는 감광물질(10)을 모두 제거한후 이온주입된 폴리 실리콘(8)을 열산화막 공정으로 완전히 산화시켜 산화막(11)을 성장시키는 단계와, 상기 남아있는 질화막(9)을 완전히 제거한 다음 상기 성장된 산화말(11)을 장벽층으로 사용하여 질화막(9) 하부에 있던 폴리 실리콘(8)을 완전히 삭각하는 단계와, 상기 공정에서 제거한 폴리 실리콘(8) 하부에 있는 산화막(7) 및 게이트 산화막(3)을 식각하여 콘택영역(12)을 형성하는 단계와, 상기 공정후 노출된 전영역에 전도물질(13)을 형성하여 콘택영역에 접속시키고 마스크 패턴 공정으로 상기 전도물질(13)의 소정부분만 남기고 제거하는 단계로 이루어지는 것을 특정으로 하는 반도체 장치의 자기 정렬콘택 제조방법.
  2. 제 1 항에 있어서, 폴리 실리콘(8) 및 질화막(9)을 일정 두께로 각각 형성하는 단계에서, 폴리 실리콘(8)을 형성하고, 여기에 POCL3도핑 또는 고체 도핑원에 의해 도프시키는 것을 포함하는 것을 특징으로 하는 반도체 장치의 자기 정렬 콘택 제조방법.
  3. 제 1 항에 있어서, 노출된 폴리 실리콘(8)에 고농도 이온주입시키는 단계에서, 불순물이 농도가 1×1016cm3-5×1021cm3정도로 이온주입되는 것을 특징으로 하는 반도체 장치의 자기 정렬콘택 제조방법.
  4. 제 1 항에 있어서, 폴리 실리콘(8)을 열산화막 공정으로 완전히 산화시켜 산화막(11)을 성장시키는 단계에서, 상기 폴리 실리콘(8)을 일부만 산화시키는 것을 포함하는 것을 특징으로 하는 반도체 장치의 자기 정렬 콘택 제조방법.
KR1019890012998A 1989-09-08 1989-09-08 반도체 장치의 자기 정렬 콘택 제조방법 KR920004366B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890012998A KR920004366B1 (ko) 1989-09-08 1989-09-08 반도체 장치의 자기 정렬 콘택 제조방법
US07/578,563 US5066604A (en) 1989-09-08 1990-09-06 Method for manufacturing a semiconductor device utilizing a self-aligned contact process
JP2238821A JPH03183137A (ja) 1989-09-08 1990-09-08 自己整合コンタクト方法を利用した半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012998A KR920004366B1 (ko) 1989-09-08 1989-09-08 반도체 장치의 자기 정렬 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR910007103A KR910007103A (ko) 1991-04-30
KR920004366B1 true KR920004366B1 (ko) 1992-06-04

Family

ID=19289743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012998A KR920004366B1 (ko) 1989-09-08 1989-09-08 반도체 장치의 자기 정렬 콘택 제조방법

Country Status (3)

Country Link
US (1) US5066604A (ko)
JP (1) JPH03183137A (ko)
KR (1) KR920004366B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001402B1 (ko) * 1991-04-10 1994-02-21 삼성전자 주식회사 골드구조를 가지는 반도체소자의 제조방법
US5380675A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Method for making closely spaced stacked capacitors on DRAM chips
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5909622A (en) * 1996-10-01 1999-06-01 Advanced Micro Devices, Inc. Asymmetrical p-channel transistor formed by nitrided oxide and large tilt angle LDD implant
US5963809A (en) * 1997-06-26 1999-10-05 Advanced Micro Devices, Inc. Asymmetrical MOSFET with gate pattern after source/drain formation
US6355536B1 (en) 1998-06-08 2002-03-12 Micron Technology, Inc. Selective method to form roughened silicon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
JPS6043656B2 (ja) * 1979-06-06 1985-09-30 株式会社東芝 半導体装置の製造方法
JPS5613020A (en) * 1979-07-13 1981-02-07 Norio Owaki Purifying apparatus of polluted air
JPS56158455A (en) * 1981-01-12 1981-12-07 Nec Corp Semiconductor device
JPS58132950A (ja) * 1982-02-03 1983-08-08 Matsushita Electronics Corp 半導体装置の製造方法
JPS59161867A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体装置
JPS6037727A (ja) * 1983-08-10 1985-02-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60134445A (ja) * 1983-12-22 1985-07-17 Toshiba Corp 半導体装置の製造方法
JPS61207057A (ja) * 1985-03-11 1986-09-13 Sanyo Electric Co Ltd 半導体集積装置の製造方法
US4874716A (en) * 1986-04-01 1989-10-17 Texas Instrument Incorporated Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device

Also Published As

Publication number Publication date
KR910007103A (ko) 1991-04-30
US5066604A (en) 1991-11-19
JPH03183137A (ja) 1991-08-09

Similar Documents

Publication Publication Date Title
US4503601A (en) Oxide trench structure for polysilicon gates and interconnects
US5714393A (en) Diode-connected semiconductor device and method of manufacture
EP0258396B1 (en) Fabrication process for stacked mos devices
US4679299A (en) Formation of self-aligned stacked CMOS structures by lift-off
EP0369336A2 (en) Process for fabricating bipolar and CMOS transistors on a common substrate
US4494304A (en) Forming chan-stops by selectively implanting impurity ions through field-oxide layer during later stage of MOS-device fabrication
US5661048A (en) Method of making an insulated gate semiconductor device
KR19980054327A (ko) 반도체 소자 및 그 제조방법
KR920004366B1 (ko) 반도체 장치의 자기 정렬 콘택 제조방법
EP0046857B1 (en) Method of making a borderless diffusion contact structure
JPH077773B2 (ja) 半導体装置の製造方法
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR940003379B1 (ko) 반도체장치의 제조방법
KR940007467B1 (ko) 집적회로의 저용량 매몰층 제조방법
KR0179823B1 (ko) 반도체장치의 제조방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
JPH0640549B2 (ja) Ｍｏｓ半導体装置の製造方法
KR100281890B1 (ko) 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조
JPS61208271A (ja) Ｍｉｓ型半導体装置の製造方法
JPH09139382A (ja) 半導体装置の製造方法
KR0166507B1 (ko) 반도체 소자의 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR940001813B1 (ko) 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치
KR0186019B1 (ko) 트랜치 캐패시터 셀 공정방법
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 18

EXPY Expiration of term