JP2945023B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2945023B2 JP2945023B2 JP1055721A JP5572189A JP2945023B2 JP 2945023 B2 JP2945023 B2 JP 2945023B2 JP 1055721 A JP1055721 A JP 1055721A JP 5572189 A JP5572189 A JP 5572189A JP 2945023 B2 JP2945023 B2 JP 2945023B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- gate electrode
- thin film
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁性基体上にゲート電極を形成し、能動
層となる半導体薄膜を更にその上に形成する薄膜トラン
ジスタの製造方法に関するものである。
層となる半導体薄膜を更にその上に形成する薄膜トラン
ジスタの製造方法に関するものである。
〔発明の概要〕 本発明は、上記の様な薄膜トランジスタの製造方法に
おいて、多結晶シリコン層から成るゲート電極を覆う第
１の酸化膜をSiH4とO2との熱分解反応によるCVD法によ
って形成し、その後に酸化性雰囲気中の熱処理でゲート
電極を酸化して第１の酸化膜とゲート電極との間に第２
の酸化膜を形成することによって、ゲート電極とゲート
酸化膜との界面準位密度が小さく且つゲート酸化膜の絶
縁耐圧が高い薄膜トランジスタを下層の半導体装置の特
性に影響を与えることなく製造することができる様にし
たものである。
おいて、多結晶シリコン層から成るゲート電極を覆う第
１の酸化膜をSiH4とO2との熱分解反応によるCVD法によ
って形成し、その後に酸化性雰囲気中の熱処理でゲート
電極を酸化して第１の酸化膜とゲート電極との間に第２
の酸化膜を形成することによって、ゲート電極とゲート
酸化膜との界面準位密度が小さく且つゲート酸化膜の絶
縁耐圧が高い薄膜トランジスタを下層の半導体装置の特
性に影響を与えることなく製造することができる様にし
たものである。
薄膜トランジスタでは能動層となる半導体薄膜とゲー
ト電極との間にゲート酸化膜が形成されるが、ゲート電
極上に半導体薄膜を形成する構造では、ゲート酸化膜も
ゲート電極上に形成する。
ト電極との間にゲート酸化膜が形成されるが、ゲート電
極上に半導体薄膜を形成する構造では、ゲート酸化膜も
ゲート電極上に形成する。
このゲート酸化膜の形成方法としては、多結晶Si等か
ら成るゲート電極自体の表面を熱酸化する方法や、CVD
法によってSiO2膜を堆積させる方法等がある。
ら成るゲート電極自体の表面を熱酸化する方法や、CVD
法によってSiO2膜を堆積させる方法等がある。
なお、半導体薄膜上にゲート酸化膜を形成する構造の
薄膜トランジスタの製造方法は、特開昭60−164362号公
報等に開示されている。
薄膜トランジスタの製造方法は、特開昭60−164362号公
報等に開示されている。
ところが、熱酸化膜の成長には、結晶方位に対する依
存性がある。従って、単結晶のSi基板の表面ではなく多
結晶Siから成るゲート電極自体の表面を熱酸化すると、
多結晶Siの各結晶粒毎に膜厚がばらつく。このことは、
低温における酸化で特に顕著になる。
存性がある。従って、単結晶のSi基板の表面ではなく多
結晶Siから成るゲート電極自体の表面を熱酸化すると、
多結晶Siの各結晶粒毎に膜厚がばらつく。このことは、
低温における酸化で特に顕著になる。
従って、この様な方法では、膜厚のばらつきを考慮し
て厚めの酸化膜を形成する必要があり、酸化膜の形成に
長時間を要する。
て厚めの酸化膜を形成する必要があり、酸化膜の形成に
長時間を要する。
ところが、薄膜トランジスタの下層には他の半導体装
置が形成されている場合があるので、その半導体装置の
特性に影響を与えないためには、つまり不純物プロファ
イル等を変動させないためには、低温且つ短時間で酸化
膜を形成する必要がある。
置が形成されている場合があるので、その半導体装置の
特性に影響を与えないためには、つまり不純物プロファ
イル等を変動させないためには、低温且つ短時間で酸化
膜を形成する必要がある。
このため、ゲート電極自体の表面を熱酸化してゲート
酸化膜を形成する方法は、薄膜トランジスタの製造には
適していない。
酸化膜を形成する方法は、薄膜トランジスタの製造には
適していない。
これに対してCVD法では、膜厚の均一なSiO2膜を堆積
させることができる。しかしCVD法では、ゲート電極と
ゲート酸化膜とが異質なものの積層構造となり、これら
の界面準位密度が大きい。
させることができる。しかしCVD法では、ゲート電極と
ゲート酸化膜とが異質なものの積層構造となり、これら
の界面準位密度が大きい。
また、CVD法によって形成されたSiO2膜は、熱酸化に
よるSiO2膜程には稠密でない。更に、CVDは450℃程度と
いう比較的低温で行われるので、SiとＯとの結合が十分
でなく、熱酸化によるSiO2膜に比べて膜質が劣る。これ
らのため、CVD法によって形成されたSiO2膜は絶縁耐圧
が低い。
よるSiO2膜程には稠密でない。更に、CVDは450℃程度と
いう比較的低温で行われるので、SiとＯとの結合が十分
でなく、熱酸化によるSiO2膜に比べて膜質が劣る。これ
らのため、CVD法によって形成されたSiO2膜は絶縁耐圧
が低い。
本発明による薄膜トランジスタの製造方法は、多結晶
シリコン層から成るゲート電極13を絶縁性基体12上に形
成する工程と、前記ゲート電極13を覆う第１の酸化膜14
をSiH4とO2との熱分解反応によるCVD法によって形成す
る工程と、前記第１の酸化膜14の形成後に酸化性雰囲気
中の熱処理で前記ゲート電極13を酸化して前記第１の酸
化膜14と前記ゲート電極13との間に第２の酸化膜15を形
成する工程とを夫々具備している。
シリコン層から成るゲート電極13を絶縁性基体12上に形
成する工程と、前記ゲート電極13を覆う第１の酸化膜14
をSiH4とO2との熱分解反応によるCVD法によって形成す
る工程と、前記第１の酸化膜14の形成後に酸化性雰囲気
中の熱処理で前記ゲート電極13を酸化して前記第１の酸
化膜14と前記ゲート電極13との間に第２の酸化膜15を形
成する工程とを夫々具備している。
本発明による薄膜トランジスタの製造方法では、ゲー
ト電極13を覆う第１の酸化膜14をCVD法によって形成し
た後に、ゲート電極13を酸化して第１の酸化膜14とゲー
ト電極13との間に第２の酸化膜15を形成しているので、
第１及び第２の酸化膜14、15の全体がゲート酸化膜にな
るが、このゲート酸化膜とゲート電極13との界面にはゲ
ート電極13の熱酸化による第２の酸化膜15が形成され
る。
ト電極13を覆う第１の酸化膜14をCVD法によって形成し
た後に、ゲート電極13を酸化して第１の酸化膜14とゲー
ト電極13との間に第２の酸化膜15を形成しているので、
第１及び第２の酸化膜14、15の全体がゲート酸化膜にな
るが、このゲート酸化膜とゲート電極13との界面にはゲ
ート電極13の熱酸化による第２の酸化膜15が形成され
る。
また、CVD法によって第１の酸化膜14を形成した後
に、第２の酸化膜15を形成するための熱処理を行ってい
るので、第１の酸化膜14の稠密化及び膜質改善が行われ
る。
に、第２の酸化膜15を形成するための熱処理を行ってい
るので、第１の酸化膜14の稠密化及び膜質改善が行われ
る。
また、第１及び第２の酸化膜14、15の全体がゲート酸
化膜となり、しかも、第１の酸化膜14を形成するための
CVD法の温度が450℃程度であるので、ゲート酸化膜を全
体として低温且つ短時間で形成することができる。
化膜となり、しかも、第１の酸化膜14を形成するための
CVD法の温度が450℃程度であるので、ゲート酸化膜を全
体として低温且つ短時間で形成することができる。
以下、本発明の一実施例を第１図を参照しながら説明
する。
する。
本実施例では、第1A図に示す様に、Si基板11上にSiO2
膜12を形成し、更にこのSiO2膜12上にゲート電極となる
多結晶Si層13をパターニングする。
膜12を形成し、更にこのSiO2膜12上にゲート電極となる
多結晶Si層13をパターニングする。
次に、450℃程度の温度で、例えばSiH4とO2との熱分
解反応を起こさせて、第1B図に示す様に、多結晶Si層13
を覆う厚さ150Å程度のSiO2膜14を堆積させる。
解反応を起こさせて、第1B図に示す様に、多結晶Si層13
を覆う厚さ150Å程度のSiO2膜14を堆積させる。
この堆積させただけのSiO2膜14は、ゲート酸化膜とし
て使用するには、上述の様に界面準位密度や絶縁耐圧等
の点で劣っている。
て使用するには、上述の様に界面準位密度や絶縁耐圧等
の点で劣っている。
このため、次に、乾燥酸素雰囲気中で850℃程度の熱
処理を行う。この結果、酸素はSiO2膜14を透過して多結
晶Si層13を酸化し、第1C図に示す様に、多結晶Si層13と
CVDによるSiO2膜14との間に熱酸化によるSiO2膜15が形
成される。
処理を行う。この結果、酸素はSiO2膜14を透過して多結
晶Si層13を酸化し、第1C図に示す様に、多結晶Si層13と
CVDによるSiO2膜14との間に熱酸化によるSiO2膜15が形
成される。
本実施例では、SiO2膜15の厚さが50Å程度になってSi
O2膜14、15の合計の厚さが200Å程度になるまで、上記
の熱処理を行う。
O2膜14、15の合計の厚さが200Å程度になるまで、上記
の熱処理を行う。
この熱処理を行うと、SiO2膜15が形成されるのみなら
ず、SiO2膜14が稠密化し、更にSiO2膜14のSiとＯとが十
分に結合してこのSiO2膜14の膜質が改善される。
ず、SiO2膜14が稠密化し、更にSiO2膜14のSiとＯとが十
分に結合してこのSiO2膜14の膜質が改善される。
しかも、SiO2膜14はCVD法で形成するので熱酸化に比
べて低温でよく、形成に時間を要する熱酸化膜はSiO2膜
15のみであるので、SiO2膜14、15は全体として低温且つ
短時間で形成することができる。
べて低温でよく、形成に時間を要する熱酸化膜はSiO2膜
15のみであるので、SiO2膜14、15は全体として低温且つ
短時間で形成することができる。
上記の熱処理が終了すると、能動層となる多結晶Si薄
膜（図示せず）をSiO2膜14上の全面に形成し、この多結
晶Si薄膜を所定の形状にパターニングし、更にこの多結
晶Si薄膜中へ不純物をドーピングしてソース・ドレイン
領域を形成する。
膜（図示せず）をSiO2膜14上の全面に形成し、この多結
晶Si薄膜を所定の形状にパターニングし、更にこの多結
晶Si薄膜中へ不純物をドーピングしてソース・ドレイン
領域を形成する。
その後は、通常のLSIプロセスと同様に層間絶縁膜やA
l配線等を形成する。以上の説明から明らかな様に、本
実施例は特別なプロセスを必要とせず一般的なプロセス
の組合せで行うことができる。
l配線等を形成する。以上の説明から明らかな様に、本
実施例は特別なプロセスを必要とせず一般的なプロセス
の組合せで行うことができる。
本発明による薄膜トランジスタの製造方法では、第１
及び第２の酸化膜の全体がゲート酸化膜になるが、この
ゲート酸化膜とゲート電極との界面にはゲート電極の熱
酸化による第２の酸化膜が形成されるので、ゲート電極
とゲート酸化膜との界面準位密度が小さい薄膜トランジ
スタを製造することができる。
及び第２の酸化膜の全体がゲート酸化膜になるが、この
ゲート酸化膜とゲート電極との界面にはゲート電極の熱
酸化による第２の酸化膜が形成されるので、ゲート電極
とゲート酸化膜との界面準位密度が小さい薄膜トランジ
スタを製造することができる。
また、CVD法によって形成した第１の酸化膜の稠密化
及び膜質改善が行われるので、ゲート酸化膜の絶縁耐圧
が高い薄膜トランジスタを製造することができる。
及び膜質改善が行われるので、ゲート酸化膜の絶縁耐圧
が高い薄膜トランジスタを製造することができる。
また、ゲート酸化膜を全体として低温且つ短時間で形
成することができるので、下層の半導体装置の特性に影
響を与えることなく薄膜トランジスタを製造することが
できる。
成することができるので、下層の半導体装置の特性に影
響を与えることなく薄膜トランジスタを製造することが
できる。
第１図は本発明の一実施例を順次に示す側断面図であ
り、そのうち第1C図は拡大側断面図である。 なお図面に用いた符号において、 12……SiO2膜 13……多結晶Si層 14,15……SiO2膜 である。
り、そのうち第1C図は拡大側断面図である。 なお図面に用いた符号において、 12……SiO2膜 13……多結晶Si層 14,15……SiO2膜 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−263437（ＪＰ，Ａ) 特開 昭58−115862（ＪＰ，Ａ) 特開 昭62−216370（ＪＰ，Ａ) 特開 昭57−104172（ＪＰ，Ａ) 「電子材料シリーズＶＬＳＩの薄膜技 術」昭和61年９月30日 丸善発行 ｐｐ 85〜87 「薄膜ハンドブック」（昭和58年12月 10日 オーム社発行 ｐｐ214〜216)
Claims (1)
- 【請求項１】多結晶シリコン層から成るゲート電極を絶
縁性基体上に形成する工程と、 前記ゲート電極を覆う第１の酸化膜をSiH4とO2との熱分
解反応によるCVD法によって形成する工程と、 前記第１の酸化膜の形成後に酸化性雰囲気中の熱処理で
前記ゲート電極を酸化して前記第１の酸化膜と前記ゲー
ト電極との間に第２の酸化膜を形成する工程とを夫々具
備する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055721A JP2945023B2 (ja) | 1989-03-08 | 1989-03-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055721A JP2945023B2 (ja) | 1989-03-08 | 1989-03-08 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02234472A JPH02234472A (ja) | 1990-09-17 |
| JP2945023B2 true JP2945023B2 (ja) | 1999-09-06 |
Family
ID=13006730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055721A Expired - Fee Related JP2945023B2 (ja) | 1989-03-08 | 1989-03-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2945023B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4704629B2 (ja) * | 2001-09-07 | 2011-06-15 | 株式会社リコー | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263437A (ja) * | 1984-06-12 | 1985-12-26 | Ise Electronics Corp | 薄膜トランジスタの製造方法 |
-
1989
- 1989-03-08 JP JP1055721A patent/JP2945023B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 「薄膜ハンドブック」（昭和５８年１２月１０日 オーム社発行 ｐｐ２１４〜２１６） |
| 「電子材料シリーズＶＬＳＩの薄膜技術」昭和６１年９月３０日 丸善発行 ｐｐ８５〜８７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02234472A (ja) | 1990-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| JP3383632B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| JP2666293B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JPS63174348A (ja) | 積層構造半導体装置 | |
| JPH0230186B2 (ja) | ||
| JPH0379864B2 (ja) | ||
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH07245409A (ja) | 半導体装置 | |
| JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
| JP2867467B2 (ja) | 半導体装置の製造方法 | |
| JPH11307649A (ja) | 半導体装置の製造方法 | |
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPH05109651A (ja) | 半導体素子およびその製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS61148865A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |