JPH0746698B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0746698B2 JPH0746698B2 JP60109355A JP10935585A JPH0746698B2 JP H0746698 B2 JPH0746698 B2 JP H0746698B2 JP 60109355 A JP60109355 A JP 60109355A JP 10935585 A JP10935585 A JP 10935585A JP H0746698 B2 JPH0746698 B2 JP H0746698B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- heat treatment
- porous
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の配線間絶縁膜の製造方法に関
するものであり、さらに詳しくは、浮遊容量が小さく絶
縁耐圧の大きな配線間絶縁膜の製造方法に関するもので
ある。
するものであり、さらに詳しくは、浮遊容量が小さく絶
縁耐圧の大きな配線間絶縁膜の製造方法に関するもので
ある。
第９図は従来における配線間絶縁膜の１例を示す断面図
である。１はｐ型シリコン基板、２は埋置された酸化シ
リコン層、３はゲート酸化膜、４は多結晶シリコンゲー
ト、５はソース，ドレインとして作用するn+拡散層、６
はCVD法による酸化シリコン膜、７はモリブデン配線
層、8,9は配線間絶縁膜として作用する酸化シリコン
膜、10,11はモリブデン配線層である。酸化シリコン膜
8,9に要求される条件は、電気的な絶縁性がすぐれてい
ることと配線間の浮遊容量ができるだけ小さいことであ
る。このため、禁制帯幅が大きく（約8eV），比誘電率
の小さな（約3.9）酸化シリコン膜が広く使われてい
る。
である。１はｐ型シリコン基板、２は埋置された酸化シ
リコン層、３はゲート酸化膜、４は多結晶シリコンゲー
ト、５はソース，ドレインとして作用するn+拡散層、６
はCVD法による酸化シリコン膜、７はモリブデン配線
層、8,9は配線間絶縁膜として作用する酸化シリコン
膜、10,11はモリブデン配線層である。酸化シリコン膜
8,9に要求される条件は、電気的な絶縁性がすぐれてい
ることと配線間の浮遊容量ができるだけ小さいことであ
る。このため、禁制帯幅が大きく（約8eV），比誘電率
の小さな（約3.9）酸化シリコン膜が広く使われてい
る。
しかしながら、半導体集積回路の微細化，高集化に伴
い、配線間浮遊容量のより小さな絶縁膜の要求が強まり
つつある。配線間の浮遊容量は信号伝達の遅延を招くた
め、素子の高速化に大きな障害となる。特に近年微細化
が進み、横方向の配線間の寸法が１μｍ程度まで小さく
なると、従来の縦方向の浮遊容量（第９図中C1で示す）
だけでなく、横方向の浮遊容量（第９図中C2で示す）も
大きな問題となりつつある。こうした状況の中で、比誘
電率がより小さく，絶縁性のよりすぐれた絶縁膜の開発
が強く望まれていた。
い、配線間浮遊容量のより小さな絶縁膜の要求が強まり
つつある。配線間の浮遊容量は信号伝達の遅延を招くた
め、素子の高速化に大きな障害となる。特に近年微細化
が進み、横方向の配線間の寸法が１μｍ程度まで小さく
なると、従来の縦方向の浮遊容量（第９図中C1で示す）
だけでなく、横方向の浮遊容量（第９図中C2で示す）も
大きな問題となりつつある。こうした状況の中で、比誘
電率がより小さく，絶縁性のよりすぐれた絶縁膜の開発
が強く望まれていた。
このような問題点を解決するために本発明は、半導体装
置の製造方法において、リン，ヒ素あるいはほう素を含
む酸化シリコン膜を形成する工程と、水素ガス雰囲気中
にて熱処理を行う工程とを設けるようにしたものであ
る。
置の製造方法において、リン，ヒ素あるいはほう素を含
む酸化シリコン膜を形成する工程と、水素ガス雰囲気中
にて熱処理を行う工程とを設けるようにしたものであ
る。
本発明においては、多孔質の絶縁膜により、比誘電率が
小さく絶縁耐圧の大きな配線間絶縁膜を得ることができ
る。
小さく絶縁耐圧の大きな配線間絶縁膜を得ることができ
る。
第１図は本発明の一実施例に係わる半導体装置を示す断
面図である。第１図において、12,13は多孔質の酸化シ
リコン膜である。第１図において第９図と同一部分又は
相当部分には同一符号が付してある。この多孔質の酸化
シリコン膜12,13の比誘電率は、通常の酸化シリコン膜
の比誘電率3.9よりずっと小さな値、たとえば、1.3〜３
である。従って配線間絶縁膜としてこの多孔質の酸化シ
リコン膜12,13を用いると、通常の酸化シリコン膜を用
いた場合に比べ、配線間の浮遊容量が約20％〜70％減少
する。これにより半導体集積回路の伝播遅延時間が大幅
に短縮できる。また多孔質の酸化シリコン膜12,13の孔
の部分は中空（気体）であり、孔の部分の絶縁耐圧は通
常の酸化シリコン膜の絶縁耐圧より大きいため、全体と
して多孔質酸化シリコン膜の絶縁耐圧も大きくなる。孔
の部分の絶縁耐圧が大きいのは次の理由による。配線用
誘電体のモリブデンのフェルミ準位と真空準位との間の
障壁高さは約4.7eVであり、この値は、モリブデンのフ
ェルミ準位と通常の酸化シリコン膜の伝導帯端との間の
障壁高さ約3.7eVと比べ約30％も高い。なお、この理由
においては、真空準位について述べたが、空気準位の場
合も殆んど同じである。
面図である。第１図において、12,13は多孔質の酸化シ
リコン膜である。第１図において第９図と同一部分又は
相当部分には同一符号が付してある。この多孔質の酸化
シリコン膜12,13の比誘電率は、通常の酸化シリコン膜
の比誘電率3.9よりずっと小さな値、たとえば、1.3〜３
である。従って配線間絶縁膜としてこの多孔質の酸化シ
リコン膜12,13を用いると、通常の酸化シリコン膜を用
いた場合に比べ、配線間の浮遊容量が約20％〜70％減少
する。これにより半導体集積回路の伝播遅延時間が大幅
に短縮できる。また多孔質の酸化シリコン膜12,13の孔
の部分は中空（気体）であり、孔の部分の絶縁耐圧は通
常の酸化シリコン膜の絶縁耐圧より大きいため、全体と
して多孔質酸化シリコン膜の絶縁耐圧も大きくなる。孔
の部分の絶縁耐圧が大きいのは次の理由による。配線用
誘電体のモリブデンのフェルミ準位と真空準位との間の
障壁高さは約4.7eVであり、この値は、モリブデンのフ
ェルミ準位と通常の酸化シリコン膜の伝導帯端との間の
障壁高さ約3.7eVと比べ約30％も高い。なお、この理由
においては、真空準位について述べたが、空気準位の場
合も殆んど同じである。
次に多孔質の酸化シリコンの構造の一例とその製造方法
について述べる。第２図は多孔質の酸化シリコン膜の一
例を示すへきかい後の断面写真である。この写真は米国
電気化学学会誌（H.Takeuchi and J.Murota,J.Electroc
hem.Soc.,127,p.752）に掲載された写真である。第２図
中、21はシリコン基板、22は通常の酸化シリコン膜、23
は多孔質の酸化シリコン膜である。この例では、直径0.
1μｍ〜0.5μｍの孔が数多く見られる。多孔質の酸化シ
リコン膜23の比誘電率は約1.4であり、通常の酸化シリ
コン膜の比誘電率3.9と比べ1/3近くまで小さくなってい
る。これは、前述したようなしきい値向上の効果の他
に、Al配線とシリコン基板間の浮遊容量が1/3近くまで
小さくなるという利点もある。
について述べる。第２図は多孔質の酸化シリコン膜の一
例を示すへきかい後の断面写真である。この写真は米国
電気化学学会誌（H.Takeuchi and J.Murota,J.Electroc
hem.Soc.,127,p.752）に掲載された写真である。第２図
中、21はシリコン基板、22は通常の酸化シリコン膜、23
は多孔質の酸化シリコン膜である。この例では、直径0.
1μｍ〜0.5μｍの孔が数多く見られる。多孔質の酸化シ
リコン膜23の比誘電率は約1.4であり、通常の酸化シリ
コン膜の比誘電率3.9と比べ1/3近くまで小さくなってい
る。これは、前述したようなしきい値向上の効果の他
に、Al配線とシリコン基板間の浮遊容量が1/3近くまで
小さくなるという利点もある。
次に、この発明の一実施例である多孔質の酸化シリコン
膜の製造方法について述べる。まずリンを含む酸化シリ
コン膜を形成した後、水素雰囲気中で熱処理を行うと、
第２図に示すような多孔質酸化シリコン膜が得られる。
多孔質化する前の酸化シリコン膜中のリン濃度7Wt.％以
上が望ましい。このリン濃度の高い酸化シリコン膜は、
リン濃度の高いことを強調する場合には、PSG（Phospho
Silicate Glass）と呼ばれることもある。
膜の製造方法について述べる。まずリンを含む酸化シリ
コン膜を形成した後、水素雰囲気中で熱処理を行うと、
第２図に示すような多孔質酸化シリコン膜が得られる。
多孔質化する前の酸化シリコン膜中のリン濃度7Wt.％以
上が望ましい。このリン濃度の高い酸化シリコン膜は、
リン濃度の高いことを強調する場合には、PSG（Phospho
Silicate Glass）と呼ばれることもある。
第３図は熱処理の効果を示し、横軸は熱処理温度，縦軸
はリンを含む酸化シリコン膜の膜厚を示す。このデータ
は、リン濃度9Wt.％の酸化シリコン膜を0.63μｍ形成し
た後、水素雰囲気（図中白丸○で示す）あるいは窒素雰
囲気（図中黒丸●で示す）で20分の熱処理を施した場合
の膜厚を示す。水素雰囲気中で1000℃以上の熱処理を行
うと、急激な膜厚増加が認められる。この膜厚増加はリ
ンを含む酸化シリコン膜の多孔質化によって達成されて
いる。同図の特性曲線24より、0.63μｍ厚の酸化シリコ
ン膜が実に2.4倍の1.52μｍ厚にまで厚くなっているこ
とがわかる。この多孔質の酸化シリコン膜は、第２図か
らもわかるように、多孔質の部分は内部（バルク中）に
集中し、表面層は多孔質の孔の影響がほとんど現れてい
なく滑らかであり凹凸がないことがわかる。従って、こ
の酸化シリコン膜は、その上にAl配線層を形成するのに
都合がよい。
はリンを含む酸化シリコン膜の膜厚を示す。このデータ
は、リン濃度9Wt.％の酸化シリコン膜を0.63μｍ形成し
た後、水素雰囲気（図中白丸○で示す）あるいは窒素雰
囲気（図中黒丸●で示す）で20分の熱処理を施した場合
の膜厚を示す。水素雰囲気中で1000℃以上の熱処理を行
うと、急激な膜厚増加が認められる。この膜厚増加はリ
ンを含む酸化シリコン膜の多孔質化によって達成されて
いる。同図の特性曲線24より、0.63μｍ厚の酸化シリコ
ン膜が実に2.4倍の1.52μｍ厚にまで厚くなっているこ
とがわかる。この多孔質の酸化シリコン膜は、第２図か
らもわかるように、多孔質の部分は内部（バルク中）に
集中し、表面層は多孔質の孔の影響がほとんど現れてい
なく滑らかであり凹凸がないことがわかる。従って、こ
の酸化シリコン膜は、その上にAl配線層を形成するのに
都合がよい。
リンを含む酸化シリコン膜に一旦水素雰囲気中で熱処理
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第４図の特性曲線25である。リンを含む0.
55μｍ厚の酸化シリコン膜（リン濃度9.5Wt.％）に900
℃のH2中熱処理を施したものを出発試料とする。この試
料に対し900℃〜1100℃の窒素中熱処理を行うと、膜厚
増加が認められる。1100℃の膜厚は1.75μｍであり、0.
55μｍに比べ実に3.2倍にまで増加している。参考とし
て、900℃で窒素中熱処理を施したものを出発材料とし
た場合を示したのが第４図の特性曲線26である。この場
合は1100℃の窒素中熱処理でも膜厚増加はみられない。
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第４図の特性曲線25である。リンを含む0.
55μｍ厚の酸化シリコン膜（リン濃度9.5Wt.％）に900
℃のH2中熱処理を施したものを出発試料とする。この試
料に対し900℃〜1100℃の窒素中熱処理を行うと、膜厚
増加が認められる。1100℃の膜厚は1.75μｍであり、0.
55μｍに比べ実に3.2倍にまで増加している。参考とし
て、900℃で窒素中熱処理を施したものを出発材料とし
た場合を示したのが第４図の特性曲線26である。この場
合は1100℃の窒素中熱処理でも膜厚増加はみられない。
なお、多孔質の酸化シリコン膜に対し窒素雰囲気中の熱
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化雰囲気中で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔が失われる。酸化雰
囲気中での膜厚の減少については後述する製造工程にお
いて注意を要する。すなわち、多孔質の酸化シリコン膜
の表面を露出したまま酸化雰囲気中で熱処理をすること
は避けることである。どうしても酸化雰囲気中で熱処理
をしたい場合には、多孔質の酸化シリコン膜の表面を他
の材料、たとえば、窒化シリコン膜で被覆することが望
ましい。
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化雰囲気中で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔が失われる。酸化雰
囲気中での膜厚の減少については後述する製造工程にお
いて注意を要する。すなわち、多孔質の酸化シリコン膜
の表面を露出したまま酸化雰囲気中で熱処理をすること
は避けることである。どうしても酸化雰囲気中で熱処理
をしたい場合には、多孔質の酸化シリコン膜の表面を他
の材料、たとえば、窒化シリコン膜で被覆することが望
ましい。
第５図の特性曲線27,28は、多孔質の酸化シリコン膜に
ついて、孔の平均半径ｒと単位面積あたりの個数Nvが熱
処理時間とともにどのように変化するかを示すものであ
る。この場合条件として、窒素雰囲気は950℃であり、
また多孔質の酸化シリコン膜は900℃のH2雰囲気中で240
分の前処理を行ったものであり、その膜厚は0.55μｍで
ある。特性曲線27により、N2雰囲気中での熱処理時間の
増加とともに孔の平均半径ｒは増加しやがて飽和するこ
とがわかる。また特性曲線28により、単位面積あたりの
個数Nvは、孔の平均半径ｒとは逆に、N2雰囲気中での熱
処理時間の増加とともに減少しやがて一定値に収束する
ことがわかる。
ついて、孔の平均半径ｒと単位面積あたりの個数Nvが熱
処理時間とともにどのように変化するかを示すものであ
る。この場合条件として、窒素雰囲気は950℃であり、
また多孔質の酸化シリコン膜は900℃のH2雰囲気中で240
分の前処理を行ったものであり、その膜厚は0.55μｍで
ある。特性曲線27により、N2雰囲気中での熱処理時間の
増加とともに孔の平均半径ｒは増加しやがて飽和するこ
とがわかる。また特性曲線28により、単位面積あたりの
個数Nvは、孔の平均半径ｒとは逆に、N2雰囲気中での熱
処理時間の増加とともに減少しやがて一定値に収束する
ことがわかる。
第６図は第１図に示す半導体装置の製造工程の一例であ
る。第６図（ａ）において、１はｐ型シリコン基板、２
は素子間分離用の厚い埋置酸化シリコン層、３はゲート
酸化膜として作用する薄い酸化シリコン膜、４はゲート
電極として作用する多結晶シリコン層、５はソース、ド
レインとして作用するn+拡散層、６はCVD法による酸化
シリコン膜、７はモリブデン配線層である。
る。第６図（ａ）において、１はｐ型シリコン基板、２
は素子間分離用の厚い埋置酸化シリコン層、３はゲート
酸化膜として作用する薄い酸化シリコン膜、４はゲート
電極として作用する多結晶シリコン層、５はソース、ド
レインとして作用するn+拡散層、６はCVD法による酸化
シリコン膜、７はモリブデン配線層である。
酸化シリコン膜6,モリブデン配線層７の上にリン濃度9W
t.％の酸化シリコン膜14を0.3μｍ形成すると、第６図
（ｂ）の断面構造のものが得られる。
t.％の酸化シリコン膜14を0.3μｍ形成すると、第６図
（ｂ）の断面構造のものが得られる。
次いで水素雰囲気中で1050℃,20分の熱処理を行うと、
第６図（ｃ）に示すように、酸化シリコン膜14の体積が
膨張し、0.7μｍ厚の多孔質酸化シリコン膜12に変質す
る。
第６図（ｃ）に示すように、酸化シリコン膜14の体積が
膨張し、0.7μｍ厚の多孔質酸化シリコン膜12に変質す
る。
次いでスパッタ法にてモリブデン配線層10を区域的に形
成すると、第６図（ｄ）の構造を得る。
成すると、第６図（ｄ）の構造を得る。
次いでリン濃度10Wt.％の酸化シリコン膜15を0.3μｍ形
成すると、第６図（ｅ）の構造が得られる。
成すると、第６図（ｅ）の構造が得られる。
次いで水素雰囲気中で1000℃,20分の熱処理を行うと、
第６図（ｆ）に示すように、酸化シリコン膜15の体積が
膨張し、0.7μｍ厚さの多孔質酸化シリコン膜13に変質
する。この熱処理の際、多孔質の酸化シリコン膜12はも
うあまり膨張しない。
第６図（ｆ）に示すように、酸化シリコン膜15の体積が
膨張し、0.7μｍ厚さの多孔質酸化シリコン膜13に変質
する。この熱処理の際、多孔質の酸化シリコン膜12はも
うあまり膨張しない。
次いでスパッタ法にてモリブデン配線層11を区域的に形
成すると、第６図（ｇ）に示す構造を得る。
成すると、第６図（ｇ）に示す構造を得る。
次に第３図，第４図に示す酸化シリコン膜の熱処理によ
る膨張現像を利用する配線層の平坦化方法を提案する。
第７図はこの平坦化方法の概念を示す模式的な断面図で
ある。第７図（ａ）において、31はモリブデン配線層、
32はリン濃度9Wt.％の酸化シリコン膜である。この構造
に対し水素雰囲気中での熱処理を施すと、第７図（ｂ）
に示すように、露出した酸化シリコン膜の領域が膨張
し、多孔質の酸化シリコン膜33が生成する。この熱処理
の温度あるいは時間を制御することにより、多孔質酸化
シリコン膜33の上面とモリブデン配線層31の上面との間
の段差を無視できる程度まで小さくすることができる。
このようにして平坦化された構造の上に新たに配線層34
を設けるのは、第７図（ｃ）に示すように容易である。
る膨張現像を利用する配線層の平坦化方法を提案する。
第７図はこの平坦化方法の概念を示す模式的な断面図で
ある。第７図（ａ）において、31はモリブデン配線層、
32はリン濃度9Wt.％の酸化シリコン膜である。この構造
に対し水素雰囲気中での熱処理を施すと、第７図（ｂ）
に示すように、露出した酸化シリコン膜の領域が膨張
し、多孔質の酸化シリコン膜33が生成する。この熱処理
の温度あるいは時間を制御することにより、多孔質酸化
シリコン膜33の上面とモリブデン配線層31の上面との間
の段差を無視できる程度まで小さくすることができる。
このようにして平坦化された構造の上に新たに配線層34
を設けるのは、第７図（ｃ）に示すように容易である。
この平坦化方法を実際の素子製造工程に適用した例を第
８図を用いて説明する。第８図（ａ）において、31aは
モリブデン配線層、32aはリン濃度9Wt.％の酸化シリコ
ン膜である。第８図（ａ）において第６図（ａ）と同一
部分又は相当部分には同一符号が付してある。この構造
に対し水素雰囲気中にて熱処理を施すと、第８図（ｂ）
に示すように、酸化シリコン膜32aの露出している領域
が膨張し、多孔質の酸化シリコン膜33aに変質する。そ
の結果、多孔質の酸化シリコン膜33aの表面とモリブデ
ン配線層31aの表面との間の段差が極めて小さくなる。
従って、その上に新たにモリブデン配線層34aを形成す
るのは容易であり、形成により第８図（ｃ）の構造を得
る。この構造においても、多孔質化した部分の酸化シリ
コン膜の比誘電率は、通常の酸化シリコン膜のそれより
ずっと小さな値であるため、全体としての配線間の浮遊
容量は従来より小さくなる。これは、信号の伝播遅延時
間を短縮し、その結果、素子の高速化に寄与する。
８図を用いて説明する。第８図（ａ）において、31aは
モリブデン配線層、32aはリン濃度9Wt.％の酸化シリコ
ン膜である。第８図（ａ）において第６図（ａ）と同一
部分又は相当部分には同一符号が付してある。この構造
に対し水素雰囲気中にて熱処理を施すと、第８図（ｂ）
に示すように、酸化シリコン膜32aの露出している領域
が膨張し、多孔質の酸化シリコン膜33aに変質する。そ
の結果、多孔質の酸化シリコン膜33aの表面とモリブデ
ン配線層31aの表面との間の段差が極めて小さくなる。
従って、その上に新たにモリブデン配線層34aを形成す
るのは容易であり、形成により第８図（ｃ）の構造を得
る。この構造においても、多孔質化した部分の酸化シリ
コン膜の比誘電率は、通常の酸化シリコン膜のそれより
ずっと小さな値であるため、全体としての配線間の浮遊
容量は従来より小さくなる。これは、信号の伝播遅延時
間を短縮し、その結果、素子の高速化に寄与する。
以上の説明においてはｎチャネルMOSトランジスタの集
積回路の例について述べたが、ｐチャネルMOSトランジ
スタの集積回路の場合でも本発明は有効であり、さら
に、両者を併せもつCMOSトランジスタの集積回路でも有
効であることは言うまでもない。
積回路の例について述べたが、ｐチャネルMOSトランジ
スタの集積回路の場合でも本発明は有効であり、さら
に、両者を併せもつCMOSトランジスタの集積回路でも有
効であることは言うまでもない。
また製造方法において、多孔質の酸化シリコン膜を形成
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素，ほう素，ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素，ほう素，ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
また配線用の導電体としてモリブデンを用いて説明した
が、他の導電体、たとえば、タングステン，多結晶シリ
コン，チタンあるいは白金シリサイド・チタンシリサイ
ド・モリブデンシリサイド等の金属シリサイドなども使
用できることも勿論である。
が、他の導電体、たとえば、タングステン，多結晶シリ
コン，チタンあるいは白金シリサイド・チタンシリサイ
ド・モリブデンシリサイド等の金属シリサイドなども使
用できることも勿論である。
以上説明したように本発明は、半導体装置の製造方法に
おいて、リン，ヒ素あるいはほう素を含む酸化シリコン
膜を形成する工程と水素ガス雰囲気中にて熱処理を行う
工程とを設けることにより、浮遊容量の小さな配線間絶
縁膜を実現することができるので、半導体集積回路の動
作速度の大幅な向上が達成できるという効果がある。ま
た、絶縁耐圧が高い配線間絶縁膜を実現できるので、半
導体集積回路の信頼性が向上するという利点がある。
おいて、リン，ヒ素あるいはほう素を含む酸化シリコン
膜を形成する工程と水素ガス雰囲気中にて熱処理を行う
工程とを設けることにより、浮遊容量の小さな配線間絶
縁膜を実現することができるので、半導体集積回路の動
作速度の大幅な向上が達成できるという効果がある。ま
た、絶縁耐圧が高い配線間絶縁膜を実現できるので、半
導体集積回路の信頼性が向上するという利点がある。
第１図は本発明の一実施例に係わる半導体装置を示す断
面図、第２図は多孔質の酸化シリコン膜の一例を示すへ
きかい後の断面写真、第３図はリンを含む酸化シリコン
膜の膜厚に及ぼす熱処理温度の効果を示すグラフ、第４
図は水素あるいは窒素の雰囲気中で熱処理を施したリン
を含む酸化シリコン膜についての窒素中での熱処理温度
依存性を示すグラフ、第５図は孔の半径，孔の単位面積
あたりの個数に及ぼす熱処理時間の効果を示すグラフ、
第６図は本発明に係わる半導体装置の製造方法の一実施
例を示す断面図、第７図は平坦化の方法を示す模式的な
断面図、第８図はこの平坦化の方法を実際の素子製造工
程に適用した時の工程を示す断面図、第９図は従来の半
導体装置を示す断面図である。 １……ｐ型シリコン基板、２……酸化シリコン層、３…
…ゲート絶縁膜、４……多結晶シリコンゲート、５……
n+拡散層、6,8,9,12〜15,32,32a,33,33a……酸化シリコ
ン膜、7,10,11,31,31a,34,34a……モリブデン配線層。
面図、第２図は多孔質の酸化シリコン膜の一例を示すへ
きかい後の断面写真、第３図はリンを含む酸化シリコン
膜の膜厚に及ぼす熱処理温度の効果を示すグラフ、第４
図は水素あるいは窒素の雰囲気中で熱処理を施したリン
を含む酸化シリコン膜についての窒素中での熱処理温度
依存性を示すグラフ、第５図は孔の半径，孔の単位面積
あたりの個数に及ぼす熱処理時間の効果を示すグラフ、
第６図は本発明に係わる半導体装置の製造方法の一実施
例を示す断面図、第７図は平坦化の方法を示す模式的な
断面図、第８図はこの平坦化の方法を実際の素子製造工
程に適用した時の工程を示す断面図、第９図は従来の半
導体装置を示す断面図である。 １……ｐ型シリコン基板、２……酸化シリコン層、３…
…ゲート絶縁膜、４……多結晶シリコンゲート、５……
n+拡散層、6,8,9,12〜15,32,32a,33,33a……酸化シリコ
ン膜、7,10,11,31,31a,34,34a……モリブデン配線層。
Claims (1)
- 【請求項１】リン，ヒ素あるいはほう素を含む酸化シリ
コン膜を形成する工程と、水素雰囲気中にて熱処理を行
い前記酸化シリコン膜を多孔質化した配線間絶縁膜とす
る工程とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109355A JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109355A JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61268043A JPS61268043A (ja) | 1986-11-27 |
| JPH0746698B2 true JPH0746698B2 (ja) | 1995-05-17 |
Family
ID=14508123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109355A Expired - Lifetime JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746698B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283542A (ja) * | 1992-03-31 | 1993-10-29 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| KR100436289B1 (ko) * | 2002-07-18 | 2004-06-16 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 게이트 구조와 그 형성방법 및유전체막 형성방법 |
| JP5121178B2 (ja) * | 2006-07-24 | 2013-01-16 | 京セラ株式会社 | 弾性表面波装置及び通信装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341987A (en) * | 1976-09-28 | 1978-04-15 | Nippon Gakki Seizo Kk | Semiconductor unit and its production |
| JPS5812340A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| JPS6037146A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 半導体装置の製造方法 |
-
1985
- 1985-05-23 JP JP60109355A patent/JPH0746698B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61268043A (ja) | 1986-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JPH0562456B2 (ja) | ||
| JP2741393B2 (ja) | 半導体装置 | |
| JPS6227744B2 (ja) | ||
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH0329189B2 (ja) | ||
| JPH0715938B2 (ja) | 半導体装置およびその製造方法 | |
| JP2940316B2 (ja) | 半導体装置及びその製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JPS59168675A (ja) | 半導体装置の製法 | |
| JPH0454390B2 (ja) | ||
| JPS63237456A (ja) | 半導体装置 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH0277127A (ja) | 半導体装置 | |
| JP3131491B2 (ja) | 半導体装置の製造方法 | |
| JPH0395937A (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JPH0466108B2 (ja) | ||
| JPH03257873A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JP2877587B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH01157570A (ja) | 半導体装置およびその製造方法 | |
| JPH0574735A (ja) | 半導体装置 | |
| JPH0252859B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |