JPS61268043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61268043A JPS61268043A JP10935585A JP10935585A JPS61268043A JP S61268043 A JPS61268043 A JP S61268043A JP 10935585 A JP10935585 A JP 10935585A JP 10935585 A JP10935585 A JP 10935585A JP S61268043 A JPS61268043 A JP S61268043A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- porous
- porous silicon
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の配線間絶縁膜に関するもので
あり、さらに詳しくは、浮遊容量が小さく絶縁耐圧の大
きな配線間絶縁膜に関するものである。
あり、さらに詳しくは、浮遊容量が小さく絶縁耐圧の大
きな配線間絶縁膜に関するものである。
第９図は配線間絶縁膜の従来例を示す断面図である。１
はｐ型シ・リコン基板、２は埋置された酸化シリコン層
、３はゲート酸化膜、４は多結篩シリコンゲート、５は
ソース、ドレインとして作用゛するｎ１拡散層、６はＣ
ＶＤ法による酸化シリコン膜、７はモリブデン配線層、
８，９は配線間絶縁膜として作用する酸化シリコン膜、
１０．１）はモリブデン配線層である。酸化シリコン膜
８゜９に要求される条件は、電気的な絶縁性がすぐれて
いることと配線間の浮遊容量ができるだけ小さいことで
ある。このため、禁制帯幅が大きく （約３ｅＶ）、比
誘電率の小さな（約３．９）酸化シリコン膜が広く使わ
れている。
はｐ型シ・リコン基板、２は埋置された酸化シリコン層
、３はゲート酸化膜、４は多結篩シリコンゲート、５は
ソース、ドレインとして作用゛するｎ１拡散層、６はＣ
ＶＤ法による酸化シリコン膜、７はモリブデン配線層、
８，９は配線間絶縁膜として作用する酸化シリコン膜、
１０．１）はモリブデン配線層である。酸化シリコン膜
８゜９に要求される条件は、電気的な絶縁性がすぐれて
いることと配線間の浮遊容量ができるだけ小さいことで
ある。このため、禁制帯幅が大きく （約３ｅＶ）、比
誘電率の小さな（約３．９）酸化シリコン膜が広く使わ
れている。
しかじ孕から、半導体集積回路の微細化、高集積化に伴
い、配線間浮遊容量のより小さな絶縁膜の要求が強まり
つつある。配線間の浮遊容量は信号伝達の遅延を招くた
め、素子の°高速化に大きな障害となる。特に近年微細
化が進み、横方向の配線間の寸法が１μｍ程度まで小さ
くなると、従来の縦方向の浮遊容量（第９図中０１で示
す）だけでなく、横方向の浮遊容量（第９図中０２で示
す）も大きな問題となりつつある。こうした状況の中で
、比誘電率がより小さく、絶縁性のよりすぐれた絶縁膜
の開発が強く望まれていた。
い、配線間浮遊容量のより小さな絶縁膜の要求が強まり
つつある。配線間の浮遊容量は信号伝達の遅延を招くた
め、素子の°高速化に大きな障害となる。特に近年微細
化が進み、横方向の配線間の寸法が１μｍ程度まで小さ
くなると、従来の縦方向の浮遊容量（第９図中０１で示
す）だけでなく、横方向の浮遊容量（第９図中０２で示
す）も大きな問題となりつつある。こうした状況の中で
、比誘電率がより小さく、絶縁性のよりすぐれた絶縁膜
の開発が強く望まれていた。
このような問題点を解決するために本発明は、半導体装
置において、一部あるいは全部が多孔質である配線間絶
縁膜を設けるようにしたものである。
置において、一部あるいは全部が多孔質である配線間絶
縁膜を設けるようにしたものである。
また製造方法において、リン、ヒ素あるいはほう素を含
む酸化シリコン膜を形成する工程と、水素ガスを含む雰
囲気中にて熱処理を行う工程とを設けるようにしたもの
である。
む酸化シリコン膜を形成する工程と、水素ガスを含む雰
囲気中にて熱処理を行う工程とを設けるようにしたもの
である。
本発明においては、多孔質の絶縁膜により、比誘電率が
小さく絶縁耐圧の大きな配線間絶縁膜を得ることができ
る。
小さく絶縁耐圧の大きな配線間絶縁膜を得ることができ
る。
第１図は本発明に係わる半導体装置の一実施例を示す断
面図である。第１図において、１２，１３は多孔質の酸
化シリコン膜である。第１図において第９図と同一部分
又は相当部分には同一符号が付しである。この多孔質の
酸化シリコン膜１２．１３の比誘電率は、通常の酸化シ
リコン膜の比誘電率３．９よりずっと小さな値、たとえ
ば、１．３〜３である。従って配線間絶縁膜としてこの
多孔質の酸化シリコン膜１２．１３を用いると、通常の
酸化シリコン膜を用いた場合に比べ、配線間の浮遊容量
が約２０％〜７０％減少する。これにより半導体集積回
路の伝播遅延時間が大幅に短縮できる。また多孔質の酸
化シリコン膜１２．１３の孔の部分は中空（気体）であ
り、孔の部分の絶縁耐圧は通常の酸化シリコン膜の絶縁
耐圧より大きいため、全体として多孔質酸化シリコン膜
の絶縁耐圧も大きくなる。孔の部分の絶縁耐圧が大きい
のは次の理由による。配線用導電体のモリブデンのフェ
ルミ準位と真空準位との間の障壁高さは約４゜７ｅＶで
あり、この値は、モリブデンのフェルミ準位と通常の酸
化シリコン膜の伝導帯端との間の障壁高さ約３．７ｅＶ
と比べ約３０％も高い。なお、この理由においては、真
空準位について述べたが、空気準位の場合も殆んど同じ
である。
面図である。第１図において、１２，１３は多孔質の酸
化シリコン膜である。第１図において第９図と同一部分
又は相当部分には同一符号が付しである。この多孔質の
酸化シリコン膜１２．１３の比誘電率は、通常の酸化シ
リコン膜の比誘電率３．９よりずっと小さな値、たとえ
ば、１．３〜３である。従って配線間絶縁膜としてこの
多孔質の酸化シリコン膜１２．１３を用いると、通常の
酸化シリコン膜を用いた場合に比べ、配線間の浮遊容量
が約２０％〜７０％減少する。これにより半導体集積回
路の伝播遅延時間が大幅に短縮できる。また多孔質の酸
化シリコン膜１２．１３の孔の部分は中空（気体）であ
り、孔の部分の絶縁耐圧は通常の酸化シリコン膜の絶縁
耐圧より大きいため、全体として多孔質酸化シリコン膜
の絶縁耐圧も大きくなる。孔の部分の絶縁耐圧が大きい
のは次の理由による。配線用導電体のモリブデンのフェ
ルミ準位と真空準位との間の障壁高さは約４゜７ｅＶで
あり、この値は、モリブデンのフェルミ準位と通常の酸
化シリコン膜の伝導帯端との間の障壁高さ約３．７ｅＶ
と比べ約３０％も高い。なお、この理由においては、真
空準位について述べたが、空気準位の場合も殆んど同じ
である。
次に多孔質の酸化シリコンの構造の一例とその製造方法
について述べる。第２図は多孔質の酸化シリコン膜の一
例を示すべきかい後の断面写真である。この写真は米国
電気化学学会誌（Ｈ，Ｔａｋｅｕｃｈｉ ａｎｄ Ｊ、
Ｍｕｒｏｔａ、Ｊ、Ｅ１ｅｃｔｒｏｃｈｅ＋＋＋、Ｓｏ
ｃ、＋１２７＋ｐ、７５２）に掲載された写真である。
について述べる。第２図は多孔質の酸化シリコン膜の一
例を示すべきかい後の断面写真である。この写真は米国
電気化学学会誌（Ｈ，Ｔａｋｅｕｃｈｉ ａｎｄ Ｊ、
Ｍｕｒｏｔａ、Ｊ、Ｅ１ｅｃｔｒｏｃｈｅ＋＋＋、Ｓｏ
ｃ、＋１２７＋ｐ、７５２）に掲載された写真である。
第２図中、２１はシリコン基板、２２は通常の酸化シリ
コン膜、２３は多孔質の酸化シリコン膜である。この例
では、直径０．１μｍ〜０．５μｍの孔が数多く見られ
る。
コン膜、２３は多孔質の酸化シリコン膜である。この例
では、直径０．１μｍ〜０．５μｍの孔が数多く見られ
る。
多孔質の酸化シリコン膜２３の比誘電率は約１．４であ
り、通常の酸化シリコン膜の比誘電率３．９と比べ１／
３近くまで小さくなっている。これは、前述したような
しきい値開上の効果の他に、Ａｌ配線とシリコン基板間
の浮遊容量が１７３近くまで小さくなるという利点もあ
る。
り、通常の酸化シリコン膜の比誘電率３．９と比べ１／
３近くまで小さくなっている。これは、前述したような
しきい値開上の効果の他に、Ａｌ配線とシリコン基板間
の浮遊容量が１７３近くまで小さくなるという利点もあ
る。
次にこの多孔質の酸化シリコン膜の製造方法について述
べる。まずリンを含む酸化シリコン膜を形成した後、水
素を含む雰囲気中で熱処理を行うと、第２図に示すよう
な多孔質酸化シリコン膜が得られる。多孔質化する前の
酸化シリコン膜中のリン濃度は７Ｗｔ１％以上が望まし
い。このリン“濃度の高い酸化シリコン膜は、リン濃度
の高いことを強調する場合には、ｐ ３ Ｇ（ｐＨ０ｓ
ｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）と呼ばれるこ
ともある。
べる。まずリンを含む酸化シリコン膜を形成した後、水
素を含む雰囲気中で熱処理を行うと、第２図に示すよう
な多孔質酸化シリコン膜が得られる。多孔質化する前の
酸化シリコン膜中のリン濃度は７Ｗｔ１％以上が望まし
い。このリン“濃度の高い酸化シリコン膜は、リン濃度
の高いことを強調する場合には、ｐ ３ Ｇ（ｐＨ０ｓ
ｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）と呼ばれるこ
ともある。
第３図は熱処理の効果を示し、横軸は熱処理温度、縦軸
はリンを含む酸化シリコン膜の膜厚を示す。このｌ−夕
は、リン濃度９Ｗｔ、％の酸化シリコン膜を０．６３μ
ｍ形成した後、水素雰囲気（図中白丸○で示す）あるい
は窒素雰囲気（図中黒丸・で示す）で２０分の熱処理を
施した場合の膜厚を示す。水素雰囲気中で１０００℃以
上の熱処理を行うと、急激な膜厚増加が認められる。こ
の膜厚増加はリンを含む酸化シリコン膜あ多孔質化によ
って達成されている。同図の特性曲線２４より、０．６
３μｍ厚の酸化シリコン膜が実に２．４倍の１．５２μ
ｍ厚にまで厚くなっていることがわかる。この多孔質の
酸化シリコン膜は、第２図からもわかるように、多孔質
の部分は内部（バルク中）に集中し、表面層は多孔質の
孔の影響がほとんど現れていなく滑らかであり凹凸がな
いことがわかる。従って、この酸化シリコン膜は、その
上にＡ１配線層を形成するのに都合がよい。
はリンを含む酸化シリコン膜の膜厚を示す。このｌ−夕
は、リン濃度９Ｗｔ、％の酸化シリコン膜を０．６３μ
ｍ形成した後、水素雰囲気（図中白丸○で示す）あるい
は窒素雰囲気（図中黒丸・で示す）で２０分の熱処理を
施した場合の膜厚を示す。水素雰囲気中で１０００℃以
上の熱処理を行うと、急激な膜厚増加が認められる。こ
の膜厚増加はリンを含む酸化シリコン膜あ多孔質化によ
って達成されている。同図の特性曲線２４より、０．６
３μｍ厚の酸化シリコン膜が実に２．４倍の１．５２μ
ｍ厚にまで厚くなっていることがわかる。この多孔質の
酸化シリコン膜は、第２図からもわかるように、多孔質
の部分は内部（バルク中）に集中し、表面層は多孔質の
孔の影響がほとんど現れていなく滑らかであり凹凸がな
いことがわかる。従って、この酸化シリコン膜は、その
上にＡ１配線層を形成するのに都合がよい。
リンを含む酸化シリコン膜に一旦水素雰囲気中で熱処理
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第４図の特性曲線２５である。リンを含む
０．５５μｍ厚の酸化シリコン膜（リン濃度９．５Ｗ
ｔ ０％）に９００℃のＨ２中熱処理を施したものを出
発試料とする。この試料に対し９００℃〜１）００℃の
窒素中熱処理を行うと、膜厚増加が認められる。１）０
０℃の膜厚は１．７５μｍであり、０．５５μｍに比べ
実に３．２倍にまで増加している。参考として、９００
℃で窒素中熱処理を施したものを出発材料とした場合を
示したのが第４図の特性曲線２６である。この場合は１
）００℃の窒素中熱処理でも膜厚増加はみられない。
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第４図の特性曲線２５である。リンを含む
０．５５μｍ厚の酸化シリコン膜（リン濃度９．５Ｗ
ｔ ０％）に９００℃のＨ２中熱処理を施したものを出
発試料とする。この試料に対し９００℃〜１）００℃の
窒素中熱処理を行うと、膜厚増加が認められる。１）０
０℃の膜厚は１．７５μｍであり、０．５５μｍに比べ
実に３．２倍にまで増加している。参考として、９００
℃で窒素中熱処理を施したものを出発材料とした場合を
示したのが第４図の特性曲線２６である。この場合は１
）００℃の窒素中熱処理でも膜厚増加はみられない。
なお、多孔質の酸化シリコン膜に対し窒素雰囲気中の熱
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化雰囲気中で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔な失われる。酸化雰
囲気中での膜厚の減少については後述する製造工程にお
いて注意を要する。すなわち、多孔質の酸化シリコン膜
の表面を露出したまま酸化雰囲気中で熱処理をすること
は避けることである。どうしても酸化雰囲気中で熱処理
をしたい場合には、多孔質の酸化シリコン膜の表面を他
の材料、たとえば、窒化シリコン膜で被覆することが望
ましい。
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化雰囲気中で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔な失われる。酸化雰
囲気中での膜厚の減少については後述する製造工程にお
いて注意を要する。すなわち、多孔質の酸化シリコン膜
の表面を露出したまま酸化雰囲気中で熱処理をすること
は避けることである。どうしても酸化雰囲気中で熱処理
をしたい場合には、多孔質の酸化シリコン膜の表面を他
の材料、たとえば、窒化シリコン膜で被覆することが望
ましい。
第５図の特性曲線２７．２８は、多孔質の酸化シリコン
膜について、孔の平均半径ｒと単位面積あたりの個数Ｎ
ｖが熱処理時間とともにどのように変化するかを示すも
のである。この場合条件として、窒素雰囲気′は９５０
℃であり、また多孔質の酸化シリコン膜は９００℃のＨ
２雰囲気中で２４０分の前処理を行ったもので゛あり、
その膜厚は０．５５μｍである。特性曲線２７により、
Ｎ２雰囲気中での熱処理時間の増加とともに孔の平均半
径ｒは増加しやがて飽和することがわかる。また特性曲
線２８により、単位面積あたりの個数Ｎｖは、孔の平均
半径ｒとは逆に、Ｎ２雰囲気中での熱処理時間の増加と
ともに減少しやがて一定値に収束することがわかる。
膜について、孔の平均半径ｒと単位面積あたりの個数Ｎ
ｖが熱処理時間とともにどのように変化するかを示すも
のである。この場合条件として、窒素雰囲気′は９５０
℃であり、また多孔質の酸化シリコン膜は９００℃のＨ
２雰囲気中で２４０分の前処理を行ったもので゛あり、
その膜厚は０．５５μｍである。特性曲線２７により、
Ｎ２雰囲気中での熱処理時間の増加とともに孔の平均半
径ｒは増加しやがて飽和することがわかる。また特性曲
線２８により、単位面積あたりの個数Ｎｖは、孔の平均
半径ｒとは逆に、Ｎ２雰囲気中での熱処理時間の増加と
ともに減少しやがて一定値に収束することがわかる。
第６図は第１図に示す半導体装置の製造工程の一例であ
る。第６図（ａ）において、１はｐ型シリコン基板、２
は素子間分離用の厚い埋置酸化シリコン層、３はゲート
酸化膜として作用する薄い酸化シリコン膜、４はゲート
電極として作用する多結晶シリコン層、５はソース、ド
レインとして作用するｎ゛拡散層、６はＣＶＤ法による
酸化シリコン膜、７はモリブデン配線層である。
る。第６図（ａ）において、１はｐ型シリコン基板、２
は素子間分離用の厚い埋置酸化シリコン層、３はゲート
酸化膜として作用する薄い酸化シリコン膜、４はゲート
電極として作用する多結晶シリコン層、５はソース、ド
レインとして作用するｎ゛拡散層、６はＣＶＤ法による
酸化シリコン膜、７はモリブデン配線層である。
酸化シリコン膜６．モリブデン配線層７の上にリン濃度
９Ｗｔ０％の酸化シリコン膜１４を０．３μｍ形成する
と、第６図（ｂ）の断面構造のものが得られる。
９Ｗｔ０％の酸化シリコン膜１４を０．３μｍ形成する
と、第６図（ｂ）の断面構造のものが得られる。
次いで水素雰囲気中で１０５０℃、２０分の熱処理を行
うと、第６図（Ｃ）に示すように、酸化シリコン膜１４
の体積が膨張し、０．７μｍ厚の多孔質酸化シリコン膜
１２に変質する。
うと、第６図（Ｃ）に示すように、酸化シリコン膜１４
の体積が膨張し、０．７μｍ厚の多孔質酸化シリコン膜
１２に変質する。
次いでスパッタ法にてモリブデン配線層１０を区域的に
形成すると、第６興（ｄ）の構造を得る。
形成すると、第６興（ｄ）の構造を得る。
次いでリン濃度１０Ｗｔ、％の酸化シリコン膜１５を０
．３μｍ形成すると、第６図（ｅ）の構造が得られる。
．３μｍ形成すると、第６図（ｅ）の構造が得られる。
次いで水素雰囲気中で１０００℃、２０分の熱処理を行
うと、第６図（ｆ）に示すように、酸化シリコン膜１５
の体積が膨張し、０．７μｍ厚の多孔質酸化シリコン膜
１３に変質する。この熱処理の際、多孔質の酸化シリコ
ン膜１２はもうあまり膨張しない。
うと、第６図（ｆ）に示すように、酸化シリコン膜１５
の体積が膨張し、０．７μｍ厚の多孔質酸化シリコン膜
１３に変質する。この熱処理の際、多孔質の酸化シリコ
ン膜１２はもうあまり膨張しない。
次いでスパッタ法にてモリブデン配線層１）を区域的に
形成すると、第６図（幻に示す構造を得る。
形成すると、第６図（幻に示す構造を得る。
次に第３図、第４図に示す酸化シリコン膜の熱処理によ
る膨張現象を利用する配線層の平坦化方法を提案する。
る膨張現象を利用する配線層の平坦化方法を提案する。
第７図はこの平坦化方法の概念を示す模式的な断面図で
ある。第７図（ａ）において、３１はモリブデン配線層
、３２はリン濃度９Ｗｔ、％の酸化シリコン膜である。
ある。第７図（ａ）において、３１はモリブデン配線層
、３２はリン濃度９Ｗｔ、％の酸化シリコン膜である。
この構造に対し水素を含む雰囲気中での熱処理を施すと
、第７図中）に示すように、露出した酸化シリコン膜の
領域が膨張し、多孔質の酸化シリコン膜３３が生成する
。
、第７図中）に示すように、露出した酸化シリコン膜の
領域が膨張し、多孔質の酸化シリコン膜３３が生成する
。
この熱処理の温度あるいは時間を制・御することにより
、多孔質酸化シリコン−３３の上面とモリブデン配線層
３１の上面との間の段差を無視できる程度まで小さくす
ることができる。このようにして平坦化された構造の上
に新たに配線層３４を設けるのは、第７図（Ｃ）に示す
ように容易である。
、多孔質酸化シリコン−３３の上面とモリブデン配線層
３１の上面との間の段差を無視できる程度まで小さくす
ることができる。このようにして平坦化された構造の上
に新たに配線層３４を設けるのは、第７図（Ｃ）に示す
ように容易である。
この平坦化方法を実際の素子製造工程に適用した例を第
８図を用いて説明する。第８図（ａｌにおいて、３１ａ
はモリブデン配線層、３２ａはリン濃度９Ｗｔ０％の酸
化シリコン膜である。第８図（ａ）において第６図（ａ
）と同一部分又は相当部分には同一符号が付しである。
８図を用いて説明する。第８図（ａｌにおいて、３１ａ
はモリブデン配線層、３２ａはリン濃度９Ｗｔ０％の酸
化シリコン膜である。第８図（ａ）において第６図（ａ
）と同一部分又は相当部分には同一符号が付しである。
この構造に対し水素を含む雰囲気中にて熱処理を施すと
、第８図（ｂ）に示すように、酸化シリコン膜３２ａの
露出している領域が膨張し、多孔質の酸化シリコン膜３
３ａに変質する。その結果、多孔質の酸化シリコン膜３
３ａの表面とモリブデン配線層３１ａの表面との間の段
差が極めて小さくなる。従って、その上に新たにモリブ
デン配線層３４ａを形成するのは容易で゛ あり、形成
により第８図（Ｃ）の構造を得る。この構造においぞも
、多孔質化した部分の酸化シリコン膜の比誘電率は、通
常の酸化シリコン膜のそれよりずっと小さな値であるた
め、全体としての配線間の浮遊容量は従来より小さくな
る。これは、信号の伝播遅延時間を短縮し、その結果、
素子の高速化に寄与する。
、第８図（ｂ）に示すように、酸化シリコン膜３２ａの
露出している領域が膨張し、多孔質の酸化シリコン膜３
３ａに変質する。その結果、多孔質の酸化シリコン膜３
３ａの表面とモリブデン配線層３１ａの表面との間の段
差が極めて小さくなる。従って、その上に新たにモリブ
デン配線層３４ａを形成するのは容易で゛ あり、形成
により第８図（Ｃ）の構造を得る。この構造においぞも
、多孔質化した部分の酸化シリコン膜の比誘電率は、通
常の酸化シリコン膜のそれよりずっと小さな値であるた
め、全体としての配線間の浮遊容量は従来より小さくな
る。これは、信号の伝播遅延時間を短縮し、その結果、
素子の高速化に寄与する。
以上の説明においてはｎチャネルＭＯ３）ランジスタの
集積回路の例について述べたが、ｐチャネルＭＯＳト５
ンジスタの集積回路の場合でも本発明は有効であり、さ
らに、両者を併せもつＣＭＯＳトランジスタの集積回路
でも有効であることは言うまでもない。
集積回路の例について述べたが、ｐチャネルＭＯＳト５
ンジスタの集積回路の場合でも本発明は有効であり、さ
らに、両者を併せもつＣＭＯＳトランジスタの集積回路
でも有効であることは言うまでもない。
また製造方法において、多孔質の酸化シリコン膜を形成
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素、はう素、ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素、はう素、ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
また配線用の導電体としてモリブデンを用いて説明した
が、他の導電体、たとえば、タングステン、多結晶シリ
コン、チタンあるいは白金シリサイド・チタンシリサイ
ド・モリブデンシリサイド等の金属シリサイドなども使
用できることも勿論である。
が、他の導電体、たとえば、タングステン、多結晶シリ
コン、チタンあるいは白金シリサイド・チタンシリサイ
ド・モリブデンシリサイド等の金属シリサイドなども使
用できることも勿論である。
以上説明したように本発明は、半導体装置において、一
部あるいは全部が多孔質である配線間絶縁膜を設けるこ
とにより、また、半導体装置の製造方法において、リン
、ヒ素あるいはほう素を含む酸化シリコン膜を形成する
工程と水素ガスを含む雰囲気中にて熱処理を行う工程と
を設けることにより、浮遊容量の小さな配線間絶縁膜を
実現することができるので、半導体集積回路の動作速度
の大幅な向上が達成できるという効果がある。また、絶
縁耐圧が高い配線間絶縁膜を実現できるので、半導体集
積回路の信頼性が向上するという利点がある。
部あるいは全部が多孔質である配線間絶縁膜を設けるこ
とにより、また、半導体装置の製造方法において、リン
、ヒ素あるいはほう素を含む酸化シリコン膜を形成する
工程と水素ガスを含む雰囲気中にて熱処理を行う工程と
を設けることにより、浮遊容量の小さな配線間絶縁膜を
実現することができるので、半導体集積回路の動作速度
の大幅な向上が達成できるという効果がある。また、絶
縁耐圧が高い配線間絶縁膜を実現できるので、半導体集
積回路の信頼性が向上するという利点がある。
第１図は本発明に係わる半導体装置の一実施例を示す断
面図、第２図は多孔質の酸化シ１）コン膜の一例を示す
べきかい後の断面写真、第３図はリンを含む酸化シリコ
ン膜の膜厚に及ぼす熱処理温度の効果を示すグラフ、第
４図は水素あるいは窒素の雰囲気中で熱処理を施したリ
ンを含む酸化シリコン膜についての窒素中での熱処理温
度依存性を示すグラフ、第５図は孔の半径、孔の単位面
積あたりの個数に及ぼす熱処理時間の効果を示すグラフ
、第６図は本発明に係わる半導体装置の製造方法の一実
施例を示す断面図、第７図は平坦化の方法を示す模式的
な断面図、第８図はこの平坦化の方法を実際の素子製造
工程に適用した時の工程を示す断面図、第９図は従来の
半導体装置を示す断面図である。 １・・・・ｐ型シリコン基板、２・・・・酸化シリコン
層、３・・・・ゲート絶縁膜、４・・・・多結晶シリコ
ンゲート、５・・・・ｎ゛拡散層、６．８．９．１２〜
１５．３２．３２ａ、 ３３．３３ａ・・・・酸化シリ
コン膜、７．１０．１）．３１．３１ａ、 ３４゜３４
ａ・・・・モリブデン配線層。 区 Ｑ】 派
面図、第２図は多孔質の酸化シ１）コン膜の一例を示す
べきかい後の断面写真、第３図はリンを含む酸化シリコ
ン膜の膜厚に及ぼす熱処理温度の効果を示すグラフ、第
４図は水素あるいは窒素の雰囲気中で熱処理を施したリ
ンを含む酸化シリコン膜についての窒素中での熱処理温
度依存性を示すグラフ、第５図は孔の半径、孔の単位面
積あたりの個数に及ぼす熱処理時間の効果を示すグラフ
、第６図は本発明に係わる半導体装置の製造方法の一実
施例を示す断面図、第７図は平坦化の方法を示す模式的
な断面図、第８図はこの平坦化の方法を実際の素子製造
工程に適用した時の工程を示す断面図、第９図は従来の
半導体装置を示す断面図である。 １・・・・ｐ型シリコン基板、２・・・・酸化シリコン
層、３・・・・ゲート絶縁膜、４・・・・多結晶シリコ
ンゲート、５・・・・ｎ゛拡散層、６．８．９．１２〜
１５．３２．３２ａ、 ３３．３３ａ・・・・酸化シリ
コン膜、７．１０．１）．３１．３１ａ、 ３４゜３４
ａ・・・・モリブデン配線層。 区 Ｑ】 派
Claims (2)
- （１）一部あるいは全部が多孔質である配線間絶縁膜を
備えたことを特徴とする半導体装置。 - （２）リン、ヒ素あるいはほう素を含む酸化シリコン膜
を形成する工程と、水素ガスを含む雰囲気中にて熱処理
を行う工程とを備えたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109355A JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109355A JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61268043A true JPS61268043A (ja) | 1986-11-27 |
| JPH0746698B2 JPH0746698B2 (ja) | 1995-05-17 |
Family
ID=14508123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109355A Expired - Lifetime JPH0746698B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746698B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689314A1 (fr) * | 1992-03-31 | 1993-10-01 | Mitsubishi Electric Corp | Circuit intégré comprenant un film isolant intercouche et procédé pour sa production. |
| EP0703610A1 (en) * | 1994-08-05 | 1996-03-27 | Texas Instruments Incorporated | Method of forming interconnection structures in a semiconductor device, using insulators made of porous dielectric materials, and structures thereby formed |
| US7057227B2 (en) * | 2002-07-18 | 2006-06-06 | Hynix Semiconductor Inc. | Gate structure in flash memory cell and method of forming the same, and method of forming dielectric film |
| JP2008028825A (ja) * | 2006-07-24 | 2008-02-07 | Kyocera Corp | 弾性表面波装置及び通信装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341987A (en) * | 1976-09-28 | 1978-04-15 | Nippon Gakki Seizo Kk | Semiconductor unit and its production |
| JPS5812340A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| JPS6037146A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 半導体装置の製造方法 |
-
1985
- 1985-05-23 JP JP60109355A patent/JPH0746698B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341987A (en) * | 1976-09-28 | 1978-04-15 | Nippon Gakki Seizo Kk | Semiconductor unit and its production |
| JPS5812340A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| JPS6037146A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689314A1 (fr) * | 1992-03-31 | 1993-10-01 | Mitsubishi Electric Corp | Circuit intégré comprenant un film isolant intercouche et procédé pour sa production. |
| US5468685A (en) * | 1992-03-31 | 1995-11-21 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor integrated circuit |
| EP0703610A1 (en) * | 1994-08-05 | 1996-03-27 | Texas Instruments Incorporated | Method of forming interconnection structures in a semiconductor device, using insulators made of porous dielectric materials, and structures thereby formed |
| US7057227B2 (en) * | 2002-07-18 | 2006-06-06 | Hynix Semiconductor Inc. | Gate structure in flash memory cell and method of forming the same, and method of forming dielectric film |
| JP2008028825A (ja) * | 2006-07-24 | 2008-02-07 | Kyocera Corp | 弾性表面波装置及び通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746698B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US5168343A (en) | Semiconductor integrated circuit device having improved trench isolation | |
| JPH0586673B2 (ja) | ||
| JP2007258758A (ja) | アナログ機能のためのキャパシターの製造方法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| US4494301A (en) | Method of making semiconductor device with multi-levels of polycrystalline silicon conductors | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| JPS62162353A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61268043A (ja) | 半導体装置の製造方法 | |
| KR100615121B1 (ko) | 반도체 장치 제조 방법 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JPS5817673A (ja) | 電界効果トランジスタ | |
| KR940008026B1 (ko) | Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| US5108953A (en) | Method for fabricating a semiconductive device comprising a refractory metal silicide thin film | |
| JPH0586672B2 (ja) | ||
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61268037A (ja) | 半導体装置およびその製造方法 | |
| JPS58191469A (ja) | 半導体装置の製造方法 | |
| JPH05183117A (ja) | 半導体装置およびその製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPS5889854A (ja) | 半導体装置 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPH05347353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |