JPS5817673A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS5817673A JPS5817673A JP11528281A JP11528281A JPS5817673A JP S5817673 A JPS5817673 A JP S5817673A JP 11528281 A JP11528281 A JP 11528281A JP 11528281 A JP11528281 A JP 11528281A JP S5817673 A JPS5817673 A JP S5817673A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate
- silicon oxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 18
- 238000009792 diffusion process Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 7
- -1 oxy nitride Chemical class 0.000 abstract description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000077 silane Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007127 saponification reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果トランジスタに係り、特にチャンネル
が二重拡散法で形成される場合に、絶縁ゲートをシリコ
ン酸化膜−オキシナイトライド膜−シリコン酸化膜の多
層構造にすることによって、素子製造上熱処理工程によ
り基板表面の不純物の再分布を防止し、またチャンネル
内の不純物濃度の制御と、スレッシェホールド電圧の制
御およびパスチスルー現象の抑制を容易にすると#に、
耐圧、漏れ電流特性を改善し、素子歩留を高める事を可
能とし丸構造に嘴するものである。
が二重拡散法で形成される場合に、絶縁ゲートをシリコ
ン酸化膜−オキシナイトライド膜−シリコン酸化膜の多
層構造にすることによって、素子製造上熱処理工程によ
り基板表面の不純物の再分布を防止し、またチャンネル
内の不純物濃度の制御と、スレッシェホールド電圧の制
御およびパスチスルー現象の抑制を容易にすると#に、
耐圧、漏れ電流特性を改善し、素子歩留を高める事を可
能とし丸構造に嘴するものである。
通常二重拡散法によってチャンネルを形成する電界効果
トランジスタに於いては、シリコン酸化膜(8i02)
、シリコンナイトライド膜(Si3N4)等を拡散マ
スクとして、二重拡散法によってチャンネルを形成した
後、その上部に絶縁ゲートを作る方法と、先に絶縁ゲー
トを形成した後にこの絶縁ゲートを拡散マスクとして二
重拡散を行ないゲートの下にチャンネルを形成する二つ
の方法がある。
トランジスタに於いては、シリコン酸化膜(8i02)
、シリコンナイトライド膜(Si3N4)等を拡散マ
スクとして、二重拡散法によってチャンネルを形成した
後、その上部に絶縁ゲートを作る方法と、先に絶縁ゲー
トを形成した後にこの絶縁ゲートを拡散マスクとして二
重拡散を行ないゲートの下にチャンネルを形成する二つ
の方法がある。
前者の方法は通常の二重拡散法によって作られるトラン
ジスタや電界効果トランジスタの製法であり素子の製作
は容易であるが、絶縁ゲートを形成する際の熱酸化工機
により基板表面の不純物の再分布が起秒、チャンネル内
の不純物濃度の制御が難しくなり、その結果スレッシェ
ホールド電圧や高バイアス時のチャンネル部のパンチス
ルー現象の制御が峻しくなる。これに対し、後者の方法
を用iると熱処理による不純物の再分布は防止でき、ス
レッシェホールド電圧の制御とパンチスルー効果の抑制
の面で信頼性は向上するが、ゲート酸化膜の厚さが薄り
丸めに、その上にポリシリコン等の電極を形成しチャン
ネル部形成のための拡散を行なうと、不純物がゲート酸
化膜を突き抜けたり、またポリシリコンとゲート酸化膜
の界面に沿って拡散し九不純物がゲート酸化膜を突き抜
けて基板に達する問題点が発生する。
ジスタや電界効果トランジスタの製法であり素子の製作
は容易であるが、絶縁ゲートを形成する際の熱酸化工機
により基板表面の不純物の再分布が起秒、チャンネル内
の不純物濃度の制御が難しくなり、その結果スレッシェ
ホールド電圧や高バイアス時のチャンネル部のパンチス
ルー現象の制御が峻しくなる。これに対し、後者の方法
を用iると熱処理による不純物の再分布は防止でき、ス
レッシェホールド電圧の制御とパンチスルー効果の抑制
の面で信頼性は向上するが、ゲート酸化膜の厚さが薄り
丸めに、その上にポリシリコン等の電極を形成しチャン
ネル部形成のための拡散を行なうと、不純物がゲート酸
化膜を突き抜けたり、またポリシリコンとゲート酸化膜
の界面に沿って拡散し九不純物がゲート酸化膜を突き抜
けて基板に達する問題点が発生する。
後者の方法を用いる際に問題となるもう1つの点はノー
ス領域を形成する場合拡散不純物源としてG〕法によ1
1 P2O膜や88G膜でソース領域を形成し、そのP
2O,BSG膜を除去する際、薬品処理によってゲート
電極直下の酸化膜にもエツチングがおよびソース領域を
形成した場合に所望の形状が得られずチャンネル長も、
不均一となることとゲート電極と基板の間の短絡原因と
もなる。
ス領域を形成する場合拡散不純物源としてG〕法によ1
1 P2O膜や88G膜でソース領域を形成し、そのP
2O,BSG膜を除去する際、薬品処理によってゲート
電極直下の酸化膜にもエツチングがおよびソース領域を
形成した場合に所望の形状が得られずチャンネル長も、
不均一となることとゲート電極と基板の間の短絡原因と
もなる。
一方、上述した二つの方法以外に絶縁ゲートをシリコン
酸化膜(8102)とシリコン窒化IE(Si3N4)
およびシリコン酸化膜(Si02)を多段に重ねた多層
構造にする方法がある。この方法では、 513N4膜
が不純物拡散係数が小さいと云う利点があ抄、その丸め
に絶縁ゲートを不純物が突き抜け、別基板に拡散する事
を防止でき、また81sN4gは。
酸化膜(8102)とシリコン窒化IE(Si3N4)
およびシリコン酸化膜(Si02)を多段に重ねた多層
構造にする方法がある。この方法では、 513N4膜
が不純物拡散係数が小さいと云う利点があ抄、その丸め
に絶縁ゲートを不純物が突き抜け、別基板に拡散する事
を防止でき、また81sN4gは。
8i021[に比ベエッチングの際には侵されずゲート
電極と基板間の短絡は防ぐことができるが、周知os
K 金114−81sN4−810z−81構造ti
MNOS 構jt ト呼ばれ810.膜が薄い場合には
S lo2膜を通して侵入した電荷がS l 3N4−
8102界面に蓄積しメモリー効果を持つ丸。この効果
は8i3N4−si02構造を電界効果トランジスタの
絶縁ゲートとして使用する場合には、スレッシェホール
ド電圧の変動を生じるため素子の信頼性を低下させる。
電極と基板間の短絡は防ぐことができるが、周知os
K 金114−81sN4−810z−81構造ti
MNOS 構jt ト呼ばれ810.膜が薄い場合には
S lo2膜を通して侵入した電荷がS l 3N4−
8102界面に蓄積しメモリー効果を持つ丸。この効果
は8i3N4−si02構造を電界効果トランジスタの
絶縁ゲートとして使用する場合には、スレッシェホール
ド電圧の変動を生じるため素子の信頼性を低下させる。
信頼性を向上させるためには8102膜を5ooX以上
の厚さで形成し、8102中のアルカリイオン等の浸入
を防止すれば、メモリー効果によるスレッシェホールド
電圧の変動を十分小さくし得るが、8102膜を500
^制御する峻しさと、8102−sisN4−8層0g
多1ii1 ’l ) 構造ノ丸め、ゲート膜の厚
iさが増し、ゲート容量が大きな問題がある。
の厚さで形成し、8102中のアルカリイオン等の浸入
を防止すれば、メモリー効果によるスレッシェホールド
電圧の変動を十分小さくし得るが、8102膜を500
^制御する峻しさと、8102−sisN4−8層0g
多1ii1 ’l ) 構造ノ丸め、ゲート膜の厚
iさが増し、ゲート容量が大きな問題がある。
これらの問題点を第1図に示す、第1図(a)はゲート
酸化膜2を突き抜けて不、細物が基板3に拡散すること
を示しており、この現象は1で示したゲート電極をポリ
シリコンで形成し、4で示したペース拡散層が深い場合
に最っとも問題となる。第21伽)はゲート電極1の下
にゲート酸化膜2が不必要にエツチングされ九場合5で
示し、二重拡散法によるソース領域6を形成した場合に
形状が異やチャンネル長7が不均一となる。又、図中8
で示し九様な現象が生じるとペース領域4とソース領域
6が短絡する原因ともなり一方ゲート電極と基板の間の
短絡原因ともなり得る。
酸化膜2を突き抜けて不、細物が基板3に拡散すること
を示しており、この現象は1で示したゲート電極をポリ
シリコンで形成し、4で示したペース拡散層が深い場合
に最っとも問題となる。第21伽)はゲート電極1の下
にゲート酸化膜2が不必要にエツチングされ九場合5で
示し、二重拡散法によるソース領域6を形成した場合に
形状が異やチャンネル長7が不均一となる。又、図中8
で示し九様な現象が生じるとペース領域4とソース領域
6が短絡する原因ともなり一方ゲート電極と基板の間の
短絡原因ともなり得る。
本発明は上記問題点を解決する丸めになされ九もので1
hり、絶縁ゲートをシリコン酸化膜8102−シリコン
オキシナイトライド膜(8ixOyNz)−シリコン酸
化膜sio、と順次積み重ねた多層構造とすることによ
)、ゲート酸化膜を突き抜ける拡散を防止すると共にゲ
ート酸化膜へのエツチングの食い込みを小さく押え、ア
ルカリイオン等の浸入を防止スる。tたスレッシェホー
ルド電圧の変動を無くし信頼性の高い二重拡散型電界効
果トランジスタを提供するものである。
hり、絶縁ゲートをシリコン酸化膜8102−シリコン
オキシナイトライド膜(8ixOyNz)−シリコン酸
化膜sio、と順次積み重ねた多層構造とすることによ
)、ゲート酸化膜を突き抜ける拡散を防止すると共にゲ
ート酸化膜へのエツチングの食い込みを小さく押え、ア
ルカリイオン等の浸入を防止スる。tたスレッシェホー
ルド電圧の変動を無くし信頼性の高い二重拡散型電界効
果トランジスタを提供するものである。
以下に図を参照して本発明について説明する。
第2図に示し九のは絶縁ゲートをシリコン酸化膜−シリ
コンオキシナイトライド膜−シリコン酸化膜と順次積み
重ねた多層構造とした例である。
コンオキシナイトライド膜−シリコン酸化膜と順次積み
重ねた多層構造とした例である。
この例では絶縁ゲートは21.22で示した5tO2層
間に形成された図中23で示したシリコンオキシナイト
ライド膜の3層で形成したものである。
間に形成された図中23で示したシリコンオキシナイト
ライド膜の3層で形成したものである。
本発明がシリコンオキシナイトライド膜23をシリコン
酸化膜21.22の間にはさみ込んだ構造としたのは、
シリコンオキシナイトライド膜は、不純物拡散係数がナ
イトライド膜と同じで極めて小さいため絶縁ゲート27
を突きぬけて不純物が8i基板26に拡散されるのを防
止できると共にエツチングの際にも浸され1いため二重
数歌によるチャンネル長の制御が容易である。また薄い
ゲート絶縁膜構造が可能のためゲート容量が大なくなる
ことが防げる一方、5in2膜を通して電荷が浸入でき
ず、スレッシ−ホールド電圧の変動を無くし素子の信頼
性を大きく向上させる。
酸化膜21.22の間にはさみ込んだ構造としたのは、
シリコンオキシナイトライド膜は、不純物拡散係数がナ
イトライド膜と同じで極めて小さいため絶縁ゲート27
を突きぬけて不純物が8i基板26に拡散されるのを防
止できると共にエツチングの際にも浸され1いため二重
数歌によるチャンネル長の制御が容易である。また薄い
ゲート絶縁膜構造が可能のためゲート容量が大なくなる
ことが防げる一方、5in2膜を通して電荷が浸入でき
ず、スレッシ−ホールド電圧の変動を無くし素子の信頼
性を大きく向上させる。
第2図に示した多層構造の絶縁膜ゲートは実際に次のよ
うにして作製できる。Si基板26上のゲート酸化l[
21は通常のゲート酸化膜を生成する場合と同様に塩酸
を含んだ酸素雰囲気中で熱酸化によってシリコン酸化膜
21を生成し、その上にシラン(S這H4)アンモニア
(Pa(B)系にNo 、No2 、N202などの酸
化窒素化合物を6〜0.1襲含む窒素ま九は水素ガスを
含有せしめて、シリコンオキシナイトライド膜23を生
成すると共に、直ちyCNH3とNO,FM)2.Nz
02 ノ酸化窒素化合物t 除’li S 1Hi−O
z系によってシリコン酸化膜22を生成してシリコン酸
化膜−シリコンオキシナイトライド膜−シリコン酸化膜
の多層構造のゲート膜を絶縁膜を作るシリコンオキシナ
イトライド膜上の酸化膜は別H4−02系で生成し九が
、塩酸を含んだ酸素雰囲気中で生成しても良い。
うにして作製できる。Si基板26上のゲート酸化l[
21は通常のゲート酸化膜を生成する場合と同様に塩酸
を含んだ酸素雰囲気中で熱酸化によってシリコン酸化膜
21を生成し、その上にシラン(S這H4)アンモニア
(Pa(B)系にNo 、No2 、N202などの酸
化窒素化合物を6〜0.1襲含む窒素ま九は水素ガスを
含有せしめて、シリコンオキシナイトライド膜23を生
成すると共に、直ちyCNH3とNO,FM)2.Nz
02 ノ酸化窒素化合物t 除’li S 1Hi−O
z系によってシリコン酸化膜22を生成してシリコン酸
化膜−シリコンオキシナイトライド膜−シリコン酸化膜
の多層構造のゲート膜を絶縁膜を作るシリコンオキシナ
イトライド膜上の酸化膜は別H4−02系で生成し九が
、塩酸を含んだ酸素雰囲気中で生成しても良い。
以上の工程によって多層構造を持つ絶縁ゲートは形成さ
れるが、このような絶縁ゲートを用いることによって、
1)拡散不純物が絶縁ゲート膜を突き抜けて8五基板2
64C拡散されるのを防止する。
れるが、このような絶縁ゲートを用いることによって、
1)拡散不純物が絶縁ゲート膜を突き抜けて8五基板2
64C拡散されるのを防止する。
2)熱処理工程によp基1N26表面の不純物の再分布
を防止する。3)エツチングの際ゲート膜は侵されない
丸め二重数歌によりチャンネル長28の制御が容易とな
る。4)ゲート電極27と基板26閣の短絡が防止でき
る。5)薄いゲート絶縁膜が可能のためゲート容量が大
きくなることが防止できる。
を防止する。3)エツチングの際ゲート膜は侵されない
丸め二重数歌によりチャンネル長28の制御が容易とな
る。4)ゲート電極27と基板26閣の短絡が防止でき
る。5)薄いゲート絶縁膜が可能のためゲート容量が大
きくなることが防止できる。
6) MNO8m造と異る丸めゲート酸化膜21を通し
て侵入し丸電荷の蓄積が起らずスレッシュホールド電圧
ゐ変動が生じないなど数多くの極めて有効な効果を奏し
得るものである。
て侵入し丸電荷の蓄積が起らずスレッシュホールド電圧
ゐ変動が生じないなど数多くの極めて有効な効果を奏し
得るものである。
この発明は上述したような電界効果トランジスタのみに
適用されるものではなく通常のプレーナ構造のトランジ
スタや、二重拡欽法で作製される構造の半導体素子の製
造などに適用できることは熱論である。
適用されるものではなく通常のプレーナ構造のトランジ
スタや、二重拡欽法で作製される構造の半導体素子の製
造などに適用できることは熱論である。
fII&1図(1) (b)は従来の方法によって処理
した電界効果トランジスタの状態を示す図、第2図は本
実―の方法による電界効果トランジスタの状態を示す閣
である。1はゲート電極、2はゲート酸化膜、3は基板
、4はベース領域、5は不必要にエツチングされたゲー
)酸化膜、6はソース領域、7はチャンネル長、8はベ
ース領域とソース領域が短絡し丸状lIを示し、21.
22は絶縁ゲート鹸化膜、23はシリコンオキシナイト
ライド膜、24はベース領域、25はソース領域、26
は基板、27はゲート電極、2Bはチャンネル長を示す
。 代理人 弁理士 則 近 憲 佑 (ほか1名) 第1図 2グ 25 2り
した電界効果トランジスタの状態を示す図、第2図は本
実―の方法による電界効果トランジスタの状態を示す閣
である。1はゲート電極、2はゲート酸化膜、3は基板
、4はベース領域、5は不必要にエツチングされたゲー
)酸化膜、6はソース領域、7はチャンネル長、8はベ
ース領域とソース領域が短絡し丸状lIを示し、21.
22は絶縁ゲート鹸化膜、23はシリコンオキシナイト
ライド膜、24はベース領域、25はソース領域、26
は基板、27はゲート電極、2Bはチャンネル長を示す
。 代理人 弁理士 則 近 憲 佑 (ほか1名) 第1図 2グ 25 2り
Claims (1)
- 1つの伝導型の半導体基板と、鍍基板の1つの表面から
広がりている反対の伝導型を有する第1の領域と、該第
1の領域内に該第1の領域と反対の伝導型を有する第2
の領域と、前記第1.第2の領域の形成するPN接合と
、前記第1の領域と基板とが形成するPN接合の両者を
被覆する絶縁層と、鋏絶縁上に形成される導電性物質か
らなるゲート電極を備え、骸絶縁曖をシリコン酸化膜−
シ17 jンオキシナイトツイド膜(81xOyNi)
−シリコン酸化膜と順次積み震なり九多層構造とし九
ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11528281A JPS5817673A (ja) | 1981-07-24 | 1981-07-24 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11528281A JPS5817673A (ja) | 1981-07-24 | 1981-07-24 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5817673A true JPS5817673A (ja) | 1983-02-01 |
Family
ID=14658796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11528281A Pending JPS5817673A (ja) | 1981-07-24 | 1981-07-24 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5817673A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150964A (ja) * | 1986-12-15 | 1988-06-23 | Texas Instr Japan Ltd | 半導体装置 |
US4868619A (en) * | 1984-11-21 | 1989-09-19 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
US5319230A (en) * | 1991-09-11 | 1994-06-07 | Rohm Co., Ltd. | Non-volatile storage device |
US5319229A (en) * | 1991-08-22 | 1994-06-07 | Noriyuki Shimoji | Semiconductor nonvolatile memory with wide memory window and long data retention time |
US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
US5712208A (en) * | 1994-06-09 | 1998-01-27 | Motorola, Inc. | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants |
US5726087A (en) * | 1992-04-30 | 1998-03-10 | Motorola, Inc. | Method of formation of semiconductor gate dielectric |
-
1981
- 1981-07-24 JP JP11528281A patent/JPS5817673A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4868619A (en) * | 1984-11-21 | 1989-09-19 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
JPS63150964A (ja) * | 1986-12-15 | 1988-06-23 | Texas Instr Japan Ltd | 半導体装置 |
US5319229A (en) * | 1991-08-22 | 1994-06-07 | Noriyuki Shimoji | Semiconductor nonvolatile memory with wide memory window and long data retention time |
US5319230A (en) * | 1991-09-11 | 1994-06-07 | Rohm Co., Ltd. | Non-volatile storage device |
US5726087A (en) * | 1992-04-30 | 1998-03-10 | Motorola, Inc. | Method of formation of semiconductor gate dielectric |
US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
US5436488A (en) * | 1993-09-30 | 1995-07-25 | Motorola Inc. | Trench isolator structure in an integrated circuit |
US5712208A (en) * | 1994-06-09 | 1998-01-27 | Motorola, Inc. | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
JPH0638496B2 (ja) | 半導体装置 | |
JPH03286536A (ja) | 半導体装置およびその製造方法 | |
JPS5817673A (ja) | 電界効果トランジスタ | |
JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
JPH05304158A (ja) | 半導体装置およびその製造方法 | |
JPS6331944B2 (ja) | ||
JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
JPH06163576A (ja) | 半導体装置の製造方法 | |
JPS62296472A (ja) | 半導体装置の製造方法 | |
JPH10256537A (ja) | 半導体装置およびその製造方法 | |
JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
JPS6039868A (ja) | 半導体装置の製造方法 | |
JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPH11176959A (ja) | 半導体装置の製造方法 | |
JPH01179363A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPH03276680A (ja) | 半導体装置およびその製造方法 | |
JPS6238857B2 (ja) | ||
JPH10173171A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH025411A (ja) | 半導体装置の製造方法 | |
JPH08125168A (ja) | 半導体装置及びその製造方法 |