JPH025411A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置の製造方法に関するもので、特に
、金属と接続された多結晶シリコンを有する半導体装置
の製造方法に適用して有効な技術に関するものである。

［従来の技術］ 第４図にはＭＩ　５ＦＥＴを備えたＩＣの一部が示され
ている。

このＩＣの製造方法を説明すれば、先ず第４図に示すよ
うにＰ−型単結晶シリコンからなる半導体基板１の所定
の表面にフィールド酸化膜２およびＰ＋型チャネルスト
ッパ領域３を形成する。次に、半導体基板１上の全面を
酸化した後選択エツチングを行なうことによりゲート絶
縁膜４を形成し、その後、ＣＶＤ技術によって多結晶シ
リコンを半導体基板１上の全面に堆積し、低抵抗化のた
めにリン拡散を施し多結晶シリコン層５を形成する。次
に、ＣＶＤ技術によりシリコン酸化膜を前記多結晶シリ
コンの全面に形成する。そして、このシリコン酸化膜と
多結晶シリコンの不要な部分を選択的にエツチングして
多結晶シリコン層５とシリコン酸化膜Ｍ６からなるゲー
ト電極を形成する。次に、フィールド酸化膜２、シリコ
ン酸化膜層６をマスクとして半導体基板１の表面にＮ型
不純物（例えばリン）をイオン打込みによって導入する
。そして、半導体基板１をアニールすることによって半
導体基板１の表面に導入したＮ型不純物を拡散してＮ−
型半導体領域８ａを形成する。

このＮ型不純物はＭＩＳＦＥＴのＮ−型のソース領域お
よびドレイン領域を形成するためのものである。次に、
半導体基板１上の全面にＣＶＤ技術によってシリコン酸
化膜を形成する。次に、シリコン酸化膜をその上面から
除去することによって多結晶シリコン５とシリコン酸化
膜６の側面にサイドウオール７を形成する。次に、半導
体基板１上の全面に多結晶シリコンを堆積した後、多結
晶シリコンを例えばリン拡散することによって、あるい
は多結晶シリコンにリンか砒素のイオン打込みをするこ
とによって低抵抗化を行なう。次に、多結晶シリコンの
不要部分を選択的にエツチングすることによって容量部
下層電極９ａとパッド層９ｂを形成する。次に、容量部
組縁膜１１を形成するために、半導体基板１上の全面に
ＲＩＡｅ膜を形成する。この絶縁膜としては、例えばＣ
ＶＤ技術によって得られるＳｉ、Ｎ４膜か、Ｓｉ３Ｎ４
膜とこのＳｉ、Ｎ、膜を熱酸化して得られるＳｉｎ、膜
との２層膜が用いられる。次いで、半導体基板１上の全
面に多結晶シリコンを形成する。次に、多結晶シリコン
に例えばリン拡散あるいはリンか砒素のイオン打込みを
行ない低抵抗化する。次に、多結晶シリコン絶縁膜の不
要な部分を選択的にエツチングする。これによって、容
量部組縁膜１１、容量部上層電極１２が形成される６な
お、ＭＩＳＦＥＴのＮ＋型のソース領域およびドレイン
領域となるＮ１型半導体領域８ｂは半導体基板１をアニ
ールすることにより、容量部下層電極９ａおよびパッド
層９ｂに導入したＮ型不純物を拡散することによって形
成する。次に、半導体基板１上の全面にＰＳＧまたはＢ
ＰＳＧからなる絶縁膜１３を形成する。そして、半導体
領域８ｂ上の絶縁膜１３を選択的に除去して、接続孔１
４を形成する。

次に、導電層１６を形成するために、半導体基板１上の
全面にアルミニウム層を形成する。このアルミニウム層
は例えば蒸着技術によって形成する。

そして、アルミニウム層の不要な部分をドライエツチン
グ技術によって選択的に除去して導電層１６を形成する
。

［発明が解決しようとする課題］ 上記した半導体装置の製造方法によれば、パッド層９ｂ
への不純物の添加は容量部下層電極９ａへの不純物の添
加と同時に行なわれる。そして、その場合の不純物濃度
は、アニールを施した際下地の半導体基板１内に形成さ
れる拡散層深さが０゜３μｍ程度以下となるように１０
２０ケ／ａ＋？以下に抑えられている。なぜなら、拡散
層深さが大きくなるとＭＩＳＦＥＴの実効チャネル長が
減少してしまうからである。

しかしながら、上記のようにして多結晶シリコンを形成
した場合には、結晶粒径が０．１μｍ以下と小さくなり
不安定となるため、導電層１６を構成する金属との接触
部において多結晶シリコン−金属間で反応が起こり、そ
の結果、多結晶シリコン−金属接触抵抗が増大すると共
に、導電層１６の抵抗が増大し、半導体装置の高速化が
妨げられるばかりか、半導体装置の信頼性の低下が惹起
されることになる。

本発明は、かかる点に鑑みなされたもので、多結晶シリ
コン層と金属層との反応を抑制し得る半導体装置の製造
方法を提供することを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

本発明に係る半導体装置の製造方法は、予め多結晶シリ
コン層にイオン打込みを行なうと共に熱処理を行って該
多結晶シリコン層の結晶粒径を大径化しておいた後、そ
の多結晶シリコン層の上に金属層を形成するようにした
ものである。

［作用］ 上記した手段によれば、金Ｘ層と接続される多結晶シリ
コンに予めイオン打込みを行なうと共に熱処理を施し結
晶粒径を例えば約０．２μｍ以上まで大きく成長させた
後、その多結晶シリコン上に金属層を形成するようのし
たので、多結晶シリコンの結晶が安定化して多結晶シリ
コン層と金属層との反応を抑制でき、多結晶シリコン−
金属接触抵抗の増大および金Ｒ層の抵抗増大を防止でき
ることになる。

［実施例］ 以下、本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。

第１図（Ａ）〜（Ｅ）にはＭＩＳＦＥＴを備えたＩＣの
製造工程が示されている。

このＩＣの製造方法を順に説明すれば、先ず、Ｐ−型単
結晶シリコンからなる半導体基板２１の所定の表面にフ
ィールド酸化膜２２およびＰ＋型チャネルストッパ領域
２３を形成する。ここで、フィールド酸化膜２２は、例
えば、それが設けられる領域以外の半導体基板２１の上
面をＣＶＤ技術によって得られるＳｉ、Ｎ４膜等のマス
クで覆った後に、半導体基板２１の上面を選択的に酸化
することによって形成する。一方、チャンネルストッパ
領域２３は、フィールド酸化膜２２を形成する前に予め
半導体基板２１の表面に例えばイオン打込みによってＰ
＋型不純物を導入しておき、この不純物をフィールド酸
化膜形成のための熱酸化工程中に拡散することによって
形成する。なお、このイオン打込みの際のマスクとして
は、フィールド酸化膜２２を形成する際のマスクと、こ
れを形成するときのフォトレジストマスクを用いる。

次に、半導体基板２１上面を酸化することによってゲー
ト絶縁膜２４を形成し、その後、ＣＶＤ技術によって多
結晶シリコンを半導体基板２１上の全面に形成し、低抵
抗化のためにリン拡散を行なって多結晶シリコン層２５
を形成する。次に。

ＣＶＤ技術によりシリコン酸化膜を前記多結晶シリコン
の全面に形成する。そして、このシリコン酸化膜と、多
結晶シリコンの不要な部分を選択的にエツチングして多
結晶シリコン／！２５とシリコン酸化膜Ｍ２６からなる
ゲート電極を形成する。

なお、このゲート電極における上記多結晶シリコン層２
５の代りにシリサイド層またはポリサイド層が用いられ
る場合もある。次に、フィールド酸化膜２２およびシリ
コン酸化膜／ｌ！１２６をマスクにして半導体基板２１
の表面にＮ型不純物（例えばリン）をイオン打込みによ
って導入する。そして、半導体基板２１をアニールする
ことによって半導体基板２１の表面に導入したＮ型不純
物を拡散してＮ−型半導体領域２８ａを形成する。この
Ｎ型不純物はＭＩＳＦＥＴのＮ−型のソース領域および
ドレイン領域を形成するためのものである。次に、半導
体基板２１上の全面にＣＶＤ技術によってシリコン酸化
膜を形成する。次に、シリコン酸化膜をその上面から除
去することによって多結晶シリコン２５とシリコン酸化
膜２６の側面にサイドウオール２７を形成する。次に、
半導体基板２１の全面に多結晶シリコン２９を堆積し、
この多結晶シリコン２９を例えばリン拡散するか、ある
いは多結晶シリコン２９にリンか砒素のイオン打込みす
ることによって低抵抗化を行なう。この多結晶シリコン
２９は多結晶シリコン層２５と自己整合的に絶縁され、
半導体基板２１に接続される。

ここまでの状態が第１図（Ａ）に示されている。

なお、ＭＩＳＦＥＴのＮ＋型のソース領域およびドレイ
ン領域となるＮ＋型半導体領域２８ｂは半導体基板２１
をアニールすることにより、多結晶シリコン２９に導入
したＮ型不純物を拡散することによって形成する。具体
的には、例えば、多結晶シリコン２９にリン拡散を行な
い、０．２〜０゜３μｍ深さのＮ＋型半導体領域（拡散
層）２８ｂと１０１９〜１０２０ケ／ｄ程度にリンドー
プされた０、０５〜０．１μｍの粒径をもった多結晶シ
リコン層２９ａとを形成する。

次に、多結晶シリコンＪＩｆ２９の不要部分を選択的に
エツチングして容量部下層電極２９ａおよびパッド層２
９ｂを形成する。その後、パッドＮ２９ｂ以外の領域を
フォトレジスト３０で覆い、フォトレジスト３０をマス
クとして選択的にパッド層２９ｂに砒素イオンを１０２
０ケ／ｄ以上打ち込む。その後、９００〜９５０　’Ｃ
のアニールを行ない、パッド層２９ｂにおける多結晶シ
リコンの粒径を約０．２μｍ以上に成長させる。ここま
での状態が第１図（Ｂ）に示されている。

次に、容量部組縁膜３１を形成するために、マスクとし
たフォトレジスト３０を除去すると共に、半導体基板２
１上の全面に絶縁膜を形成する。この絶縁膜としては、
例えばＣＶＤ技術によって得られるＳｉ、Ｎ、膜か、Ｓ
ｉ、Ｎ、膜とこのＳｉ、Ｎ４膜を熱酸化して得られるＳ
　ｉ　Ｏ２膜との２層膜が用いられる。次に、半導体基
板２１上の全面に多結晶シリコンを堆積する０次いで、
多結晶シリコンをリン拡散するか、あるいは多結晶シリ
コンにリンか砒素のイオン打込みすることによって低抵
抗化する。次に、多結晶シリコンおよび容量部組縁膜３
１の不要な部分を選択的にエツチングする。

これによって、容量部組縁膜３１、容量部上ＮＪ主電極
２が形成される。次に、半導体基板２１上の全面にＰＳ
ＧまたはＢＰＳＧからなる絶縁膜３３を形成する。そし
て、パッド層２９ｂ上の絶縁膜３３を選択的に除去して
、接続孔３４を形成する。

次に、導電層３６を形成するために、半導体基板２１上
の全面にアルミニウム層を形成する。このアルミニウム
層は例えば蒸着技術によって形成する。そして、アルミ
ニウム層の不要な部分をドライエツチング技術によって
選択的に除去して導電層３６を形成する。ここまでの状
態が第１図（Ｃ）に示されている。

その後、種々の工程を経て半導体装置が完成する。

このような実施例の半導体装置の製造方法によれば、次
のような効果を得ることができる。

即ち、上記実施例では、パッド層２９ｂの上に導電層３
６を形成するに際して予めパッド層２９ｂの結晶粒径を
イオン打込みおよびアニールを通じて大径化しておくよ
うにしたので、パッド層２９ｂを構成する多結晶シリコ
ンと導電層３６を構成する金属との反応が抑制される。

その結果、多結晶シリコン−金属接触抵抗の増大および
金属層の抵抗増大を抑制でき、半導体装置の高速化およ
び信頼性の向上が図れることになる。

また、上記実施例では、バッドＭ２９ｂに高濃度にイオ
ン打込みを行なっているので、ソース領域の接合深さの
多少の増大は避けられないが、パッド層２９ｂにのみ選
択的に高濃度にイオン打止みを行なっているためドレイ
ン領域の接合深さの増大を回避できることになる。その
結果、接合深さの増大に起因する不都合を最小限に抑え
ることができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、高濃度イオン打込みを多結晶シリコン２９のパ
ターニング後に行なっているが、第１図（Ａ）の段階で
行なっても良い。つまり、多結晶シリコン２９のパター
ニング前にフォトレジストをマスクとしてパッド層２９
ｂの形成領域にのみイオン打込みを行なっても良い。さ
らに、第２図に示すように絶縁膜３３に接触孔３４を開
孔した後に、上記接触孔３４を通してパッドＪｉ１２９
ｂに選択的にイオン打込みを行なっても良い。また。

第３図に示すように、イオン打込みを、ウェーハ表面の
法線方向に対しθ＝７°以上の斜め方向から打ち込み、
段差側壁部の多結晶シリコン層にも充分な打込み量を確
保するようにして、該部での多結晶シリコンー金属接続
特性をも向上させるようにしても良い。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

本発明に係る半導体装置の製造方法は、予め多結晶シリ
コン層にイオン打込みを行なうと共に７ニールを行って
該多結□晶シリコン層の結晶粒径を大径化しておいた後
、その多結晶シリコン層の上に金属層を形成するように
したので、多結晶シリコンの結晶が安定化して多結晶シ
リコン層と金属層との反応を抑制でき、多結晶シリコン
−金属接触抵抗の増大および金属層の抵抗増大を防止で
きることになる。

【図面の簡単な説明】 第１図（Ａ）〜（Ｃ）は本発明に係る半導体装置の製造
方法の実施例の工程図、 第２図は本発明に係る半導体装置の製造方法の他の実施
例の部分図、 第３図は本発明に係る半導体装置の製造方法のさらに他
の実施例の部分図、 第４図は従来の半導体装置の縦断面図である。 ２１・・・・半導体基板、２９ｂ・・・・パッド暦、３
４・・・・導電層。

Claims (1)

1. 【特許請求の範囲】 １、多結晶シリコン層に接続される金属層を形成するに
   あたり、予め上記多結晶シリコン層にイオン打込みを行
   なうと共に熱処理を行って該多結晶シリコン層における
   結晶粒径を大径化しておくようにしたことを特徴とする
   半導体装置の製造方法。 ２、上記多結晶シリコン層における結晶粒径の大きさを
   約０．２μｍ以上となるように成長させておくことを特
   徴とする請求項１記載の半導体装置の製造方法。