JPH0395937A - Soi型半導体装置及びその製造方法 - Google Patents

Soi型半導体装置及びその製造方法

Info

Publication number
JPH0395937A
JPH0395937A JP1230534A JP23053489A JPH0395937A JP H0395937 A JPH0395937 A JP H0395937A JP 1230534 A JP1230534 A JP 1230534A JP 23053489 A JP23053489 A JP 23053489A JP H0395937 A JPH0395937 A JP H0395937A
Authority
JP
Japan
Prior art keywords
film
recess
insulating film
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1230534A
Other languages
English (en)
Other versions
JP2509708B2 (ja
Inventor
Toru Yoshida
透 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1230534A priority Critical patent/JP2509708B2/ja
Priority to US07/684,932 priority patent/US5191397A/en
Priority to PCT/JP1990/001124 priority patent/WO1993017458A1/ja
Priority to KR1019900014130A priority patent/KR940002839B1/ko
Publication of JPH0395937A publication Critical patent/JPH0395937A/ja
Application granted granted Critical
Publication of JP2509708B2 publication Critical patent/JP2509708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/78654Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はSOI (s i l icon  onin
sulator)型半導体装置及びその製造方法に関す
るもので、特に超高速、超高集積のMOS集積回路に使
用されるものである。
(従来の技術) 従来、SOI型MOSトランジスタは、第4図又は第5
図に示すような断面構造をしている。
ここで、lはシリコン基板、2はSiO2膜、3は単結
晶シリコン膜、4はn+領域、5はゲート絶縁膜、6は
多結晶シリコンゲート、7は空乏層である。
第4図は単結晶シリコン膜3が厚い場合(チャネルfに
空乏化しない領域が残るような場合)のMOSトランジ
スタを示すものである。この場合は、ゲート電界がゲー
ト酸化膜5と空乏層7の両方に加わるため、チャネル領
域の電界強度が大きくなる。このため、このMOS}ラ
ンジスタは、単結晶シリコン膜3がシリコン基板(バル
クシリコン)lより結晶性が悪い分だけ電子の電界効果
移動度が下がり、又電流駆動能力が低下するという欠点
がある。
第5図は単結晶シリコン膜3が500入程度と薄い場合
(チャネル下が全て空乏化するような場合)のMOSト
ランジスタを示すものである。
この場合は、単結晶シリコン膜3に形成される空乏層が
、下地のSi02膜2まで突き抜けるために、SiO2
膜2に印加される電圧が大きくなる。
このため、ゲート絶縁膜5に印加される電圧が小さくな
り、電子の電界効果移動度が900〜1000cm2/
V−SとバルクMOSトランジスタの1.5倍以上に向
上する利点がある。
ところで、単結晶シリコン膜3の〆゜占いMOSトラン
ジスタでは、この単結晶シリコン膜3をさらに薄くする
ことにより、電子の電界効果移動度をバルクを走る電子
移動度(1 350cm2/V−S)に近ずけるとか可
能である。なお、これについては、吉見 信等“薄膜S
OIを用いた高性能50.1−MOSFETの特性解析
”,電子情報通信学会技術研究報告(シリコン材料・デ
バイス).SDM87−154,P.13〜P.18.
1988年1月に詳しく紀栽されている。
しかしながら、!11結晶シリコン膜 3が薄くなると
、第6図に示すように、RIE(reactive  
ion  etching)等のλ方性エッチングを用
いて、ドレイン又はソースとしてのn+領域4に達する
コンタクトホールを層間絶縁膜8に開ける場合、n+領
域4を突キ抜ケT: S i O 2膜2まてエッチン
グしてしまう危険性が非常に高くなる。こうなると、A
g電極9トn”領域4とのコンタクト部分の面積は、n
“領域4を突き抜けない場合に比べて、円柱状のコンタ
クトホールの半径をr1単結晶シリコン膜 3の膜厚を
dとすると、πr2−2πrd−πr 2( 1 − 
2 d / r )だけ減少する。但し、r>2dとす
る。即ち、軍結晶シリコン膜3の膜厚dが薄くなればな
るほど、A,l?電極9とn ” Bit域4とのコン
タクト部分の面積が小さくなり、そのコンタクト抵抗が
大きくなるという欠点がある。
なお、RIE等に変えてNH4F等によるウエットエッ
チングを用いる場合は、コンタクト整合の余裕を十分に
取らなければならず、高集積化に著しく不利となる。
また、単結晶シリコン膜3が薄いと、そこに形成する拡
散層も必然的に薄くなるため、拡散層配線の抵抗も大き
くなる。このため、単桔晶シリコン膜3を薄くすること
により電子の電界効果移動度を大きくし電流駆動能力を
上げても、集積回路としての高速動作は期待できなくな
る。よって、拡散層配線を使用することが不可能になり
、Ag配線やゲート多結晶シリコンのみで集積回路を構
成しなければならず、設計の自由度が制限されパターン
が大きくなるという欠点がある。
(発明が解決しようとする課題) このように、従来は、単結晶シリコン膜が薄くなり、コ
ンタクトホールが前記単結晶シリコン膜に形成されるn
“領域を突き抜けるため、Ap電極と前記n1領域との
コンタクト抵抗が大きくなるという欠点があった。また
、前記単結晶シリコン膜に形成される拡散層配線の配線
抵抗の増大により、拡散層配線が不可能になり、設計の
自由度が制限されパターンが大きくなるという欠点があ
った。
よって、本発明は、薄い単結晶シリコン膜を何するSO
I型MOS集積回路であっても、コンタクト抵抗を大き
くすることなく、かつ、拡散層配線の配線抵抗を大きく
することなく製作できるような高速、高性能、高品質の
SOI型半導体装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 上記目的を達或するために、本発明のSOI型MOS半
導体装置は、半導体基板と、この半導体基板上に形成さ
れる絶縁膜と、この絶縁膜に形成される拡散層配線と、
前記拡散層配線及び絶縁膜上に形成される半導体膜と、
この半導体膜に形成される半導体素子とを有している。
また、半導体基板と、この半導体基板上に形成される、
凹部を有する絶縁膜と、前記凹部を埋め込むように形成
される導電体と、前記導電体及び絶縁繰上に形成される
半導体膜と、前記凹部上の前記半導体頒に形戊される不
純物領域と、前記半導体膜及び不純物領域上に形成され
る層間絶縁膜と、前記層間絶縁膜を貫通し、少なくとも
前記不純物領域に達するような、前記凹部上に形成され
るコンタクトホールと、このコンタクトホールに形成さ
れる電極配線とを有している。
そして、このような半導体装置の製造方法としては、ま
ず、半導体基板上に絶縁膜を形成し、この絶縁膜に凹部
を形成する。また、この凹部に導電体を埋め込んで拡散
層配線を形成する。この後、前記拡散層配線及び絶縁膜
上に半導体膜を形成し、この半導体膜に半導体素子を形
成するというものである。
また、半導体基板上に絶′a膜を形成し、この絶縁膜に
凹部を形成する。また、この凹部に導電体を埋め込んだ
後、前記導電体及び絶縁膜上に半導体膜を形成する。さ
らに、前記凹部上の前記半導体膜に不純物領域を形成し
、前記不純物領域及び半導体膜上に層間絶縁膜を形成す
る。この後、前記凹部上に前記層間絶縁膜を貫通し少な
くとも前記不純物領域に達するようなコンタクトホール
を形成する。そして、このコンタクトホールに電極配線
を形戊するというものである。
(作 用) このような構成によれば、拡散層配線が半導体膜下の絶
縁膜に形成されるため、前記半導体膜が薄く形成されて
も、拡散層配線の配線抵抗が大きくなるということ4よ
ない。また、導電体が埋め込まれた凹部上に不純物領域
が形成され、又少なくとも前記不純物領域に達するよう
なコンタクトホールが前記凹部上に形成される。このた
め、コンタクトホールが前記不純物領域を突き抜けて形
成されても、前記導電体が存在するので、その下の絶縁
膜には達することがない。この結果、コンタクト部分の
面積は小さ,くならず、低いコンタクト抵抗を実現でき
る。
(実施例) 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
第1図(a)は本発明の一実施例に係わるSOI型MO
S半導体装置の平面パターンを示すものである。また、
第1図(b)は同図(a)の1−1=線に沿う断面図を
示すものである。
シリコン基板11上には膜厚約1μmの熱酸化膜又はC
VD酸化膜(絶縁膜)12が形成されている。この熱酸
化膜又はCVD酸化膜12には所定の領域、即ちコンタ
クトホール形成項域の直下に凹部1 3a,及び拡散層
配線形成領域に凹部13bがそれぞれ形成されている。
この凹部13a.  13bには導電体(例えば不純物
がドーブされた多結晶シリコン)  14a. 14b
が埋め込まれている。なお、凹部13bに埋め込まれた
導電体14bにより拡散層配線が形成される。また、熱
酸化膜又はCVD酸化膜l2及び導電体14a, 14
’b上に500入程度の薄い単結晶シリコン膜(半導体
膜) 15が形成されている。そして、111結晶シリ
コン膜15には半導体素子、例えばMOS}ランジスタ
が形成されている。
具体的には、凹部13a,  13b上のf.lt結品
シリコン膜15にはソース又はドレインとしてのn+不
純物領域l6が形成されている。n+不純物領域16間
のチャネル領域上にはゲート酸化膜I7が形成されてい
る。ゲート酸化111117上にはゲート電極18が形
成されている。なお、ゲート電極l8は不純物がドープ
された多結晶シリコンから構成することができる。そし
て、これらn+不純物領域t6、ゲート酸化膜l7及び
ゲート電極18によりMOSトランジスタが構成される
。さらに、全面には層間絶縁膜l9か形成されている。
層間絶縁膜19には、凹部13a上にコンタクトホール
20が形成されている。なお、コンタクトホール20は
、層間絶縁膜l9を貫通し、少なくともn“不純物領域
l6に達するように形成される。さらに、コンタクトホ
ール20内にAfl配線21が形成され、n゛不純物領
域1BとAN配線21とのコンタクトが取られている。
次に、第1図(a)及び(b)乃至第3図(a)及び(
b)を参照しながら本発明に係わるSOI型MOS半導
体装置の製造方法について詳細に説明する。ここで、第
2図(b)は同図(a)のm−n−線に沿う断面図を示
し、第3図(b)は同図(a)のm−m =線に沿う断
面図を示している。
まず、第2図(a)及び(b)に示すように、シリコン
基板11上に膜厚約1μmの熱酸化膜又はCVD酸化膜
l2を堆積形成する。この後、コンタクトホール形成領
域の直下及び拡散層配線形成領域となる部分の熱酸化膜
又はCVD酸化膜12をフォトリソグラフ工程により約
0.5μmエッチングし、凹部13a,  13bを形
成する。さらに、全面に第1の多結晶シリコン膜を堆積
形成した後、不純物をドーピングする。また、全面エッ
チバックを行うことにより、凹部13a,  13bに
は不純物がドープされた第1の多結晶シリコン(導電体
)14a, +4bが埋め込まれる。
次に、第3図(a)及び(b)に示すように、全面に非
結晶シリコン膜を約500入堆積形成する。この後、レ
ーザアニール、電子ビームアニル等により前記非結晶シ
リコン膜を結晶化し、li結晶シリコン膜l5を形成す
る。また、この単結晶シリコン膜【5をフォトリソグラ
フ工程を用いて島状にエッチングすることにより、素子
能動領域を形成する。さらに、熱酸化法を用いてゲート
酸化膜17を形成した後、全面には第2の多結晶シリコ
ン膜を堆積形成する。また、前記第2の多結晶シリコン
膜を導電体にするためリン(P)を拡散する。この後、
フォトリソグラフ工程を用いてゲート電極l8及び多結
晶シリコン配線(図示せず)を形成する。さらに、この
ゲート電極18をマスクにしてリン又はヒ素(As)を
イオン注入し、ソース又はドレインとしてのn゛不純物
領域l6を形成する。
次に、第1図(a)及び(b)に示すように、全面に層
間絶縁膜l9を堆積形成した後、フォトリソグラフ工程
を用いて凹部13a上の層間絶縁膜19にコンタクトホ
ール20を形戊する。また、コンタクトホール20内に
AfI配線21を形成し、n゛不純物領域l6とAl配
線2lとのコンタクトを取る。
このような構或によれば、拡散層配線は、薄く形成され
たr1t結昂シリコン膜l5に形成されることなく、熱
酸化膜又はCVD酸化B!2に形成された凹部13bに
形成されている。即ち、拡散層配線は、熱酸化膜又はC
VD酸化膜12の凹部13bに埋め込まれた第1の多結
晶シリコン+4bにより構或される。これにより、拡散
層配線の配線抵抗を小さくすることが可能になると共に
、設計の自由度が上るため高集積化にとっても有利にな
る。
また、Aj7配線2lとn“不純物領域i6とのコンタ
クトをとるためのコンタクトホール2o直下には、第1
の多結晶シリコン14aの埋め込まれた凹部13aが形
成されている。このため、R I E ″.Irによっ
て形成されるコンタクトホールは、ソース又はドレイン
としてのn+不純物領域1Gを突き抜けて形成されても
、凹部13aに第1の多結晶シリコン 14aが存在す
るため、その下の熱酸化膜又はCVD酸化膜I2に達す
ることはない。よって、Ag配線2lとn+不純物領域
16とのコンタクト部分の面積が小さくなることはなく
、AJ配線21トn+不純物領域1Gとのコンタクト抵
抗が大きくなるのを防ぐことができる。
なお、前記実施例では、nチャネルのSOI型MOS半
導体装置について述べてきたが、pチャネル型又は相捕
型のMOS半導体装置であっても本発明を適用すること
ができる。また、多結晶シリコン 14a.  14b
は独自に不純物をドーピングして形成したが、イオン注
入法によりn+不純物領域l6の形戊と同時に形成して
もよい。さらに、凹部13a.  13bに埋め込まれ
る導電体は多結晶シリコンに限らず、単結晶シリコン、
非結晶シリコン、シリサイド、ポリサイド、高融点金属
等であってもよい。
[発明の効果] 以上、説明したように、本発明のSOI型半導体装置及
びその製造方法によれば、次のような効果を奏する。
薄く形成された単結晶シリコン膜に拡散層配線を形成す
ることなく、その直下の絶縁膜に凹部を形成し、この凹
部に拡散層配線を形成している。
このため、拡散層配線の配線抵抗が小さくなると共に、
設計の自由度が向上し、高集積化にとっても有利になる
また、導電体が埋め込まれた凹部上にコンタクトホール
を形成している。このため、コンタクトホールがソース
又はドレインとしてのn+不純物領域を突き抜けて形成
されても、コンタクト部分の面積が小さくなることはな
い。
即ち、コンタクト抵抗を大きくすることなく、かつ、拡
散層配線の配線抵抗を大きくすることなく製作できるよ
うな高速、高性能、高品質のSOI型MOS半導体装置
を提供することができる。
【図面の簡単な説明】
第1図(a)は本発明の一実施例に係わるSOI型MO
S半導体装置を示す平面パターン図、第1図(b)は前
記第1図(a)の1−1″線に沿う断面図、第2図(a
)は本発明の一丈施例に係わるSOI型MOS半導体装
置の製造方法を説明するための平面パターン図、筆2図
(b)は前記第2図(a)のn−n=線に沿う断面図、
第3図(a)は本発明の一実施例に係わるSOI型MO
S半導体装置の製造方法を説明するための平面パターン
図、第3図(b)は前記第3図(a)のm−m ”線に
沿う断面図、第4図乃至び第6図は、それぞれ従来のS
OI型MOS半導体装置を示す断面図である。 11・・・シリコン基板、12・・・熱酸化膜又はCV
D酸化膜、13a, 13b−..凹部、14a, 1
4b −・・導電体、I5・・・単結晶シリコン膜、l
7・・・ゲート酸化膜、l8・・・ゲート電極、l9・
・・層間絶縁膜、20・・・コンタクトホール、21・
・・Ap配線。 14b 18 20 (a)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板と、この半導体基板上に形成される絶
    縁膜と、この絶縁膜に形成される拡散層配線と、前記拡
    散層配線及び絶縁膜上に形成される半導体膜と、この半
    導体膜に形成される半導体素子と具備したことを特徴と
    するSOI型半導体装置。
  2. (2)半導体基板と、この半導体基板上に形成される、
    凹部を有する絶縁膜と、前記凹部を埋め込むように形成
    される導電体と、前記導電体及び絶縁膜上に形成される
    半導体膜と、前記凹部上の前記半導体膜に形成される不
    純物領域と、前記半導体膜及び不純物領域上に形成され
    る層間絶縁膜と、前記層間絶縁膜を貫通し、少なくとも
    前記不純物領域に達するような、前記凹部上に形成され
    るコンタクトホールと、このコンタクトホールに形成さ
    れる電極配線とを具備することを特徴とするSOI型半
    導体装置。
  3. (3)半導体基板上に絶縁膜を形成する工程と、この絶
    縁膜に凹部を形成する工程と、この凹部に導電体を埋め
    込んで拡散層配線を形成する工程と、前記拡散層配線及
    び絶縁膜上に半導体膜を形成する工程と、この半導体膜
    に半導体素子を形成する工程とを具備することを特徴と
    するSOI型半導体装置の製造方法。
  4. (4)半導体基板上に絶縁膜を形成する工程と、この絶
    縁膜に凹部を形成する工程と、この凹部に導電体を埋め
    込む工程と、前記導電体及び絶縁膜上に半導体膜を形成
    する工程と、前記凹部上の前記半導体膜に不純物領域を
    形成する工程と、前記半導体膜及び不純物領域上に層間
    絶縁膜を形成する工程と、前記凹部上に前記層間絶縁膜
    を貫通し少なくとも前記不純物領域に達するようなコン
    タクトホールを形成する工程と、このコンタクトホール
    に電極配線を形成する工程とを具備することを特徴とす
    るSOI型半導体装置の製造方法。
JP1230534A 1989-09-07 1989-09-07 Soi型半導体装置及びその製造方法 Expired - Lifetime JP2509708B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1230534A JP2509708B2 (ja) 1989-09-07 1989-09-07 Soi型半導体装置及びその製造方法
US07/684,932 US5191397A (en) 1989-09-07 1990-09-04 SOI semiconductor device with a wiring electrode contacts a buried conductor and an impurity region
PCT/JP1990/001124 WO1993017458A1 (en) 1989-09-07 1990-09-04 Soi-type semiconductor device and method of producing the same
KR1019900014130A KR940002839B1 (ko) 1989-09-07 1990-09-07 Soi형 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1230534A JP2509708B2 (ja) 1989-09-07 1989-09-07 Soi型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0395937A true JPH0395937A (ja) 1991-04-22
JP2509708B2 JP2509708B2 (ja) 1996-06-26

Family

ID=16909256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1230534A Expired - Lifetime JP2509708B2 (ja) 1989-09-07 1989-09-07 Soi型半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP2509708B2 (ja)
KR (1) KR940002839B1 (ja)
WO (1) WO1993017458A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406102A (en) * 1993-06-22 1995-04-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5929488A (en) * 1994-04-05 1999-07-27 Kabushiki Kaisha Toshiba Metal-oxide semiconductor device
JP2013077817A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013077815A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194366A (ja) * 1984-10-16 1986-05-13 Toshiba Corp 薄膜トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125663A (ja) * 1983-01-05 1984-07-20 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPS63265464A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194366A (ja) * 1984-10-16 1986-05-13 Toshiba Corp 薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406102A (en) * 1993-06-22 1995-04-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5929488A (en) * 1994-04-05 1999-07-27 Kabushiki Kaisha Toshiba Metal-oxide semiconductor device
JP2013077817A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013077815A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
WO1993017458A1 (en) 1993-09-02
KR910007140A (ko) 1991-04-30
KR940002839B1 (ko) 1994-04-04
JP2509708B2 (ja) 1996-06-26

Similar Documents

Publication Publication Date Title
US4879584A (en) Semiconductor device with isolation between MOSFET and control circuit
US6638823B2 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
JP3860672B2 (ja) トランジスタの製造方法およびその製造方法によって製造されたトランジスタ
JP4058751B2 (ja) 電界効果型トランジスタの製造方法
JPH0355984B2 (ja)
JPH1197693A (ja) 半導体装置およびその製造方法
CN101026157A (zh) 半导体器件及其制作方法
US10559593B1 (en) Field-effect transistors with a grown silicon-germanium channel
JPS58202575A (ja) 長さの短い拡散領域を含む半導体素子の製造方法
JPH0395937A (ja) Soi型半導体装置及びその製造方法
JP3196229B2 (ja) 半導体装置
JPH11121757A (ja) 半導体装置およびその製造方法
JPH05114734A (ja) 半導体装置
JPS59168675A (ja) 半導体装置の製法
JPS6020582A (ja) Misトランジスタ及びその製造方法
JPH0548108A (ja) 半導体装置およびその製造方法
JPH10135348A (ja) 電界効果型半導体装置
JPH06181312A (ja) 半導体装置及びその製造方法
JP2004022555A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPH065795B2 (ja) 半導体装置
JPS59138367A (ja) 半導体装置
JP2739849B2 (ja) 半導体集積回路の製造方法
JP2531688B2 (ja) 半導体装置の製造方法
JPS59138377A (ja) Misトランジスタ及びその製造方法
JPH0517701B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14