JPS61237448A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61237448A JPS61237448A JP7889685A JP7889685A JPS61237448A JP S61237448 A JPS61237448 A JP S61237448A JP 7889685 A JP7889685 A JP 7889685A JP 7889685 A JP7889685 A JP 7889685A JP S61237448 A JPS61237448 A JP S61237448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- bpsg film
- shaped
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＬＳＩなどの半導体装置を製造する方法に関
し、特に層間絶縁膜やパッシベーション膜としてＢＰＳ
Ｇ （ボロン・リン・シリコンガラス）膜を使用した半
導体装置の製造方法に関するものである。
し、特に層間絶縁膜やパッシベーション膜としてＢＰＳ
Ｇ （ボロン・リン・シリコンガラス）膜を使用した半
導体装置の製造方法に関するものである。
（従来技術）
ＬＳＩなどの半導体装置において、配線が段差部で断線
するのを防止、するために、絶縁膜は平坦化されること
が要求される。
するのを防止、するために、絶縁膜は平坦化されること
が要求される。
絶縁膜としてＰＳＧ （リン・シリコンガラス）膜が使
用されている。しかし、プロセスの低温化が進んでいる
現状にあって、ＰＳＧ膜は１０００℃前後で熱処理しな
いと十分に平坦化せず、低温リフロー（９５０℃以下）
ではステップ・カバレージの点で問題が出てくる。なお
、熱処理により平坦化することをリフローと呼ぶ。
用されている。しかし、プロセスの低温化が進んでいる
現状にあって、ＰＳＧ膜は１０００℃前後で熱処理しな
いと十分に平坦化せず、低温リフロー（９５０℃以下）
ではステップ・カバレージの点で問題が出てくる。なお
、熱処理により平坦化することをリフローと呼ぶ。
そこで、ＰＳＧにＢ（ボロン）を入れることにより低温
リフローが可能なりＰＳＧ膜を絶縁膜として使用するこ
とが検討されている。ＢＰＳＧ膜は８５０〜９００℃程
度の温度でリフローできるため、低温リフローでもステ
ップ・カバレージに対する問題はなくなる。
リフローが可能なりＰＳＧ膜を絶縁膜として使用するこ
とが検討されている。ＢＰＳＧ膜は８５０〜９００℃程
度の温度でリフローできるため、低温リフローでもステ
ップ・カバレージに対する問題はなくなる。
しかしながら、ＢＰＳＧ膜では、ＢとＰ（リン）の組成
により、その後に行なわれるリン拡散などの熱処理によ
り再結晶化が起り結晶が析出することがある。というこ
とがわかった、この結晶は直径が２０〜３０μｍの大き
さにも成長する。これに対し、ＢＰＳＧ膜に開けられる
コンタクトホールの径が例えば２μｍ程度であるので、
このＢＰＳＧ膜の結晶がコンタクトホール開孔後に発生
するとコンタクトホールが埋まってしまい、歩留りが低
下する。
により、その後に行なわれるリン拡散などの熱処理によ
り再結晶化が起り結晶が析出することがある。というこ
とがわかった、この結晶は直径が２０〜３０μｍの大き
さにも成長する。これに対し、ＢＰＳＧ膜に開けられる
コンタクトホールの径が例えば２μｍ程度であるので、
このＢＰＳＧ膜の結晶がコンタクトホール開孔後に発生
するとコンタクトホールが埋まってしまい、歩留りが低
下する。
（目的）
本発明は、絶縁膜として低温リフローが可能なりＰＳＧ
膜を使用して半導体装置を製造する方法において、その
後の熱処理工程においてもＢＰＳＧ膜に結晶が析出しな
いような方法を提供することを目的とするものである。
膜を使用して半導体装置を製造する方法において、その
後の熱処理工程においてもＢＰＳＧ膜に結晶が析出しな
いような方法を提供することを目的とするものである。
（構成）
本発明に係る製造方法は、絶縁膜としてＢＰＳＧ膜を形
成した後、このＢＰＳＧ膜に熱処理を施して平坦にする
工程を含む半導体装置の製造方法において、前記ＢＰＳ
Ｇ膜の平坦化工程の前又は後に前記ＢＰＳＧ膜の上に耐
湿性のある絶縁保護膜を形成することを特徴とする方法
である。
成した後、このＢＰＳＧ膜に熱処理を施して平坦にする
工程を含む半導体装置の製造方法において、前記ＢＰＳ
Ｇ膜の平坦化工程の前又は後に前記ＢＰＳＧ膜の上に耐
湿性のある絶縁保護膜を形成することを特徴とする方法
である。
ＢＰＳＧ膜の上に形成される耐湿性のある絶縁保護膜と
しては、ＰＳＧ膜又は他のＳｉＯ２膜を使用することが
できる。
しては、ＰＳＧ膜又は他のＳｉＯ２膜を使用することが
できる。
以下、実施例について本発明を具体的に説明する。
ヌ】０１Ｌ
第１図ないし第５図に示される一連の工程は、ＢＰＳＧ
膜を眉間絶縁膜とするＮＭＯ５の製造方法に本発明を適
用した一実施例を示すものである。
膜を眉間絶縁膜とするＮＭＯ５の製造方法に本発明を適
用した一実施例を示すものである。
（Ａ）第１図に示されるように、Ｐ型シリコン基板２に
、チャンネルストップ層４とＬＯＣＯ５法によるフィー
ルド酸化膜６を形成した後、ゲート酸化膜８を形成する
。その後、ポリシリコン膜を形成し１通常のフォトリソ
グラフィ一工程によりパターン化してゲート電極１０と
配線１２とを形成する。
、チャンネルストップ層４とＬＯＣＯ５法によるフィー
ルド酸化膜６を形成した後、ゲート酸化膜８を形成する
。その後、ポリシリコン膜を形成し１通常のフォトリソ
グラフィ一工程によりパターン化してゲート電極１０と
配線１２とを形成する。
（Ｂ）次に、第２図に示されるように、ソース領域１４
及びドレイン領域１６を形成した後、絶縁膜としてＢを
３モル％、Ｐを６モル％含有するＢＰＳＧ膜１８全１８
ＣＶＤ法により約４０００人の厚さに形成する。
及びドレイン領域１６を形成した後、絶縁膜としてＢを
３モル％、Ｐを６モル％含有するＢＰＳＧ膜１８全１８
ＣＶＤ法により約４０００人の厚さに形成する。
（Ｃ）次に、第３図に示されるように、ＢＰＳＧ膜１８
上に耐湿性のある絶縁保護膜として、Ｐを８モル％含有
するＰＳＧ膜２０を常圧ＣＶＤ法により約４０００人の
厚さに形成する。
上に耐湿性のある絶縁保護膜として、Ｐを８モル％含有
するＰＳＧ膜２０を常圧ＣＶＤ法により約４０００人の
厚さに形成する。
（Ｄ）その後、９００℃でリフローを行ない、第４図に
示されるようにＢＰＳＧ膜１８全１８ＳＧ膜２０を平坦
化させる。
示されるようにＢＰＳＧ膜１８全１８ＳＧ膜２０を平坦
化させる。
（Ｅ）その後、通常のフォトリソグラフィ一工程により
コンタクトホールを開孔した後、リン拡散を行ない、第
５図に示されるように、メタル配線層２２を形成する（
第５図）。
コンタクトホールを開孔した後、リン拡散を行ない、第
５図に示されるように、メタル配線層２２を形成する（
第５図）。
以後は従来の方法に従う。
本実施例において、工程（Ｅ）でリン拡散のための高温
熱処理を行なってもＢＰＳＧ膜１８全１８結晶化は起こ
らなかった。
熱処理を行なってもＢＰＳＧ膜１８全１８結晶化は起こ
らなかった。
また、この製造方法により得られたＮＭＯ５を２気圧、
１２０℃のＨ２０雰囲気中で２００時間の信頼性試験を
行なった結果、問題は全く発生しなかった。
１２０℃のＨ２０雰囲気中で２００時間の信頼性試験を
行なった結果、問題は全く発生しなかった。
ヌ】１１１
上記の実施例ではＢＰＳＧ膜１８全１８し、更にその上
にＰＳＧ膜２０を形成した後にリフローを行なっている
が、本実施例ではＢＰＳＧ膜１８全１８した後、ＰＳＧ
膜２０を形成する前に９００℃でリフローを行なってＢ
ＰＳＧ膜１８全１８化させ、その後にＰＳＧ膜２０を形
成する。
にＰＳＧ膜２０を形成した後にリフローを行なっている
が、本実施例ではＢＰＳＧ膜１８全１８した後、ＰＳＧ
膜２０を形成する前に９００℃でリフローを行なってＢ
ＰＳＧ膜１８全１８化させ、その後にＰＳＧ膜２０を形
成する。
本実施例によれば、ＢＰＳＧ膜１８全１８Ｇ膜２０とを
形成した後にリフローを行なう上記実施例よりも平坦化
が進み、一層ステップカバレージの優れた絶縁膜を得る
ことができる。
形成した後にリフローを行なう上記実施例よりも平坦化
が進み、一層ステップカバレージの優れた絶縁膜を得る
ことができる。
本実施例の場合もＢＰＳＧ膜１８全１８晶化は起こらず
、また、信頼性試験の結果にも問題はなかった。
、また、信頼性試験の結果にも問題はなかった。
耐湿性のある絶縁保護膜として、ＰＳＧ膜２０に代えて
Ｐを含有しない５ｉＯ２１ＩＫを使用した場合にも同様
の結果を得ることができる。
Ｐを含有しない５ｉＯ２１ＩＫを使用した場合にも同様
の結果を得ることができる。
本発明はＮＭＯ５，ＰＭＯ５，０ＭＯ８＋７）製造方法
の他、バイポーラトランジスタの製造方法にも適用する
ことができる。
の他、バイポーラトランジスタの製造方法にも適用する
ことができる。
（効果）
本発明では、ＢＰＳＧ膜を絶縁膜に使用して低温リフロ
ーによる優れたステップカバレージを達成してメタル配
線の断線やマイグレーションなどを低減させるとともに
、ＢＰＳＧ膜の上に耐湿性のある絶縁保護膜を形成する
ことにより、その後のリン拡散などの高温熱処理を行な
ってもＢＰＳＧ膜の問題点である再結晶化が起こらない
ようにすることができる。
ーによる優れたステップカバレージを達成してメタル配
線の断線やマイグレーションなどを低減させるとともに
、ＢＰＳＧ膜の上に耐湿性のある絶縁保護膜を形成する
ことにより、その後のリン拡散などの高温熱処理を行な
ってもＢＰＳＧ膜の問題点である再結晶化が起こらない
ようにすることができる。
第１図ないし第５図は一実施例を工程順に示す半導体装
置の断面図（ハツチングは一部省略）である。 １８・・・・・・ＢＰＳＧ膜、 ２０・・・・・・ＰＳＧ膜。
置の断面図（ハツチングは一部省略）である。 １８・・・・・・ＢＰＳＧ膜、 ２０・・・・・・ＰＳＧ膜。
Claims (1)
- （１）絶縁膜としてＢＰＳＧ膜を形成した後、このＢＰ
ＳＧ膜に熱処理を施して平坦にする工程を含む半導体装
置の製造方法において、 前記ＢＰＳＧ膜の平坦化工程の前又は後に前記ＢＰＳＧ
膜の上に耐湿性のある絶縁保護膜を形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7889685A JPS61237448A (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7889685A JPS61237448A (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237448A true JPS61237448A (ja) | 1986-10-22 |
Family
ID=13674574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7889685A Pending JPS61237448A (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237448A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5169802A (en) * | 1991-06-17 | 1992-12-08 | Hewlett-Packard Company | Internal bridging contact |
| JPH0669192A (ja) * | 1991-06-20 | 1994-03-11 | Handotai Process Kenkyusho:Kk | 半導体装置の製造方法 |
| US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
-
1985
- 1985-04-12 JP JP7889685A patent/JPS61237448A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| US5169802A (en) * | 1991-06-17 | 1992-12-08 | Hewlett-Packard Company | Internal bridging contact |
| US5410185A (en) * | 1991-06-17 | 1995-04-25 | Yeh; Jenn L. | Internal bridging contact |
| JPH0669192A (ja) * | 1991-06-20 | 1994-03-11 | Handotai Process Kenkyusho:Kk | 半導体装置の製造方法 |
| US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451071B2 (ja) | ||
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| KR100358128B1 (ko) | 게이트전극형성방법 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH0669039B2 (ja) | 半導体装置の製造方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPS62196870A (ja) | 半導体装置の製造方法 | |
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS6028247A (ja) | 半導体装置 | |
| JPS5916346A (ja) | 半導体装置の製造方法 | |
| KR100332134B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH1079393A (ja) | エピタキシャル成長層を持つシリコンウエハ及びその製造方法ならびにそのウエハを用いた半導体装置 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH04316370A (ja) | 半導体集積回路装置 | |
| JPH0441510B2 (ja) | ||
| JPS62186567A (ja) | 半導体装置の製造方法 | |
| JPH0154867B2 (ja) | ||
| JPS6254469A (ja) | 半導体装置の製造方法 | |
| JPH01200654A (ja) | 半導体装置の製造方法 |