JPH04316370A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04316370A JPH04316370A JP8278591A JP8278591A JPH04316370A JP H04316370 A JPH04316370 A JP H04316370A JP 8278591 A JP8278591 A JP 8278591A JP 8278591 A JP8278591 A JP 8278591A JP H04316370 A JPH04316370 A JP H04316370A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- oxide film
- integrated circuit
- pressure cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052796 boron Inorganic materials 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 9
- 239000011574 phosphorus Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 is grown Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、高耐圧トランジスタを有するデバイスにおいて、安
定した耐圧特性を得ることが可能な半導体集積回路装置
の構造に関する。
し、高耐圧トランジスタを有するデバイスにおいて、安
定した耐圧特性を得ることが可能な半導体集積回路装置
の構造に関する。
【０００２】
【従来の技術】従来の高耐圧トランジスタにおいては、
図２に示す様に、ゲート形成を行ったのちに、高耐圧特
性を得るため不純物濃度の薄いソース，ドレインを形成
したのち、ゲートの保護膜として薄い酸化膜および層間
絶縁膜としてリン，ホウ素を含む常圧ＣＶＤ絶縁膜を形
成しているため、常圧ＣＶＤ絶縁膜を成長後のリフロー
性を良くする熱処理（例えば９００℃，Ｎ２ ＋１％Ｏ
２ 雰囲気１５分＋Ｏ２ 雰囲気１５分＋Ｈ２ ，Ｏ２
雰囲気１５分）工程において、常圧ＣＶＤ絶縁膜より
、リンまたはホウ素がゲートの保護膜としての薄い酸化
膜を介して、ソース，ドレインにしみ込んで、結果的に
、ソース，ドレインの不純物濃度が高くなり、耐圧が低
下し（通常耐圧２０Ｖ〜２５Ｖに対して１０Ｖ〜１５Ｖ
に低下）不具合が発生していた。
図２に示す様に、ゲート形成を行ったのちに、高耐圧特
性を得るため不純物濃度の薄いソース，ドレインを形成
したのち、ゲートの保護膜として薄い酸化膜および層間
絶縁膜としてリン，ホウ素を含む常圧ＣＶＤ絶縁膜を形
成しているため、常圧ＣＶＤ絶縁膜を成長後のリフロー
性を良くする熱処理（例えば９００℃，Ｎ２ ＋１％Ｏ
２ 雰囲気１５分＋Ｏ２ 雰囲気１５分＋Ｈ２ ，Ｏ２
雰囲気１５分）工程において、常圧ＣＶＤ絶縁膜より
、リンまたはホウ素がゲートの保護膜としての薄い酸化
膜を介して、ソース，ドレインにしみ込んで、結果的に
、ソース，ドレインの不純物濃度が高くなり、耐圧が低
下し（通常耐圧２０Ｖ〜２５Ｖに対して１０Ｖ〜１５Ｖ
に低下）不具合が発生していた。
【０００３】
【発明が解決しようとする課題】上述した従来の高耐圧
トランジスタを有する半導体集積回路装置では、ゲート
の保護膜として薄い酸化膜（１００〜５００オングスト
ローム）しかないため、その上に層間絶縁膜として常圧
ＣＶＤ絶縁膜を成長した場合、常圧ＣＶＤ絶縁膜のリフ
ロー性を良くする熱処理工程において、拡散炉のローデ
ィング位置による熱履歴のばらつき、または、リフロー
性を良くするため熱処理時間を延ばした時等、常圧ＣＶ
Ｄ絶縁膜よりリンまたは、ホウ素が保護膜としての薄い
酸化膜を介し、不純物濃度の低い、ソース，ドレインに
しみ込み、結果的に濃度が高くなり、耐圧が低下すると
いう問題点があった。
トランジスタを有する半導体集積回路装置では、ゲート
の保護膜として薄い酸化膜（１００〜５００オングスト
ローム）しかないため、その上に層間絶縁膜として常圧
ＣＶＤ絶縁膜を成長した場合、常圧ＣＶＤ絶縁膜のリフ
ロー性を良くする熱処理工程において、拡散炉のローデ
ィング位置による熱履歴のばらつき、または、リフロー
性を良くするため熱処理時間を延ばした時等、常圧ＣＶ
Ｄ絶縁膜よりリンまたは、ホウ素が保護膜としての薄い
酸化膜を介し、不純物濃度の低い、ソース，ドレインに
しみ込み、結果的に濃度が高くなり、耐圧が低下すると
いう問題点があった。
【０００４】本発明の目的は、常圧ＣＶＤ膜のリフロー
性を良くする熱処理工程において、ソース，ドレインに
リンまたはホウ素がしみ出し、耐圧低下することを防止
できる半導体集積回路装置を提供することにある。
性を良くする熱処理工程において、ソース，ドレインに
リンまたはホウ素がしみ出し、耐圧低下することを防止
できる半導体集積回路装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の高耐圧トランジ
スタを有する半導体集積回路装置では、ゲートの保護膜
として薄い酸化膜の上に、層間絶縁膜として常圧ＣＶＤ
膜、例えばＢＰＳＧ膜よりリンまたはホウ素がソース，
ドレインにしみ出すことを防止することを目的とした薄
いシリコン窒化膜（１００〜５０００オングストローム
）と、（但しシリコン窒化膜の膜厚については、１００
〜５００オングストローム程度とし、それ以上となった
場合、層間絶縁膜にソース，ドレイン用のコンタクトホ
ールを形成する時、困難であるため、５００オングスト
ローム以上とすると不具合が発生する。また１００オン
グストローム以下の場合リンまたはホウ素のしみ出しの
バリアになりえない不具合が発生する）常圧ＣＶＤ膜を
備えているという特徴がある。
スタを有する半導体集積回路装置では、ゲートの保護膜
として薄い酸化膜の上に、層間絶縁膜として常圧ＣＶＤ
膜、例えばＢＰＳＧ膜よりリンまたはホウ素がソース，
ドレインにしみ出すことを防止することを目的とした薄
いシリコン窒化膜（１００〜５０００オングストローム
）と、（但しシリコン窒化膜の膜厚については、１００
〜５００オングストローム程度とし、それ以上となった
場合、層間絶縁膜にソース，ドレイン用のコンタクトホ
ールを形成する時、困難であるため、５００オングスト
ローム以上とすると不具合が発生する。また１００オン
グストローム以下の場合リンまたはホウ素のしみ出しの
バリアになりえない不具合が発生する）常圧ＣＶＤ膜を
備えているという特徴がある。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例の高耐圧トランジスタを有す
る半導体集積回路装置の断面図である。
。図１は本発明の一実施例の高耐圧トランジスタを有す
る半導体集積回路装置の断面図である。
【０００７】図１には、Ｐ型の高耐圧トランジスタの構
造を示すが、通常のトランジスタと同様にＰ型シリコン
基板１中にＮウェル層２と、その中にＰ型低濃度層３を
形成している。またシリコン基板上にゲート酸化膜４と
、その上にゲート多結晶シリコン５があり、ゲート多結
晶シリコン５を保護するための多結晶シリコン酸化膜６
が覆う形となっている。その上に層間絶縁膜としての、
シリコン窒化膜７とＢＰＳＧ膜８がある。
造を示すが、通常のトランジスタと同様にＰ型シリコン
基板１中にＮウェル層２と、その中にＰ型低濃度層３を
形成している。またシリコン基板上にゲート酸化膜４と
、その上にゲート多結晶シリコン５があり、ゲート多結
晶シリコン５を保護するための多結晶シリコン酸化膜６
が覆う形となっている。その上に層間絶縁膜としての、
シリコン窒化膜７とＢＰＳＧ膜８がある。
【０００８】次に上記構造のトランジスタの工程フロー
を示すが、従来と同じ工程をとってＰ型シリコン基板１
上に、ゲート酸化膜４を形成し、次にゲート多結晶シリ
コン５のパターニングを行い、多結晶シリコン酸化膜６
を形成したのち、ホウ素注入によりＰ型低濃度層３を形
成する。次にリン，ホウ素のバリアとなる層間絶縁膜で
あるシリコン窒化膜７を成長し、その上にＢＰＳＧ膜８
を形成する。次にＢＰＳＧ膜８のリフロー性を良くする
ための熱処理を行う。
を示すが、従来と同じ工程をとってＰ型シリコン基板１
上に、ゲート酸化膜４を形成し、次にゲート多結晶シリ
コン５のパターニングを行い、多結晶シリコン酸化膜６
を形成したのち、ホウ素注入によりＰ型低濃度層３を形
成する。次にリン，ホウ素のバリアとなる層間絶縁膜で
あるシリコン窒化膜７を成長し、その上にＢＰＳＧ膜８
を形成する。次にＢＰＳＧ膜８のリフロー性を良くする
ための熱処理を行う。
【０００９】
【発明の効果】以上説明したように本発明は、高耐圧ト
ランジスタを有する半導体集積回路装置において、高耐
圧トランジスタのソース，ドレインは通常のトランジス
タに比較して、耐圧を向上させる分濃度を薄くしていた
ため、常圧ＣＶＤ膜からのリンまたはホウ素のしみ出し
により、耐圧が低下する問題点があったが、常圧ＣＶＤ
膜の下に薄いシリコン窒化膜をもうけることにより、常
圧ＣＶＤ膜のリフロー性を良くするための熱処理工程に
おいて、ソース，ドレインに、リンまたはホウ素がしみ
出し耐圧を低下することを防止するという効果を有する
。
ランジスタを有する半導体集積回路装置において、高耐
圧トランジスタのソース，ドレインは通常のトランジス
タに比較して、耐圧を向上させる分濃度を薄くしていた
ため、常圧ＣＶＤ膜からのリンまたはホウ素のしみ出し
により、耐圧が低下する問題点があったが、常圧ＣＶＤ
膜の下に薄いシリコン窒化膜をもうけることにより、常
圧ＣＶＤ膜のリフロー性を良くするための熱処理工程に
おいて、ソース，ドレインに、リンまたはホウ素がしみ
出し耐圧を低下することを防止するという効果を有する
。
【図１】本発明の一実施例の断面図である。
【図２】従来の高耐圧トランジスタを有する半導体集積
回路装置の一例の断面図である。
回路装置の一例の断面図である。
１ Ｐ型シリコン基板
２ Ｎウェル層
３ Ｐ型低濃度層
４ ゲート酸化膜
５ ゲート多結晶シリコン
６ 多結晶シリコン酸化膜
７ シリコン窒化膜
８ ＢＰＳＧ膜
Claims (1)
- 【請求項１】 半導体基板の一主面の複数の素子活性
領域上に高耐圧トランジスタを有する半導体集積回路装
置において、前記領域に形成された高耐圧トランジスタ
用の不純物濃度の低いソース，ドレインと、基板表面に
形成されたゲート酸化膜と、該ゲート酸化膜上に形成さ
れたゲートとなるゲート多結晶シリコンと、ゲート多結
晶シリコンの表面に形成された保護膜である薄い酸化膜
と、該薄い酸化膜および前記ゲート酸化膜上に層間絶縁
膜として形成された１００〜５００オングストロームの
薄いシリコン窒化膜および常圧ＣＶＤ絶縁膜とを含むこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278591A JPH04316370A (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278591A JPH04316370A (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04316370A true JPH04316370A (ja) | 1992-11-06 |
Family
ID=13784072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278591A Pending JPH04316370A (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04316370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880519A (en) * | 1997-05-15 | 1999-03-09 | Vlsi Technology, Inc. | Moisture barrier gap fill structure and method for making the same |
| US5994749A (en) * | 1997-01-20 | 1999-11-30 | Nec Corporation | Semiconductor device having a gate electrode film containing nitrogen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254583A (ja) * | 1988-08-18 | 1990-02-23 | Seiko Epson Corp | Ｍｉｓ型半導体集積回路装置 |
-
1991
- 1991-04-16 JP JP8278591A patent/JPH04316370A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254583A (ja) * | 1988-08-18 | 1990-02-23 | Seiko Epson Corp | Ｍｉｓ型半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994749A (en) * | 1997-01-20 | 1999-11-30 | Nec Corporation | Semiconductor device having a gate electrode film containing nitrogen |
| US5880519A (en) * | 1997-05-15 | 1999-03-09 | Vlsi Technology, Inc. | Moisture barrier gap fill structure and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
| JP2889137B2 (ja) | 低漏洩基板プレート・トレンチｄｒａｍセルを製作する方法及びそれにより形成されるデバイス | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4937645A (en) | Semiconductor device and a method of manufacturing the same | |
| US6114734A (en) | Transistor structure incorporating a solid deuterium source for gate interface passivation | |
| US4377819A (en) | Semiconductor device | |
| WO1982003945A1 (en) | Process for manufacturing cmos semiconductor devices | |
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| US4355454A (en) | Coating device with As2 -O3 -SiO2 | |
| US5716891A (en) | Fabrication process of semiconductor device | |
| JPS61214555A (ja) | 半導体装置 | |
| US3972756A (en) | Method of producing MIS structure | |
| KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| US4319260A (en) | Multilevel interconnect system for high density silicon gate field effect transistors | |
| JP3063898B2 (ja) | 半導体装置の製造方法 | |
| US6410409B1 (en) | Implanted barrier layer for retarding upward diffusion of substrate dopant | |
| JPH04316370A (ja) | 半導体集積回路装置 | |
| JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| JPS6057661A (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JP2875575B2 (ja) | 半導体素子の製造方法 | |
| KR0167665B1 (ko) | 반도체 소자 제조시 불순물 침투 방지층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |