JPH0254583A - Ｍｉｓ型半導体集積回路装置 - Google Patents
Ｍｉｓ型半導体集積回路装置Info
- Publication number
- JPH0254583A JPH0254583A JP20554588A JP20554588A JPH0254583A JP H0254583 A JPH0254583 A JP H0254583A JP 20554588 A JP20554588 A JP 20554588A JP 20554588 A JP20554588 A JP 20554588A JP H0254583 A JPH0254583 A JP H0254583A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000002844 melting Methods 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 230000008018 melting Effects 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 239000002253 acid Substances 0.000 abstract description 5
- 239000003960 organic solvent Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 238000011109 contamination Methods 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 150000007513 acids Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高融点金属配線をゲート電極として用いるＭＩ
Ｓ型半導体集積回路装置に関し、高融点金属配線の配線
構造に関する。
Ｓ型半導体集積回路装置に関し、高融点金属配線の配線
構造に関する。
［従来の技術Ｉ
ＭＩＳ型半導体集積回路装置はＬＳＩからＶＬＳＩへと
進歩し、集積度でメガビット、微細化レベルでサブミク
ロン時代に突入した。さらに、高集積化、高速化、高信
頼性化への要求はとどまるところを知らないにれらの要
求に応えるため、回路技術、プロセス技術の分野で精力
的な開発が進められている。プロセス面で注目される技
（ホｊの一つに、ＶＬＳ Ｉの進歩に伴い適用が期待さ
れている高融点金属配線技術がある。
進歩し、集積度でメガビット、微細化レベルでサブミク
ロン時代に突入した。さらに、高集積化、高速化、高信
頼性化への要求はとどまるところを知らないにれらの要
求に応えるため、回路技術、プロセス技術の分野で精力
的な開発が進められている。プロセス面で注目される技
（ホｊの一つに、ＶＬＳ Ｉの進歩に伴い適用が期待さ
れている高融点金属配線技術がある。
高融点金属をゲート等の配線に適用する場合、いくつか
の構造がある。高融点金属膜の単層か、多結晶シリコン
を下にしいた重ね構造等、色々考えられている。しかし
、Ｓｉゲートプロセスと互換性をもたせ、巾広く使用さ
れていくには幾多の問題があり、巾広い実用にいたって
いない。
の構造がある。高融点金属膜の単層か、多結晶シリコン
を下にしいた重ね構造等、色々考えられている。しかし
、Ｓｉゲートプロセスと互換性をもたせ、巾広く使用さ
れていくには幾多の問題があり、巾広い実用にいたって
いない。
第２図（ａ）〜（Ｃ）、第３図（ａ）〜（ｃ）に断面略
図を示し、以下に従来方法について説明する。
図を示し、以下に従来方法について説明する。
第２図（ａ）に示すように、Ｎ型Ｓ１単結晶基板２１上
にＬＯＣＯＳ酸化膜２２、ゲート酸化膜２３を形成する
。第２図（ｂ）に示すように、高融点金属配線２４を形
成した後５イオン打込みによってＰ十拡散層２５を形成
する。第２図（ｃ）に示すように、眉間絶縁膜２６を形
成した後、ホトエツチングによりコンタクトホールの穴
あけをおこなう。その後、ＡＬ配線２７を形成する。
にＬＯＣＯＳ酸化膜２２、ゲート酸化膜２３を形成する
。第２図（ｂ）に示すように、高融点金属配線２４を形
成した後５イオン打込みによってＰ十拡散層２５を形成
する。第２図（ｃ）に示すように、眉間絶縁膜２６を形
成した後、ホトエツチングによりコンタクトホールの穴
あけをおこなう。その後、ＡＬ配線２７を形成する。
以上の構造だと、高融点金属配線を形成した後のレジス
ト膜や有機溶剤からの汚れに弱く、スレッショールド電
圧の変動や不安定性をきたすのと同時に、酸などの薬品
処理に弱くおかされやすい。又、熱処理中の雰囲気中に
酸素や水分があるとおかされやすく不安定である。
ト膜や有機溶剤からの汚れに弱く、スレッショールド電
圧の変動や不安定性をきたすのと同時に、酸などの薬品
処理に弱くおかされやすい。又、熱処理中の雰囲気中に
酸素や水分があるとおかされやすく不安定である。
第３図（ａ）に示すように、Ｎ型Ｓｉ単結晶基板３１上
にＬＯＣＯ３酸化膜３２及びゲート酸化膜３３を形成す
る。第３図（ｂ）に示すようにＮ＋ドープされた多結晶
シリコン層３４を形成した後寓融点金属配線層３５を形
成し、ホトエツチングによって配線を形成する。その後
、イオン打込みによってＰ十拡散層３６を形成する。
にＬＯＣＯ３酸化膜３２及びゲート酸化膜３３を形成す
る。第３図（ｂ）に示すようにＮ＋ドープされた多結晶
シリコン層３４を形成した後寓融点金属配線層３５を形
成し、ホトエツチングによって配線を形成する。その後
、イオン打込みによってＰ十拡散層３６を形成する。
第３図（ｃ）に示すように、層間絶縁膜３７を形成した
後、ホトエツチングによりコンタクトホールの穴あけを
おこなう。その後、ＡＬ配線３８を形成する。
後、ホトエツチングによりコンタクトホールの穴あけを
おこなう。その後、ＡＬ配線３８を形成する。
以上の構造だと高融点金属配線層とゲート酸化膜の間に
Ｎ型多結晶シリコン層が入っているので、高融点金属配
線層を形成した後のレジスト膜や有機溶剤からの汚れに
は多少強くなるが完全ではないのと同時に、酸などの薬
品処理に弱く、２、熱処理中の雰囲気中に酸素や水分が
あるとおかされやすく不安定である。
Ｎ型多結晶シリコン層が入っているので、高融点金属配
線層を形成した後のレジスト膜や有機溶剤からの汚れに
は多少強くなるが完全ではないのと同時に、酸などの薬
品処理に弱く、２、熱処理中の雰囲気中に酸素や水分が
あるとおかされやすく不安定である。
［発明が解決しようとする課卸）
本発明は、高融点金属をゲート電極や配線に用いても、
レジスト膜や有機溶剤等からの汚れに強く、スレッショ
ールド電圧の変動が少なく、安定した値を得るのと同時
に、酸などの薬品に強く、又、熱処理中の雰囲気の中の
酸素や水分におかされないように強固なものにするのが
目的である。
レジスト膜や有機溶剤等からの汚れに強く、スレッショ
ールド電圧の変動が少なく、安定した値を得るのと同時
に、酸などの薬品に強く、又、熱処理中の雰囲気の中の
酸素や水分におかされないように強固なものにするのが
目的である。
［課題を解決するための手段］
本発明は上記問題を解決するために高融点金属電画や配
線の上面と両側面に低温で形成可能なプラズマ窒化膜を
被着し、以下の工程において高融点金属を保護する方法
である。
線の上面と両側面に低温で形成可能なプラズマ窒化膜を
被着し、以下の工程において高融点金属を保護する方法
である。
［実 施 例１
第１図（ａ）〜（ｄ）に断面略図を示し、以下に本発明
の方法について説明する。
の方法について説明する。
第１図（ａ）に示すように、Ｎ型Ｓｉ単結晶基板１上に
Ｌ ＯＣＯＳ酸化ｌ１０２及びゲート酸イヒ膜３を形成
する。
Ｌ ＯＣＯＳ酸化ｌ１０２及びゲート酸イヒ膜３を形成
する。
第１図（１〕）に示すように、多結晶シリコン層４を形
成した後、Ｎ＋ドープをおこない、その上に高融点金属
層５を形成する。必要な部分を残して他をエツチング除
去し、電極及び配線を形成する。
成した後、Ｎ＋ドープをおこない、その上に高融点金属
層５を形成する。必要な部分を残して他をエツチング除
去し、電極及び配線を形成する。
第１図（Ｃ）に示すように、その上にプラズマ窒化膜６
を形成した後、ボロン等のイオン打込みをおこない、Ｐ
十拡散層７を形成する。
を形成した後、ボロン等のイオン打込みをおこない、Ｐ
十拡散層７を形成する。
第１図（ｄ）に示すように、ＣＶＤ５ ｉ Ｏ□膜８を
形成した後、Ｎ２アニールをおこない、コンタクトホー
ルの穴あけをおこなう。その後、Ａ１を蒸着し、ホトエ
ツチングをして１、へｌ西υ泉を汗シ成する。
形成した後、Ｎ２アニールをおこない、コンタクトホー
ルの穴あけをおこなう。その後、Ａ１を蒸着し、ホトエ
ツチングをして１、へｌ西υ泉を汗シ成する。
［発明の効果］
本発明の上記のような方法によると、高融点金属をゲー
ト電極や配線に用いても、安定な窒化膜で高融１点金属
の電極や配線をおおっているので、レジスト膜や有機溶
剤等からの汚れに強く、スレッショールド電圧の変動が
なく安定した値を得るのと同時に、酸などの薬品におか
されない。
ト電極や配線に用いても、安定な窒化膜で高融１点金属
の電極や配線をおおっているので、レジスト膜や有機溶
剤等からの汚れに強く、スレッショールド電圧の変動が
なく安定した値を得るのと同時に、酸などの薬品におか
されない。
又、熱処理中の雰囲気の中に酸素や水分があっても表面
に安定なＳｉＯ□膜ができていて、おかされる事もない
。
に安定なＳｉＯ□膜ができていて、おかされる事もない
。
本発明の例では高融点金属層の下にＮ型の多結晶シリコ
ン層を用いた例を示したが、Ｐ型でも良く、又、多結晶
シリコン層がなくても良い。
ン層を用いた例を示したが、Ｐ型でも良く、又、多結晶
シリコン層がなくても良い。
【図面の簡単な説明】
第１図（ａ）〜第１図（ｄ）は本発明の一方法であって
ＭＩＳ型半導体集積回路装置の製造工程順の断面略図で
ある。 第２図 （ａ） 〜第２図（ｃ） 第３図 （ａ） 第３図 （ｃ） は従来の方法によるＭ Ｉ Ｓ型半導体集積回路装置の
断面略図である６ 以 上
ＭＩＳ型半導体集積回路装置の製造工程順の断面略図で
ある。 第２図 （ａ） 〜第２図（ｃ） 第３図 （ａ） 第３図 （ｃ） は従来の方法によるＭ Ｉ Ｓ型半導体集積回路装置の
断面略図である６ 以 上
Claims (2)
- （１）高融点金属配線をゲート電極として用いるＭＩＳ
型半導体集積回路装置において、該高融点金属配線の両
側面と上面のすくなくとも一部を、窒化膜でおおった構
造を特徴とするＭＩＳ型半導体集積回路装置。 - （２）該窒化膜はプラズマ雰囲気からデポジションされ
たプラズマ窒化膜である事を特徴とする請求項１記載の
ＭＩＳ型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554588A JPH0254583A (ja) | 1988-08-18 | 1988-08-18 | Ｍｉｓ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554588A JPH0254583A (ja) | 1988-08-18 | 1988-08-18 | Ｍｉｓ型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254583A true JPH0254583A (ja) | 1990-02-23 |
Family
ID=16508667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20554588A Pending JPH0254583A (ja) | 1988-08-18 | 1988-08-18 | Ｍｉｓ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254583A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316370A (ja) * | 1991-04-16 | 1992-11-06 | Nec Yamagata Ltd | 半導体集積回路装置 |
| US5618755A (en) * | 1994-05-17 | 1997-04-08 | Fuji Electric Co., Ltd. | Method of manufacturing a polycide electrode |
-
1988
- 1988-08-18 JP JP20554588A patent/JPH0254583A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316370A (ja) * | 1991-04-16 | 1992-11-06 | Nec Yamagata Ltd | 半導体集積回路装置 |
| US5618755A (en) * | 1994-05-17 | 1997-04-08 | Fuji Electric Co., Ltd. | Method of manufacturing a polycide electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| US5550085A (en) | Method for making a buried contact | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| US4161744A (en) | Passivated semiconductor device and method of making same | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH03132073A (ja) | Ｍｉｓ型集積回路装置の製造方法 | |
| JPH0230184A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH0254582A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| US6127270A (en) | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH01243584A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH02194653A (ja) | Ｍｉｓ形トランジスタ | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JP3538969B2 (ja) | ポリシリコン半導体層の酸化膜形成方法 | |
| JPS6347946A (ja) | 半導体装置の製造方法 | |
| JPH0337740B2 (ja) |