JPH0669192A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0669192A
JPH0669192A JP3149013A JP14901391A JPH0669192A JP H0669192 A JPH0669192 A JP H0669192A JP 3149013 A JP3149013 A JP 3149013A JP 14901391 A JP14901391 A JP 14901391A JP H0669192 A JPH0669192 A JP H0669192A
Authority
JP
Japan
Prior art keywords
film
bpsg
concentration
sio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3149013A
Other languages
English (en)
Other versions
JP2538722B2 (ja
Inventor
Kazuo Maeda
和夫 前田
Fumiya Matsui
文哉 松井
Hiroko Nishimoto
裕子 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcan Tech Co Inc
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Alcan Tech Co Inc
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcan Tech Co Inc, Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Alcan Tech Co Inc
Priority to JP3149013A priority Critical patent/JP2538722B2/ja
Priority to DE69230197T priority patent/DE69230197T2/de
Priority to AT92110128T priority patent/ATE186155T1/de
Priority to EP92110128A priority patent/EP0519393B1/en
Priority to US07/901,329 priority patent/US5286681A/en
Publication of JPH0669192A publication Critical patent/JPH0669192A/ja
Application granted granted Critical
Publication of JP2538722B2 publication Critical patent/JP2538722B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置の製造方法、特に半導体
装置の製造工程における凹凸のある基板表面の平坦化に
用いられる膜の形成方法に関し、膜質を劣化させること
なく、更に低温処理で膜の平坦化を可能とする半導体装
置の製造方法の提供を目的とするものである。 【構成】凹凸のある基板表面上にＢＰＳＧ又はＰＳＧか
らなる膜を堆積する工程と、前記膜を大気に曝すことな
く、前記膜の上にSiO2膜を堆積するか、又は前記膜に含
まれるリン濃度又はボロン濃度よりも低い濃度のＢＰＳ
Ｇ又はＰＳＧからなる膜、又はSiO2膜を堆積する工程
と、熱処理を施してこれらの膜を融解・流動させて平坦
化する工程とを有することを含み構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体装置の製造工程における凹凸のある基板表面
の平坦化に用いられる膜の形成方法に関するものであ
る。
【０００２】近年の半導体装置の高密度化，高集積化に
伴い、高微細パターン形成および多層配線構造が要求さ
れ、基板表面の凹凸はますます深くなる傾向にある。し
かし、基板表面の凹凸が激しくなるとともに、高精度の
微細パターンの形成が困難になり、また配線の断線等も
生じやすいので、デバイスの信頼性の低下や半導体装置
の良品歩留りの低下を招いている。そこで、基板表面を
平坦化する技術が必要とされている。
【０００３】平坦化技術の初期には、比較的低温で平坦
化できる平坦化膜として、SiO2膜にリンを添加したＰＳ
Ｇ膜が用いられていた。このＰＳＧ膜は、添加するリン
の添加量を増やすことにより平坦化温度が低下する性質
をもっているが、リンの添加量を増やすと膜が吸湿して
膜質が劣化し、実用に耐えなくなる。膜質の低下を示さ
ないリン濃度のＰＳＧ膜では、軟化点はせいぜい１００
０℃程度である。
【０００４】そこで、ＰＳＧ膜よりも軟化点の低いボロ
ン及びリンを共に添加したＢＰＳＧ膜が平坦化膜として
開発された。例えばSiO2膜中にボロン及びリンをそれぞ
れ３〜４mol ％添加することにより、８５０℃程度の平
坦化温度が得られており、低温化プロセスとして現在の
ＶＬＳＩの平坦化技術の主流となっている。
【０００５】
【従来の技術】図１２は従来例に係るリフローによりＢ
ＰＳＧ膜を平坦化する工程を示す図である。
【０００６】図１２（ａ）において、Si基板２２上にSi
O2膜２３が形成され、該SiO2膜２３上にはパターン形成
されたポリSi膜２４が形成され、基板表面は凹凸形状と
なっている。
【０００７】次いで、図１２（ｂ）に示すように、ＣＶ
Ｄ（Chemical Vapor Deposition)法によりＢＰＳＧ膜２
５を形成する。次に、窒素（N2) 雰囲気中で８５０℃，
１時間程度の熱処理（リフロー処理）を施すと、ＢＰＳ
Ｇ膜２５が軟化して融解・流動し、基板表面は平坦化さ
れる。また、熱処理されたＢＰＳＧ膜は膜質が緻密化さ
れ、吸湿性のない良質な膜となる。
【０００８】このようにして、基板表面が平坦化される
と、その上に形成される配線や膜のパターンの微細化が
可能となり、配線の断線や短絡の少ない信頼性の高い半
導体デバイスを作製することができる。
【０００９】
【発明が解決しようとする課題】ところで、デバイスの
微細化が進むにつれて、半導体プロセスの低温化、従っ
てまた平坦化温度（リフロー温度）の一層の低温化が必
要とされ、最近では平坦化温度を８００℃以下にするこ
とが求められている。
【００１０】ＢＰＳＧ膜（SiO2ーB2O3ーP2O5) も、ＰＳ
Ｇ膜の場合と同様に、膜中のＢ（B2O3）及びＰ（P2O5）
の濃度を高めれば、そのの軟化温度を低下させることが
できる。
【００１１】図８（ｂ）は、リフロー温度９００℃にお
ける、ＢＰＳＧ膜中に含まれる不純物総量（P2O5＋B
2O3）とリフロー角度αとの関係を示す実験データ（パ
ラメータはボロン濃度）であり、図のように不純物総量
（P2O5＋B2O3）が増加するにつれてリフロー角度αが小
さくなる傾向、すなわち平坦化される傾向を示してい
る。なお、図８（ａ）はリフロー角度の定義を説明する
図である。
【００１２】しかし、不純物量を増加するにつれて膜の
吸湿性が高まり、膜成長後の表面は、 析出（B2O3又はホウ酸等） 吸湿（H3PO4 の生成） 表面の曇り（失透） などの現象が生じやすくなり、次の工程の障害となって
しまう。すなわち不安定なプロセスの原因となり、デバ
イスの信頼性の面にも問題点が多い。
【００１３】図９，図１０はそのことを説明する図であ
り、リン濃度／ボロン濃度とＢＰＳＧ膜の膜質安定性と
の関係を示している。横軸はボロン濃度（モル％），縦
軸はリン濃度（モル％）であり、特性曲線は膜質が安定
か否かの境界を示している。すなわち、曲線を境界とし
て右上方向にいけば膜質の不安定さが増し、逆に左下方
向にいけば膜質がより安定化する。特性曲線はＢＰＳＧ
膜の堆積後、一週間以内に該ＢＰＳＧ膜の膜質が劣化す
るか否かで判定した。このように一般にリン濃度／ボロ
ン濃度が高くなるにつれ、膜質が劣化する。
【００１４】なお、図９はＢＰＳＧ膜を堆積するときの
基板温度をパラメータにしたものであり、図１０はＢＰ
ＳＧ膜を堆積するときのオゾン濃度をパラメータにした
ものである。
【００１５】また、図１１はリフロー温度とリフロー角
度αとの関係を示す実験データ（パラメータはボロン濃
度，リン濃度）であり、図のようにリフロー温度が高く
なるにつれて、すなわち平坦化される傾向を示している
（F.S.Becker, D.Pawlik, H.Schafer and G.Standigl
J.Vac. Technol. B4(3), 1986 P732 〜744)。
【００１６】このように、低温化をめざしてリン濃度／
ボロン濃度を増加させると膜質が低下してデバイスへの
影響が出てしまい、リン濃度／ボロン濃度を減少させる
と高温のリフローを余儀なくされるというジレンマがあ
った。
【００１７】膜質の低下を示さない濃度でのＢＰＳＧ膜
のリフロー温度は、現在、８５０℃が限界とされてい
る。本発明はかかる従来の問題に鑑みて創作されたもの
であり、膜質を劣化させることなく、更に低温処理で膜
の平坦化を可能とする半導体装置の製造方法の提供を目
的とする。
【００１８】
【課題を解決するための手段】上記課題は、凹凸のある
基板表面上にＢＰＳＧ又はＰＳＧからなる膜を堆積する
工程と、前記膜を大気に曝すことなく、前記膜の上にSi
O2膜を堆積するか、又は前記膜に含まれるリン濃度又は
ボロン濃度よりも低い濃度のＢＰＳＧ又はＰＳＧからな
る膜を堆積する工程と、熱処理を施してこれらの膜を融
解・流動させて平坦化する工程とを有することを特徴と
する半導体装置の製造方法により解決される。
【００１９】第２に、凹凸のある基板表面上にSiO2膜を
堆積する工程と、該SiO2膜上にＢＰＳＧ又はＰＳＧから
なる膜を堆積する工程と、前記膜を大気に曝すことな
く、前記ＢＰＳＧ又はＰＳＧからなる膜の上に、SiO2膜
を堆積するか、又は前記膜に含まれるリン濃度又はボロ
ン濃度よりも低い濃度のＢＰＳＧ又はＰＳＧからなる膜
を堆積する工程と、熱処理を施してこれらの膜を融解・
流動させて平坦化する工程とを有することを特徴とする
半導体装置の製造方法により解決される。
【００２０】
【作 用】次に本発明の作用について、図１を用いて説
明する。図１（ａ）はリフロー処理前の基板Ｉ上の膜の
堆積状態を示す図である。すなわち、基板Ｉの上には膜
厚8,000 ÅのＢＰＳＧ膜IIが形成されており、該膜II中
には平坦化温度８００℃を示すボロン濃度およびリン濃
度（ボロン濃度；４モル％、リン濃度；４モル％）が含
まれている。またＢＰＳＧ膜IIの上にはＢＰＳＧ膜IIの
保護膜として膜厚３００ÅのSiO2膜III が形成されてい
る。図において、横軸は膜厚を示し、縦軸はＢＰＳＧ膜
II中の不純物濃度を示している。
【００２１】ところで、このSiO2膜III は、ＢＰＳＧ膜
IIを大気に曝されない状態を保持しながら該ＢＰＳＧ膜
II上に形成されることが重要である。そのために、例え
ば、ＢＰＳＧ膜IIの形成後、基板Ｉを外に出さないで同
じ炉でSiO2膜III を連続的に成長してもよいし、ロード
ロック等によって大気に曝さないようにするのであれ
ば、異なる炉で成長してもよい。
【００２２】いずれにしても、ＢＰＳＧ膜IIはSiO2膜II
I により被覆されているので、大気中の水分を吸湿する
ことによって膜質が劣化するのが防止される。なお、Ｂ
ＰＳＧ膜IIがSiO2膜III によって被覆された後は、ＢＰ
ＳＧ膜IIが直接大気に触れて吸湿することはないので、
次のリフロー処理のためウエハ移動中に、ウエハが大気
中に曝されることがあっても問題ない。
【００２３】図１（ｂ）は、図１（ａ）の工程後、８０
０℃，３０分間の熱処理（リフロー処理）後の基板I 上
の膜の状態を示す図である。このように熱処理を施す
と、図１（ｂ）に示すように、ＢＰＳＧ膜II中のB2O3や
P2O5等がSiO2膜III 中に取り込まれてガラス化して新し
いＢＰＳＧ膜VIが形成され、該ＢＰＳＧ膜VIが融解・流
動して平坦化する。
【００２４】また、同時に、８００℃の高温熱処理によ
ってＢＰＳＧの膜質は緻密化されて吸湿性が少なくな
り、析出，失透のない安定したＢＰＳＧ膜の形成が可能
となる。
【００２５】このように、薄い膜厚のSiO2膜III によっ
て被覆されたＢＰＳＧ膜VIのリフロー温度はSiO2膜III
によって被覆されていないＢＰＳＧ膜VIのリフロー温度
とほぼ同じ温度でリフローするので、膜質を劣化させる
ことなく、低温で平坦化が可能となる。
【００２６】
【実施例】次に、本発明の実施例を図面に基づいて説明
する。図６は本発明の実施例に係る半導体装置の製造方
法に用いられる半導体製造装置の概略構成図である。
【００２７】図において、１１ａ〜１１ｄは流量計（Ｍ
ＦＣ）、１２ａ〜１２ｈはバルブであり、１３は酸素
（Ｏ2)をオゾン（Ｏ3 ) に変えるオゾン発生器、１４は
４０〜６５℃の温度に設定されるＴＥＯＳ溶液、１５は
ほぼ５０〜６０℃に設定されるＴＭＰＯ（Tri-metyl ph
osphate)溶液、１６はほぼ５〜５０℃に設定されるＴＥ
Ｂ（Tri-metyl borate) 溶液である。
【００２８】また、１７はチャンバ、１８はヒータ、１
９はガス流出用ヘッド、２０ａ，２０ｂは成膜の対象と
なるウエハ、２１はガス排出口である。図７は図６の半
導体装置の製造装置を用いてＢＰＳＧ膜を堆積したとき
の、ＴＭＢの流量／ＴＭＯＰの流量とＢＰＳＧ膜中に含
まれる不純物濃度との関係を示す実験結果である。図に
おいて、横軸はＴＭＢの流量（ＳＬＭ；リットル／
分）、縦軸はＴＭＯＰの流量（ＳＬＭ；リットル／分）
を示し、それぞれの曲線（実線がB2O3，破線がP2O5）の
端に示す数値は、膜中の濃度を示している。
【００２９】（１）本発明の第１の実施例 図２は本発明の第１の実施例に係る半導体装置の製造方
法を説明する工程図である。
【００３０】図６の半導体装置の製造装置を用いて、ま
た図７のＢＰＳＧ膜の堆積条件を参照しながら、本発明
の実施例に係る半導体装置の製造方法について説明す
る。まず、図２（ａ）に示すように、Si基板１上に形成
されたSiO2膜２の上に１μｍの膜厚のポリSi膜３を形成
し、該ポリSi膜をパターニングする。
【００３１】次に、Si基板１（図６では、ウエハ１９
ａ，１９ｂ）を、図６に示すチャンバ１７内に収納し、
バルブ１２ａ〜１２ｈを開けてＴＥＯＳガス、ＴＭＯＰ
ガス、ＴＭＢガスおよびＯ3 ガスを流し、図７の堆積条
件を参考にしながら流量計１１ａ〜１１ｄを調節する。
こうして、ＴＥＯＳーＴＭＯＰ−ＴＭＢ−Ｏ3 系のＣＶ
Ｄ法により、基板温度４００℃で、ボロン濃度４mol
％，リン濃度４mol ％のＢＰＳＧ膜４をポリSi膜３上に
8,000 Å堆積する（図２（ｂ））。
【００３２】次いで、該ウェハをチャンバー１７内に留
めたまま、不純物ガス（ＴＥＯＳガス、ＴＭＯＰガス）
の供給を止め、基板温度４００℃で、５００ÅのSiO2膜
５をＢＰＳＧ膜４上に堆積する。このSiO2膜５はＢＰＳ
Ｇ膜４を湿気から保護するキャッピング膜として機能す
る。
【００３３】次に、ウエハをチャンバ１７から取り出
し、別の高温処理炉（不図示）に移動する。このときウ
エハは大気に触れてもよい。次いで、Ｎ2 雰囲気で８０
０℃，３０分のリフロー処理を行う。これにより、図３
（ｄ）に示すように、ＢＰＳＧ膜４中のP2O5およびB2O3
等がSiO2膜５中にも移動して取り込まれてガラス化し、
全体として均一化されたＢＰＳＧ膜６となってリフロー
し、基板表面が平坦化する。
【００３４】このようにして、基板表面が平坦化される
と、次工程以後に形成される配線パターンや膜パターン
の微細化が可能となり、より半導体装置の高集積化を図
ることができる。
【００３５】同時に、リフローによる熱処理によってＢ
ＰＳＧ膜６の膜質が緻密化されるので、この後の工程に
おいて、大気に曝されても該ＢＰＳＧ膜６が吸湿して膜
質が劣化することはない。
【００３６】なお、このときのリフロー温度は、ＢＰＳ
Ｇ膜単独でリフローする温度とほぼ同じであり、SiO2膜
５の存在にほとんど影響されない。すなわち、ＢＰＳＧ
膜単独の場合と同様に低温でリフローすることができる
ので、低温プロセスを実現することができる。
【００３７】これは、リフロー処理によってＢＰＳＧ膜
５中のP2O5やB2O3がSiO2膜５中にも移動して取り込まれ
て全体として新しいＢＰＳＧ膜６が形成されるととも
に、該SiO2膜５の膜厚がＢＰＳＧ膜４の膜厚に比べて薄
いため、この新しいＢＰＳＧ膜６中のP2O5およびB2O3の
濃度は、元のＢＰＳＧ膜５中のP2O5やB2O3の濃度とほぼ
同じ値であるから、リフロー温度も元のＢＰＳＧ膜５の
場合とほぼ同じになったと考えられる。
【００３８】このことはリフロー後のＢＰＳＧ膜６中の
不純物分布の分析により確認された。また、実験により
５００ÅのSiO2膜５のありとなしで、リフロー後の膜の
形状（平坦性）にほとんど差がないことが判明した。
【００３９】以上説明したように、本発明の第１の実施
例の製造方法によれば、不純物濃度の高いＢＰＳＧ膜を
用いても膜質の劣化を招くことなく、また低温でリフロ
ーさせて基板表面を平坦化することができるので、半導
体プロセスの低温化および半導体装置の微細化に大きく
寄与することができる。
【００４０】（２）本発明の第２の実施例 図４は本発明の第２の実施例に係る半導体装置の製造方
法を説明する工程図である。
【００４１】まず、図４（ａ）に示すように、Si基板１
上に形成されたSiO2膜２の上に１μｍの膜厚のポリSi膜
３を形成し、該ポリSi膜をパターニングする。次に、図
４（ｂ）に示すように、ポリSi膜３上に常圧ＣＶＤ法に
より自己平坦化性のあるSiO2膜を2,000 Å形成する。こ
こで、自己平坦化性の膜とは、成膜中に自らフロー形状
を示す傾向を有する膜のことをいい、例えばＴＥＯＳ／
Ｏ3 常圧ＣＶＤ法によって形成することができる。この
方法によれば膜形成温度４００℃前後の成膜温度で高温
リフロー処理した膜と同様な膜形状が得られる。
【００４２】次いで、実施例１と同様に、Si基板１（ウ
エハ１９ａ，１９ｂ）を、図６に示すチャンバ１７内に
収納し、バルブ１２ａ〜１２ｈを開けてＴＥＯＳガス、
ＴＭＯＰガス、ＴＭＢガスおよびＯ3 ガスを流し、図７
の堆積条件を参考にしながら流量計１１ａ〜１１ｄを調
節する。こうして、ＴＥＯＳーＴＭＯＰ−ＴＭＢ−Ｏ 3
系のＣＶＤ法により、基板温度４００℃で、ボロン濃度
６mol ％，リン濃度５mol ％のＢＰＳＧ膜８をポリSi膜
３上に7,000 Å堆積する（図４（ｃ））。
【００４３】次いで、該ウェハをチャンバー１７内に留
めたまま、不純物ガス（ＴＥＯＳガス、ＴＭＯＰガス）
の供給を止め、基板温度４００℃で、2,00ÅのSiO2膜９
をＢＰＳＧ膜４上に堆積する（図５（ｄ））。
【００４４】次に、ウエハをチャンバ１７から取り出
し、別の高温処理炉（不図示）に移動する。次いで、Ｎ
2 雰囲気で７８０℃，３０分のリフロー処理を行う。こ
れにより、図５（ｅ）に示すように、ＢＰＳＧ膜８中の
リンおよびボロンがSiO2膜９やSiO2膜７中に拡散してＢ
ＰＳＧ膜１０となってリフローし、基板表面が平坦化す
る。
【００４５】同時に、リフローによる熱処理されたＢＰ
ＳＧ膜６の膜質が緻密化されるので、この後の工程にお
いて、大気に曝されても該ＢＰＳＧ膜６が吸湿して膜質
が劣化することはない。
【００４６】以上説明したように、本発明の第２の実施
例の製造方法によれば、自己平坦化性のSiO2膜７によっ
て基板表面の凹凸を予め小さくしているので、本発明の
第１の実施例で示した効果の他に、更に平坦性をより向
上させることができる。
【００４７】なお、各実施例では平坦化膜としてＢＰＳ
Ｇ膜を用いて説明したが、ＢＰＳＧ膜の代わりにＰＳＧ
膜を用いても本発明を適用することができることは勿論
である。
【００４８】また、ＢＰＳＧ膜を被覆して保護する膜
（キャッピング膜）としてSiO2膜を用いたが、SiO2膜の
代わりに吸湿性が少ない低濃度のＢＰＳＧ膜やＰＳＧ膜
を用いてもよいことは明らかである。
【００４９】更に、ＢＰＳＧ膜の不純物濃度を上げるこ
とにより、実施例で説明したリフロー温度よりも更に低
い温度、例えば７５０℃以下の低温でリフローさせるこ
とも可能である。
【００５０】
【発明の効果】以上説明したように、本発明の製造方法
によれば、凹凸のある基板上に不純物濃度の高いＢＰＳ
Ｇ膜やＰＳＧ膜を堆積した後、これらの膜が大気に曝さ
れないようにSiO2膜や不純物濃度の低い低濃度のＢＰＳ
Ｇ膜やＰＳＧ膜によって被覆／保護している。このた
め、リフロー処理前に不純物濃度の高いＢＰＳＧ膜やＰ
ＳＧ膜が大気の水分を吸って膜質が劣化するのを防止す
ることができるとともに、また不純物濃度の高いＢＰＳ
Ｇ膜やＰＳＧ膜のリフロー温度とほぼ同じ温度の低温で
これらの膜をリフローさせて基板表面を平坦化すること
ができるので、半導体プロセスの低温化および半導体装
置の微細化に大きく寄与することができる。
【図面の簡単な説明】
【図１】本発明の作用を説明する図である。
【図２】本発明の第１の実施例に係る半導体装置の製造
方法の説明図（その１）である。
【図３】本発明の第１の実施例に係る半導体装置の製造
方法の説明図（その２）である。
【図４】本発明の第２の実施例に係る半導体装置の製造
方法の説明図（その１）である。
【図５】本発明の第２の実施例に係る半導体装置の製造
方法の説明図（その２）である。
【図６】本発明の実施例方法を適用する製造装置の概略
図である。
【図７】ＴＭＢ／ＴＭＯＰの流量とＢＰＳＧ膜中の不純
物濃度との関係を示す図である。
【図８】ＢＰＳＧ膜の不純物総量とリフロー角度αとの
関係を示す図である。
【図９】リン濃度／ボロン濃度とＢＰＳＧ膜の膜質安定
性との関係を示す図（その１）である。
【図１０】リン濃度／ボロン濃度とＢＰＳＧ膜の膜質安
定性との関係を示す図（その２）である。
【図１１】リフロー温度とリフロー角度αとの関係を示
す図である。
【図１２】従来例の説明図である。
【符号の説明】
Ｉ…基板 II,IV …ＢＰＳＧ膜 III …SiO2膜 １…Si基板 ２，５，７，９…SiO2膜 ３…ポリSi膜 ４，６，８，１０…ＢＰＳＧ膜 １１ａ〜１１ｄ…流量計（ＭＦＣ） １２ａ〜１２ｈ…バルブ １３…オゾン発生器 １４…ＴＥＯＳ溶液 １５…ＴＭＰＯ溶液 １６…ＴＭＢ溶液 １７…チャンバ １８…ヒータ １９…ガス流出用ヘッド ２０ａ，２０ｂ…ウエハ ２１…ガス排出口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 文哉 東京都港区港南２ー13ー29 株式会社半導 体プロセス研究所内 (72)発明者 西本 裕子 東京都港区港南２ー13ー29 株式会社半導 体プロセス研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】凹凸のある基板表面上にＢＰＳＧ又はＰＳ
    Ｇからなる膜を堆積する工程と、 前記膜を大気に曝すことなく、前記膜の上にSiO2膜を堆
    積するか、又は前記膜に含まれるリン濃度又はボロン濃
    度よりも低い濃度のＢＰＳＧ又はＰＳＧからなる膜を堆
    積する工程と、 熱処理を施してこれらの膜を融解・流動させて平坦化す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】凹凸のある基板表面上にSiO2膜を堆積する
    工程と、 該SiO2膜上にＢＰＳＧ又はＰＳＧからなる膜を堆積する
    工程と、 前記膜を大気に曝すことなく、前記ＢＰＳＧ又はＰＳＧ
    からなる膜の上にSiO2膜を堆積するか、又は前記膜に含
    まれるリン濃度又はボロン濃度よりも低い濃度のＢＰＳ
    Ｇ又はＰＳＧからなる膜を堆積する工程と、 熱処理を施してこれらの膜を融解・流動させて平坦化す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】請求項２の凹凸のある基板表面上に堆積す
    るSiO2膜は自己平坦化性を有するものであることを特徴
    とする半導体装置の製造方法。
JP3149013A 1991-06-20 1991-06-20 半導体装置の製造方法 Expired - Lifetime JP2538722B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3149013A JP2538722B2 (ja) 1991-06-20 1991-06-20 半導体装置の製造方法
DE69230197T DE69230197T2 (de) 1991-06-20 1992-06-16 Verfahren zum Planarisieren einer Halbleitersubstratsoberfläche
AT92110128T ATE186155T1 (de) 1991-06-20 1992-06-16 Verfahren zum planarisieren einer halbleitersubstratsoberfläche
EP92110128A EP0519393B1 (en) 1991-06-20 1992-06-16 Method for planarizing a semiconductor substrate surface
US07/901,329 US5286681A (en) 1991-06-20 1992-06-19 Method for manufacturing semiconductor device having a self-planarizing film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3149013A JP2538722B2 (ja) 1991-06-20 1991-06-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0669192A true JPH0669192A (ja) 1994-03-11
JP2538722B2 JP2538722B2 (ja) 1996-10-02

Family

ID=15465768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3149013A Expired - Lifetime JP2538722B2 (ja) 1991-06-20 1991-06-20 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5286681A (ja)
EP (1) EP0519393B1 (ja)
JP (1) JP2538722B2 (ja)
AT (1) ATE186155T1 (ja)
DE (1) DE69230197T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331033A (ja) * 1996-06-05 1997-12-22 Taiwan Moseki Denshi Kofun Yugenkoshi 半導体コンデンサーの製造方法及びその構造
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
US6352943B2 (en) 1998-05-20 2002-03-05 Semiconductor Process Laboratory Co., Ltd. Method of film formation and method for manufacturing semiconductor device
JP2002076342A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd トレンチゲート型半導体装置
KR100478481B1 (ko) * 2002-08-19 2005-03-28 동부아남반도체 주식회사 반도체 소자의 평탄화 방법
KR100506054B1 (ko) * 2000-12-28 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100561301B1 (ko) * 2004-11-04 2006-03-15 동부아남반도체 주식회사 반도체 제조 방법
JP2013232558A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2019216169A (ja) * 2018-06-12 2019-12-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
KR970006262B1 (ko) * 1994-02-04 1997-04-25 금성일렉트론 주식회사 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
KR100200297B1 (ko) * 1995-06-30 1999-06-15 김영환 반도체 소자의 콘택홀 형성방법
KR0172039B1 (ko) * 1995-06-30 1999-03-30 김주용 보론 포스포러스 실리케이트 글래스막 형성방법
US6040020A (en) * 1995-08-07 2000-03-21 Micron Technology, Inc. Method of forming a film having enhanced reflow characteristics at low thermal budget
JP3979687B2 (ja) 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
KR100262400B1 (ko) * 1995-11-20 2000-09-01 김영환 반도체 소자의 평탄화방법
US6169026B1 (en) 1995-11-20 2001-01-02 Hyundai Electronics Industries Co., Ltd. Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
KR100214073B1 (ko) * 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
US5770469A (en) * 1995-12-29 1998-06-23 Lam Research Corporation Method for forming semiconductor structure using modulation doped silicate glasses
US6489213B1 (en) 1996-01-05 2002-12-03 Integrated Device Technology, Inc. Method for manufacturing semiconductor device containing a silicon-rich layer
KR100255659B1 (ko) * 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
KR100211540B1 (ko) * 1996-05-22 1999-08-02 김영환 반도체소자의 층간절연막 형성방법
US5710079A (en) * 1996-05-24 1998-01-20 Lsi Logic Corporation Method and apparatus for forming dielectric films
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
KR100230984B1 (ko) * 1996-07-24 1999-11-15 김광호 반도체장치의 비피에스지에 포함된 불순물 측정시 이용되는 계측설비 설정값 보정용 기준 샘플 제조 방법
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
US6492282B1 (en) * 1997-04-30 2002-12-10 Siemens Aktiengesellschaft Integrated circuits and manufacturing methods
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
US6096654A (en) * 1997-09-30 2000-08-01 Siemens Aktiengesellschaft Gapfill of semiconductor structure using doped silicate glasses
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
US6057250A (en) * 1998-01-27 2000-05-02 International Business Machines Corporation Low temperature reflow dielectric-fluorinated BPSG
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
US6165905A (en) * 1999-01-20 2000-12-26 Philips Electronics, North America Corp. Methods for making reliable via structures having hydrophobic inner wall surfaces
US6261975B1 (en) 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6303496B1 (en) 1999-04-27 2001-10-16 Cypress Semiconductor Corporation Methods of filling constrained spaces with insulating materials and/or of forming contact holes and/or contacts in an integrated circuit
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
US7351503B2 (en) * 2001-01-22 2008-04-01 Photronics, Inc. Fused silica pellicle in intimate contact with the surface of a photomask
KR20030067379A (ko) * 2002-02-08 2003-08-14 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 평탄화 방법
US8691389B2 (en) * 2005-06-02 2014-04-08 Dow Corning Corporation Method of nanopatterning, a cured resist film use therein, and an article including the resist film
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
CN110148555B (zh) * 2019-06-05 2021-07-09 扬州扬杰电子科技股份有限公司 一种用于势垒前的氢氟酸雾清洗工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577939A (en) * 1980-06-18 1982-01-16 Toshiba Corp Manufacture of semiconductor device
JPS58137233A (ja) * 1982-02-09 1983-08-15 Mitsubishi Electric Corp 半導体装置
JPS61237449A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPS61237448A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPH01114052A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 半導体装置の製造方法
JPH02229430A (ja) * 1989-03-02 1990-09-12 Rohm Co Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5436183A (en) * 1977-08-26 1979-03-16 Nec Corp Semiconductor device and its manufacture
JPS56108235A (en) * 1980-01-31 1981-08-27 Nec Corp Semiconductor device
US4985373A (en) * 1982-04-23 1991-01-15 At&T Bell Laboratories Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures
US4474831A (en) * 1982-08-27 1984-10-02 Varian Associates, Inc. Method for reflow of phosphosilicate glass
JPS6053050A (ja) * 1983-09-02 1985-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
IT1227245B (it) * 1988-09-29 1991-03-27 Sgs Thomson Microelectronics Strato dielettrico di prima interconnessione per dispositivi elettronici a semiconduttore
US4939105A (en) * 1989-08-03 1990-07-03 Micron Technology, Inc. Planarizing contact etch
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
EP0421203B1 (en) * 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5094984A (en) * 1990-10-12 1992-03-10 Hewlett-Packard Company Suppression of water vapor absorption in glass encapsulation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577939A (en) * 1980-06-18 1982-01-16 Toshiba Corp Manufacture of semiconductor device
JPS58137233A (ja) * 1982-02-09 1983-08-15 Mitsubishi Electric Corp 半導体装置
JPS61237449A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPS61237448A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPH01114052A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 半導体装置の製造方法
JPH02229430A (ja) * 1989-03-02 1990-09-12 Rohm Co Ltd 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331033A (ja) * 1996-06-05 1997-12-22 Taiwan Moseki Denshi Kofun Yugenkoshi 半導体コンデンサーの製造方法及びその構造
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
US6352943B2 (en) 1998-05-20 2002-03-05 Semiconductor Process Laboratory Co., Ltd. Method of film formation and method for manufacturing semiconductor device
JP2002076342A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd トレンチゲート型半導体装置
KR100506054B1 (ko) * 2000-12-28 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100478481B1 (ko) * 2002-08-19 2005-03-28 동부아남반도체 주식회사 반도체 소자의 평탄화 방법
KR100561301B1 (ko) * 2004-11-04 2006-03-15 동부아남반도체 주식회사 반도체 제조 방법
JP2013232558A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2019216169A (ja) * 2018-06-12 2019-12-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
DE69230197D1 (de) 1999-12-02
DE69230197T2 (de) 2000-05-25
EP0519393A3 (en) 1993-02-03
ATE186155T1 (de) 1999-11-15
JP2538722B2 (ja) 1996-10-02
EP0519393A2 (en) 1992-12-23
US5286681A (en) 1994-02-15
EP0519393B1 (en) 1999-10-27

Similar Documents

Publication Publication Date Title
JP2538722B2 (ja) 半導体装置の製造方法
KR100903484B1 (ko) 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
US20010006246A1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
EP0562625B1 (en) A semiconductor device and process
JPH1074703A (ja) 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置
US5880039A (en) Method for forming interlayer insulating film of a semiconductor device
JPH1197537A (ja) ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法
KR19990044960A (ko) 반도체 장치 및 그 제조 방법
US4417914A (en) Method for forming a low temperature binary glass
JP2000188332A (ja) 半導体装置及びその製造方法
US7271110B2 (en) High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability
KR100214073B1 (ko) 비피에스지막 형성방법
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
JP3368513B2 (ja) 半導体装置の製造方法
JP2820201B2 (ja) 半導体装置の製造方法
JPH10189578A (ja) 半導体装置の製造方法
JP3339150B2 (ja) 半導体装置の製造方法
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
JPH05160125A (ja) 半導体装置の製造方法
KR100314275B1 (ko) 반도체소자의제조방법
JP2001244264A (ja) 半導体素子の層間絶縁膜形成方法
JPH11135490A (ja) エッチング液及びそのエッチング液を用いた半導体装置の製造方法
JPH0685118A (ja) 半導体装置およびその製造方法
KR20020014956A (ko) 고밀도플라즈마 산화막을 이용한 반도체 소자 제조방법
JPH098037A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960604

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

EXPY Cancellation because of completion of term