KR0172039B1 - 보론 포스포러스 실리케이트 글래스막 형성방법 - Google Patents

보론 포스포러스 실리케이트 글래스막 형성방법 Download PDF

Info

Publication number
KR0172039B1
KR0172039B1 KR1019950018554A KR19950018554A KR0172039B1 KR 0172039 B1 KR0172039 B1 KR 0172039B1 KR 1019950018554 A KR1019950018554 A KR 1019950018554A KR 19950018554 A KR19950018554 A KR 19950018554A KR 0172039 B1 KR0172039 B1 KR 0172039B1
Authority
KR
South Korea
Prior art keywords
bpsg film
temperature
bpsg
film
region
Prior art date
Application number
KR1019950018554A
Other languages
English (en)
Other versions
KR970003653A (ko
Inventor
유경식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950018554A priority Critical patent/KR0172039B1/ko
Priority to GB9603071A priority patent/GB2302870B/en
Priority to JP8028788A priority patent/JPH0917781A/ja
Priority to TW085102003A priority patent/TW288166B/zh
Priority to DE19605787A priority patent/DE19605787B4/de
Priority to CN96105729A priority patent/CN1061635C/zh
Publication of KR970003653A publication Critical patent/KR970003653A/ko
Application granted granted Critical
Publication of KR0172039B1 publication Critical patent/KR0172039B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04—Joining glass to metal by means of an interlayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 BPSG막 평탄화를 위한 리플로우 공정 후 온도 강하 속도를 빠르게 하고 고온에서 웨이퍼 언로딩이 이루어지도록 하므로써, BPSG막의 표면부는 리플로우 온도에서의 막구조가 구대로 유지된 급냉 영역을 이루게 하고, BPSG막의 내부는 리플로우 온도에서 서냉되어 막내의 물질이 결정화된 서냉 영역을 이루게 된다. 이러한 구조를 갖는 BPSG막에서 서냉 영역의 수축력이 급냉 영역이 수축력보다 상대적으로 커서 급냉 영역에 압축 응력이 작용하게 된다. 이러한 압축 응력으로 인하여 BPSG막 표면상에 결정 석출물이 생성되는 것을 억제할 수 있고, 또한 BPSG막의 수분 흡습성을 감소시킬 수 있다.

Description

보론 포스포러스 실리케이트 글래스(BPSG)막 형성방법
제 1a및 제1b도는 본 발명에 따른 BPSG막 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2도는 램프 다운비의 함수에 다른 습식 식각비를 나타낸 그래프.
제3도는 언로딩 온도의 함수에 다른 습식 식각비를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : 하부층
3, 3A : BPSG막 a : 급냉 영역
b : 서냉영역
본 발명은 반도체 소자의 층간 절연막으로 이용되는 보론 포스포러스 실리케이트 글래스(Bron Phosphorous Silicate Glass: 이하 BPSG이라 함)막 형성 방법에 관한 것이다.
반도체 소자에서 층간 절연막으로 이용되는 BPSG막은 절연성 뿐만 아니라 평탄성이 우수하여 반도체 소자의 제조 공정에 널리 이용되고 있다.
반도체 소자가 고집적화 될 수록 층간 절연막으로 이용되는 BPSG막의 평탄화율을 높이는 것이 절실히 요구된다. BPSG막은 보론(B)과 포스포러스(P)를 높게 도핑시킬수록 리플로우가 잘 일어나는 성질이 있다. 따라서, BPSG막의 평탄화율은 보론과 포스포러스를 높게 도핑시키므로서 개선시킬 수 있다. 또한 고농도로 도프된(heavily doped) BPSG막은 저온 어닐링 공정으로 표면 평탄화를 이룰 수 있어 얕은 접합부를 갖는 반도체 소자의 제조를 가능하게 한다. 그러나 고농도로 도프된 BPSG막은 수분 흡습성이 강하고, 어닐링 공정중에 BPSG막내에 함유된 보로노가 포스포러스의 외방 확산이 증가되는 단점이 있다. 외방 확산된 보론과 포스포러스는 BPSG막의 표면에 결정 석출물을 생성시키고, 이 결정 석출물은 결함 인자로 작용하여 소자ㅡ이 신뢰성을 저하시키게 된다.
반도체 소자가 고집적화 될수록 콘택 홀의 크기가 점점 작아지게 됨에 다라 콘탤 홀내에 도전성 물질을 양호하게 채우는 것이 어렵게 된다. 즉, 콘택 홀 부분에서의 스텝 커버리지 특성이 나빠지는데, 스텝 커버러지 특성을 개선시키기 위하여 습식 식각과 건식 식각의 2단계 식각 공정을 통해 일명 와인 클래스(wine glass)형태의 콘택 홀을 형성한다. 그러나, 보론과 포스포러스가 높게 함유된 BPSG막은 습식 및 건식 식각 공정동안 와인 글래스 형태의 콘택 홀을 형성하기 어렵다. 즉, 고농도로 도프된 BPSG막은 수분 흡섭성이 강하기 때문에 BPSG막상에 도포되는 포도레지스트는 BPSG막과 접착력이 약하게 되고, 이로 인하여 습식 식각시 식각 용액이 포토레지스트와 BPSG막 사이로 쉽게 침투하여 수직 방향의 식각 속도에 비하여 수평 방향의 식각 속도가 비정상적으로 증가하는 현상을 보이게 된다. 이러한 현상으로 인하여 얕은 접시 모양의 콘택홀이 형성되고, 심할 경우 이웃하는 콘택 홀과 연결되거나 포토레지스트가 부러지는 문제가 발생된다.
상술한 바와 같이 BPSG막의 평탄화율을 높이기 위해서는 불순물의 농도를 증가시켜야 하지만, 불순물의 농도가 증가된 BPSG막은 수분흡습성이 강하고, 어닐링 공정중에 불순물이 외방 확산되어 BPSG막의 결함 인자로 작용하는 결정 석출물을 생성시켜 소자의 신뢰성을 저하시킨다. 또한, 불순물 농도가 증가된 BPSG막은 포토레지스트와의 접착력이 약하여 수직 대 수평 습식 식각 속도비가 높아지기 대문에 양호한 형상의 콘택 홀을 형성할 수 없다.
따라서 본 발명은 BPSG막의 평탄화율을 증대시키면서 습식 식각 속도비를 낮게 할 수 있고, BPSG막의 수분 흡수로 인한 포토레지스트와의 접착력 저하를 방지할 수 있어 양호한 형상의 콘택 홀을 형성할 수 있는 BPSG막 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 웨이퍼상에 다수의 하부층이 형성된 전체 구조 상부에 BPSG막을 증착하는 단계와, 상기 BPSG막이 증착된 웨이퍼를 퍼니스에 로딩시키는 단계와, 상기 퍼니스의 내부 온도를 상승시키는 단계와 리플로우 공정을 실시하여 상기 증착된 BPSG막을 평탄화하는 단계와, 상기 퍼니스의 내부 온도를 급냉시킨 후 상기 웨이퍼를 언로딩 시키는 단계로 이루어져 상기 평탄화된 BPSG막의 표면부는 급냉 영역으로 되고, 내부는 서냉 영역으로 되는 것을 특징으로 한다.
본 발명에서 사용되는 원리를 먼저 설명한다.
BPSG막은 전이 온도 이상의 고온에서 열처리하게 되면 점도가 충분히 낮아져 막내의 모든 물질이 자유롭게 유동하게 된다. 그런데, 램프 다운 단계에서 램프 다운비를 느리게 할 경우 막내의 물질들이 결정화를 이룰 가능성이 증대되고, 수축률도 커지며 막이 치밀하게 된다. 그러나, 램프 다운비를 빠르게 할 경우 고온에서의 구조가 그대로 유지되어 램프 다운비를 느리게 할 경우보다는 막 밀도가 저하되고, 식각 속도는 증가하게 되는 특성이 있다. 또한, 열처리후 서냉시켜 형성된 BPSG막은 수분 흡습성이 막내의 불순물의 농도에 따라 민감하게 변하고, 상대적으로 급냉시켜 형성된 BPSG막은 수분 흡습성이 막내의 불순물 농도에 크게 영향을 받지 않는 특성이 있다. 본 발명은 이러한 BPSG막의 특성을 적용한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도 및 제1b도는 본 발명에 따른 BPSG막 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도는 웨이퍼(1)상부의 선택된 영역에 다수의 하부층(2)을 형성한 후 전체 구조 상부에 층간 절연막으로 BPSG막(3)을 형성한 상태를 도시한 단면도이다. 증착된 BPSG막(3)의 표면은 하부층들(2)로 인하여 평탄하지 못함을 알 수 있다.
제1b도는 본 발명에 따른 어닐링 공정을 실시하여 표면이 평탄화된 BPSG막(3a)을 형성한 상태의 단면도이다.
일반적으로 BPSG막을 평탄화하기 위한 어닐링 공정은 로딩(loading), 램프 업(ramp up), 리플로우(reflow), 램프 다운(ramp down) 및 언로딩(unloading)의 다섯 단계로 나뉘어진다. 이들 단계 중 BPSG막의 수분 흡습성에 영향을 주는 단계는 램프 다운 단계와 언로딩 단계이다.
표면이 평탄화된 BPSG막(3A)을 형성하기 위한 본 발명의 어닐링 공정은 다음과 같다.
BPSG막(3)이 증착된 웨이퍼(1)를 퍼니스(furnace)에 로딩시킨다. 이때 로딩온도는 약 400℃이다. 램프 업 단계에서 퍼니스 내부 온도가 BPSG의 전이 온도인 650∼700℃의 온도 범위보다 25∼35% 정도 높은 온도인 800∼950℃의 온도 범위가 되도록 온도를 상승시킨다. 리플로우 단계에서는 800∼950℃의 온도 범위와 질소(N2) 또는 아르곤(Ar)과 같은 불활성 가스 분위기에서 BPSG막(3)의 표면이 평탄화되도록 한다. 램프 다운 단계에서는 램프 다운비를 -20∼-50℃/min으로 하여 리플로우 온도의 90∼95% 정도의 온도, 예를 들어 700∼900%의 온도 범위가 되도록하고, 이 온도에서 웨이퍼(1)를 언로딩시킨다.
상기한 어닐링 공정의 결과로 형성된 BPSG막(3a)은 그 내부 구조가 다르게 형성된다. 즉, BPSG막(3a)의 표면부는 리플로우 온도(800∼950℃)에서의 막구조가 그대로 유지된 급냉 영역(a)을 이루게 되고, BPSG막(3a)의 내부는 리플로우 온도(800∼950℃)에서 서냉되어 막내의 물질이 결정화된 서냉 영역(b)을 이루게 된다. 이러한 구조를 갖는 BPSG막(3a)에서는 서냉 영역(b)의 수축력이 급냉 영역(a)의 수축력보다 상대적으로 커서 급냉 영역(a)에 압축 응력이 작용하게 된다. 이러한 압축 응력으로 인하여 BPSG막(3a)표면부에 결정 석출물이생성되는 것을 억제할 수 있고, 도한 BPSG막(3a)의 수분 흡습성을 감소시킬 수 있다. 따라서 BPSG막의 평탄화율을 높이기 위하여 보론과 포스포러스 각각의 농도를 높게 예를들어, 각각 5∼6wt%정도로 높게 도핑시키더라도 결정 석출물 생성과 수분 흡습성 증대에 따른 문제점을 크게 고려하지 않아도 된다. 결국 본 발명의 목적인 BPSG막의 평탄화율을 증대시키면서 습식 식각 속도비를 낮게 할 수 있다.
본 발명에 의해 형성된 BPSG막(3a)에 습식 식각과 건식 식각의 2단계 공정으로 콘택 홀을 형성할 경우 콘택 홀의 형상은 화인 글래스 형태가 된다. 즉, 본 발명의 BPSG막(3a)은 수직 방향에 대한 수평 방향의 습식 식각 속도비(DL/DV) 를 1.125∼1.5정도로 하는 것이 가능한데, 이를 제2도 및 제3도에 도시된 실험 데이터를 참조하여 설명하면 다음과 같다.
제2도는 램프 다운비의 함수에 따른 습식 식각비를 나타낸 그래프로서, 언로딩 온도를 800℃로 하고, 램프 다운비를 -3∼-50℃/min으로 변화시키면서 콘택 홀의 식각 형상(profile)을 관찰한 결과이다. BPSG막의 농도가 높고 램프 다운비가 느릴수록 수평 방향의 습식 식각 속도비가 큰 반면에, 램프 다운비가 빠르면 농도에 관계없이 수평 방향의 습식 식각 속도비와 수직 방향의 습식 식각 속도비가 일정한 값에 접근함을 알 수 있다. 실험 데이터에 의하면, 램프 다운비가 25℃/min보다 더 빠를 때 습식 식각 속도비(DL/DV)는 도판트 농도에 관계없이 1.5이하로 포화된다.
제3도는 언로딩 온도의 함수에 따른 습식 식각비를 나타낸 그래프로서, 램프 다운비를 -25℃/min으로 하고, 언로딩 온도를 변화시키면서 콘택 홀의 식각 형상(profile)을 관찰한 결과이다. BPSG막의 농도가 높고 언로딩 온도가 낮을 수록 수평 방향의 습식 식각 속도비가 큰 반면에, 언로딩 온도가 높을수록 농도에 관계없이 수평 방향의 습식 식각 속도비와 수직 방향의 습식 식각 속도비가 일정한 값에 접근함을 알 수 있다. 실험 데이타에 의하면, 언로딩 온도가 700℃보다 더 높을 때 습식 식각 속도비(DL/DV)는 도판트 농도에 관계없이 1.5이하로 포화된다.
결국, BPSG막의 수분 흡습성은 도판트농도가 높을수록 심하여 포토레지스트와의 접착력을 저하시키는데, BPSG막의 평탄화 어닐링 공정시 램프 다운비를 빠르게 하고, 고온에서 언로딩하면 도판트 농도에 대한 영향력을 효과적으로 최소화시킬 수 있어 양호한 형상의 콘택 홀을 얻을 수 있다.
따라서, 본 발명은 BPSG 증착시 표면 평탄성을 높이기 위해 기존의 BPSG 중 착시보다 보론과 포스포러스의 농도를 높게 주입할 수 있어 BPSG막의 평탄화율을 증대시킬 수 있고, 또한 BPSG막의 어닐링 공정을 개선시켜 BPSG막의 표면부를 급냉영역으로 형성시킴에 따라 BPSG막의 수분흡수로 인한 포토레지스트와의 접착력 저하를 방지할 수 있어 양호한 형상의 콘택 홀을 형성할 수 있음은 물론 BPSG막상에 결정 석출물이 생성되는 것을 억제할 수 있다.

Claims (7)

  1. BPSG막 형성 방법에 있어서, 웨이퍼상에 다수의 하부층이 형성된 전체 구조 상부에 BPSG막을 증착하는 단계와, 상기 BPSG막이 증착된 웨이퍼를 퍼니스에 로딩시키는 단계와, 상기 퍼니스의 내부온도를 상승시키는 단계와, 리플로우 공정을 실시하여 상기 층착된 BPSG막을 평탄화하는 단계와, 상기 퍼니스의 내부 온도를 급냉시킨 후 상기 웨이퍼를 언로딩시키는 단계로 이루어져 상기 평탄화된 BPSG막의 표면부는 급냉 영역으로 되고, 내부는 서냉 영역으로 되는 것을 특징으로 하는 BPSG막 형성방법.
  2. 제1항에 있어서, 상기 로딩 온도는 400℃인것을 특징으로 하는 BPSG막 형성방법.
  3. 제1항에 있어서, 상기 리플로우 공정은 BPSG의 전이 온도보다 25내지 35%정도 높은 온도에서 실시되는 것을 특징으로 하는 BPSG막 형성방법.
  4. 제3항에 있어서, 상기 BPSG의 전이 온도는 650 내지 700℃의 온도 범위인 것을 특징으로 하는 BPSG막 형성방법.
  5. 제1항에 있어서, 상기 리플로우 공정은 800내지 950℃의 온도 범위에서 실시되는 것을 특징으로 하는 BPSG막 형성방법.
  6. 제1항에 있어서, 상기 급냉 공정은 램프다운비를 -20 내지 -50℃/MIN으로 하여 상기 리플로우 온도의 90내지 95%정도의 온도가 될 때까지 실시되는 것을 특징으로 하는 BPSG막 형성방법.
  7. 제1항에 있어서, 상기 언로딩 온도는 700내지 900℃의 온도 범위인 것을 특징으로 하는 BPSG막 형성방법.
KR1019950018554A 1995-06-30 1995-06-30 보론 포스포러스 실리케이트 글래스막 형성방법 KR0172039B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950018554A KR0172039B1 (ko) 1995-06-30 1995-06-30 보론 포스포러스 실리케이트 글래스막 형성방법
GB9603071A GB2302870B (en) 1995-06-30 1996-02-14 Method of forming a boron phosphorous silicate glass film
JP8028788A JPH0917781A (ja) 1995-06-30 1996-02-16 Ｂｐｓｇ膜の形成方法
TW085102003A TW288166B (en) 1995-06-30 1996-02-16 The method of forming BPSG film
DE19605787A DE19605787B4 (de) 1995-06-30 1996-02-18 Verfahren zur Herstellung eines Bor-Phosphor-Silikatglasfilmes
CN96105729A CN1061635C (zh) 1995-06-30 1996-02-18 一种形成硼磷硅玻璃膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018554A KR0172039B1 (ko) 1995-06-30 1995-06-30 보론 포스포러스 실리케이트 글래스막 형성방법

Publications (2)

Publication Number Publication Date
KR970003653A KR970003653A (ko) 1997-01-28
KR0172039B1 true KR0172039B1 (ko) 1999-03-30

Family

ID=19419019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018554A KR0172039B1 (ko) 1995-06-30 1995-06-30 보론 포스포러스 실리케이트 글래스막 형성방법

Country Status (6)

Country Link
JP (1) JPH0917781A (ko)
KR (1) KR0172039B1 (ko)
CN (1) CN1061635C (ko)
DE (1) DE19605787B4 (ko)
GB (1) GB2302870B (ko)
TW (1) TW288166B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802451B1 (ko) * 2004-03-05 2008-02-13 쇼와 덴코 가부시키가이샤 인화 붕소계 반도체 발광 소자
WO2006082468A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for high-temperature annealing a multilayer wafer
CN111540783B (zh) * 2020-01-16 2023-09-26 重庆康佳光电科技有限公司 一种金属-氧化物半导体场效应晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
KR940009599B1 (ko) * 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
US5409858A (en) * 1993-08-06 1995-04-25 Micron Semiconductor, Inc. Method for optimizing thermal budgets in fabricating semiconductors

Also Published As

Publication number Publication date
GB2302870B (en) 1999-04-28
DE19605787A1 (de) 1997-01-02
JPH0917781A (ja) 1997-01-17
TW288166B (en) 1996-10-11
DE19605787B4 (de) 2007-05-16
KR970003653A (ko) 1997-01-28
CN1145336A (zh) 1997-03-19
GB2302870A (en) 1997-02-05
CN1061635C (zh) 2001-02-07
GB9603071D0 (en) 1996-04-10

Similar Documents

Publication Publication Date Title
KR20090037788A (ko) 반도체 장치의 제조 방법
KR20030089744A (ko) 콘택저항을 감소시킨 콘택플러그 형성방법
KR960002073B1 (ko) 반도체 장치의 제조방법
US5285103A (en) Structure and method for contacts in CMOS devices
KR100319620B1 (ko) 반도체 소자의 격리구조 및 그 제조방법
JPH10313067A (ja) 半導体電子装置における平坦性を向上させるために中間誘電体層を実現するプロセス
KR0172039B1 (ko) 보론 포스포러스 실리케이트 글래스막 형성방법
KR100237666B1 (ko) 반도체장치의 제조방법
KR100515723B1 (ko) 집적회로와그제조방법
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
KR0183738B1 (ko) 반도체장치의 소자분리방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR102386990B1 (ko) 수소확산방지막을 포함하는 소자, 및 그 제조방법
KR20040059814A (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
KR0186099B1 (ko) 반도체소자의 콘택트홀 제조방법
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
KR100223771B1 (ko) 반도체 장치 및 그 제조방법
KR0154766B1 (ko) 반도체장치의 접촉창 형성방법
KR100630533B1 (ko) 반도체 소자의 제조방법
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
KR100680500B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100510070B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR19980057125A (ko) 반도체 소자 제조시의 층간 평탄화방법
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee