JPH0917781A - Bpsg膜の形成方法 - Google Patents

Bpsg膜の形成方法

Info

Publication number
JPH0917781A
JPH0917781A JP8028788A JP2878896A JPH0917781A JP H0917781 A JPH0917781 A JP H0917781A JP 8028788 A JP8028788 A JP 8028788A JP 2878896 A JP2878896 A JP 2878896A JP H0917781 A JPH0917781 A JP H0917781A
Authority
JP
Japan
Prior art keywords
bpsg film
temperature
film
bpsg
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8028788A
Other languages
English (en)
Inventor
Kyong Sik Yoo
景 植 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0917781A publication Critical patent/JPH0917781A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04Joining glass to metal by means of an interlayer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 本発明は、BPSG膜の平坦化率を上げなが
ら、湿式エッチング速度比を低く出来るBPSG膜の形
成方法を提供する。 【解決手段】 本発明は、BPSG膜を平坦化するため
のリフロー工程のあと、温度降下速度を速くし、高温で
ウエハーのアンローディングが出来るため、BPSG膜
の表面部は、リフロー温度での膜構造がそのまま維持さ
れた急冷領域になり、BPSG膜の内部は、リフロー温
度で徐冷することにより、膜内の物質は結晶化した徐冷
領域となる。このような構造のBPSG膜においては、
徐冷領域の収縮力が急冷領域の収縮力に比べて相対的に
大きいため、急冷領域に圧縮応力が作用することにな
る。かような圧縮応力によって、BPSG膜表面に結晶
析出物が生成されることを制御し、又、BPSG膜の水
分吸収性を減少させることが可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の層間
絶縁膜として利用されるボロン フォスフォロスシリケ
イト ガラス(Boron Phosphorous Silicate Glass)膜
の形成方法に関する。
【0002】
【従来の技術】半導体素子の層間絶縁膜として利用され
るBPSG膜は、絶縁性及び平坦性が非常に良好なの
で、半導体素子の製造工程に広く利用されている。半導
体素子が高集積化されるにつれて、層間絶縁膜として利
用されるBPSG膜の平坦化率を高めることが強く要求
される。
【0003】BPSG膜はボロン(B)とフォスフォロ
ス(P)を高くドーピングするにつれてリフローが良く
出来る性質がある。従って、BPSG膜の平坦化率は、
ボロンとフォスフォロスを高くドーピングする事により
改善される。
【0004】また、高い濃度でドープされた(heavily
doped )BPSG膜は低温でのアニーリング(annealin
g )工程でも、平坦化する事が出来るので、浅い接合部
を持つ半導体素子の製造が可能である。
【0005】しかしながら、高い濃度でドープされたB
PSG膜は水分吸収性が高く、アニーリング工程におい
てBPSG膜内に含有されたボロンとフォスフォロスの
外方拡散が増加する短所がある。外方拡散されたボロン
とフォスフォロスはBPSG膜の表面に結晶析出物を生
成し、この結晶析出物は欠陥因子となるため、素子の信
頼性を低下することになる。
【0006】半導体素子が高集積化されるにつれ、コン
タクトホールの大きさは次第に小さくなるため、コンタ
クトホール内に導電性物質をうまくつめることは難しく
なる。即ち、コンタクトホール部分においてステップカ
バレッヂ(step coberage )が悪くなる。
【0007】このステップカバレッヂ特性を改善するた
めに湿式エッチングと乾式エッチングの2段階の工程を
通じると、所謂、ワイングラス(wine glass)といわれ
る形の、コンタクトホールが形成される。
【0008】然し、ボロンとフォスフォロスを多く含有
したBPSG膜は、湿式及び乾式エッチング工程を通じ
て、ワイングラス形のコンタクトホールを形成するのは
難しい。
【0009】高濃度でドープされたBPSG膜は水分吸
収性が強いため、BPSG膜の上に塗布されるフォトレ
ジスト(photoresist )はBPSG膜との接着力が弱く
なり、このような理由で、湿式エッチングの際のエッチ
ング溶液がフォトレジストとBPSG膜との間に容易に
浸透して、垂直方向のエッチング速度に比べ、水平方向
のエッチング速度が非正常的に早くなる現象が起きる。
【0010】このような現象により、浅い皿の形をした
コンタクトホールが形成され、また、場合によっては、
隣のコンタクトホールと連結したり、或いは、フォトレ
ジストが折れたりする問題が生じる。
【0011】
【発明が解決しようとする課題】上記の如く、BPSG
膜の平坦化率を上げるためには、不純物の濃度を増加す
れば良いが、不純物の濃度を増加する場合、垂直対水平
エッチング速度比が高くなるため、BPSG膜の平坦化
比率を大きく減少させず、湿式エッチング速度比を低く
することには限界がある。
【0012】本発明の目的は、BPSG膜の平坦化比率
を上げながら湿式エッチング速度比を低く出来るBPS
G膜の形成方法を提供することにある。
【0013】
【課題を解決するための手段】かかる目的を達成するた
めの本発明のBPSG膜の形成方法は、ウエハー(wafe
r )の上に多数の下部層が形成された全体構造の上に、
BPSG膜を蒸着する段階と、上記ウエハーをファーネ
スにローディングする段階と、上記ファーネスの内部温
度を上げた後、リフロー工程を実施し、上記蒸着したB
PSG膜の表面を平坦化する段階と、上記ファーネスの
内部温度を急冷した後、上記ウエハーをアンローディン
グさせることにより、上記平坦化されたBPSG膜の表
面部を急冷領域とし、内部を徐冷(徐々に温度を下げ
る)領域とする段階とからなる特徴がある。
【0014】
【発明の実施の形態】以下、添付した図面を参照して本
発明に係る実施形態を詳細に説明する。図1(A),
(B)は本発明によるBPSG膜の形成方法を説明する
ため図示した素子の断面図である。図1(A)は、ウエ
ハー1上に多数の下部層2が形成された全体構造の上
に、層間絶縁膜でBPSG膜3を蒸着した状態を図示す
る。蒸着されたBPSG膜3の表面は下部層2のため平
坦でない。
【0015】図1(B)は本発明によるアニーリング工
程を実施することにより、表面が平坦化したBPSG膜
3Aの形成状態を図示する。一般的に、BPSG膜を平
坦化するためのアニーリング工程は、ローディング(lo
ading )、ランプアップ(ramp up )、リフロー(refl
ow)、ランプダウン(ramp down )、及び、アンローデ
ィング(unloading )の5段階に分かれる。かかる段階
のうち、BPSG膜の水分吸収性に影響を与える段階
は、ランプダウン段階とアンローディング段階である。
【0016】表面が平坦化されたBPSG膜3Aを形成
する本発明のアニーリング工程は以下の如くである。B
PSG膜3が蒸着されたウエハー1を、ファーネス(fu
rnace :炉)にローディングする。この時の、ローディ
ング温度は約400℃である。
【0017】ランプアップ段階では、ファーネス内部の
温度が、BPSGの転移温度である650乃至700℃
の温度範囲より、25乃至35パーセント高い800乃
至950℃の温度範囲になるように温度を上昇させる。
【0018】リフロー段階では、800乃至950℃の
温度範囲で、窒素(N2 )或いは、アルゴン(Ar)の
ような非活性ガス環境でBPSG膜の表面が平坦化され
る。
【0019】ランプダウン(lamp down)段階では、温度
降下速度を20乃至50℃/min.にして、リフロー
温度の90乃至95%の温度、例えば700乃至900
℃の範囲になるようにして、この温度でウエハー1をア
ンローディングさせる。
【0020】BPSG膜は、転移温度以上の高温で熱処
理した場合、粘度が充分低くなるので、膜内のあらゆる
物質は自由に流動することになるが、ランプダウン段階
において温度降下速度を遅くした場合、膜内の物質が結
晶化される可能性が増大し、収縮率も大きくなり、ま
た、膜が緻密になる。
【0021】一方、温度降下速度を速くした場合、高温
における構造がそのまま維持され、温度降下速度を遅く
した場合より、膜の密度は低下するがエッチング速度は
速くなる特性がある。
【0022】また、熱処理後、徐冷で形成されたBPS
G膜の水分吸収性は、膜内の不純物の濃度により敏感に
変わるが、相対的に、急冷で形成されたBPSG膜の水
分吸収性は、膜内の不純物の濃度に大きく影響されない
特性がある。
【0023】本発明は、かかるBPSG膜の特性を適用
したものであり、上記アニーリング工程の結果形成され
たBPSG膜3Aは、その内部構造が異なるように形成
される。
【0024】即ち、BPSG膜3Aの表面部は、リフロ
ー温度(800乃至950℃)で膜構造がそのまま維持
された急冷領域Aを形成する一方、BPSG膜3Aの内
部は、リフロー温度(800乃至950℃)で徐冷して
膜内の物質が結晶化した徐冷領域Bを形成する。
【0025】このような構造を持つBPSG膜3Aにお
ける徐冷領域Bの収縮力は、急冷領域Aの収縮力より相
対的に大きいため、急冷領域Aに圧縮応力が作用するこ
とになる。このような圧縮応力によって、BPSG膜3
A表面部に、結晶析出物が生成されることを抑制するこ
とができ、なおBPSG膜3Aの水分吸収性を減少させ
ることが出来る。
【0026】従って、BPSG膜の平坦化率を上げるた
めに、ボロンとフォスフォロス各々の濃度を高く、例え
ば各々5乃至6wt%程高くドーピングしても、結晶析
出物生成と水分吸収性増大に伴う問題点は考慮しなくて
もよい。結局、本発明の目的である、BPSG膜の平坦
化率を上げながら、湿式エッチングの速度比を下げるこ
とが出来る。
【0027】本発明により形成されたBPSG膜3A
に、湿式エッチングと乾式エッチングの2段階でコンタ
クトホールを形成する場合、コンタクトホールの形状は
ワイングラスの形になる。即ち、本発明のBPSG膜3
Aは垂直方向に対する水平方向の湿式エッチング速度比
(DL /DV )を1.125乃至1.5程度にすること
が可能であり、図2及び図3の実験データを参照して次
の如く説明する。
【0028】図2は、ランプダウン比の函数による湿式
エッチング比を示すグラフで、アンローディング温度を
800℃にして、ランプダウン比を−3から−50℃/
min.まで変化させながらコンタクトホールのエッチ
ング形状(profile )を観察した結果である。
【0029】BPSG膜の濃度が高く、ランプダウン比
が小さいほど、水平方向の湿式エッチング速度比が大き
い。一方、ランプダウン比が大きいと、濃度に関係な
く、水平方向の湿式エッチング比と垂直方向の湿式エッ
チング速度比が一定の値に近づくことがわかる。実験デ
ータによれば、ランプダウン比が25℃/min.より
速い時、湿式エッチング速度比(DL /DV )はドーピ
ング濃度に関係なく1.5以下で飽和する。
【0030】図3は、アンローディング温度の函数によ
る湿式エッチングを表すグラフで、ランプダウン比を−
25℃/min.とし、アンローディング温度を変化さ
せながらコンタクトホールのエッチング形状(profile
)を観察した結果である。
【0031】BPSG膜の濃度が高く、アンローディン
グ温度が低いほど、水平方向の湿式エッチング速度比が
大きくなる。一方、アンローディング温度が高いほど、
濃度に関係なく水平方向の湿式エッチング速度比と垂直
方向のエッチング速度比が一定の値に近づくことがわか
る。実験データによれば、アンローディング温度が70
0℃より高い時、湿式エッチング速度比(DL /DV
はドーピング濃度に関係なく1.5以下で飽和する。
【0032】結局、BPSG膜の水分吸収性は、ドーピ
ング濃度が高いほど強くなるので、フォトレジストとの
接着力を低下させることになり、BPSG膜の平坦化ア
ニーリング工程時に、ランプダウン比を速くし、高温で
アンローディングすることによりドーピング濃度に対す
る影響力を効果的に最小化出来るので、良好な形状のコ
ントタクトホールを得ることが出来る。
【0033】
【発明の効果】本発明は、BPSG膜蒸着時表面平坦性
を高めるため、従来のBPSG蒸着時に比して、ボロン
とフォスフォロスの濃度を高くして注入することが出来
るのでBPSG膜の平坦化率を大きくすることが出来、
また、BPSG膜のアニーリング工程を改善することに
より、BPSG膜の表面部を急冷領域に形成して、BP
SG膜の水分吸収によるフォトレジストとの接着力の低
下を防止することが出来、更に、良好な形状のコンタク
トホールの形成が可能であると同時に、BPSG膜上に
結晶析出物が生成されることを抑制することが出来る。
【図面の簡単な説明】
【図1】(A),(B)は本発明によるBPSG膜の形
成方法を説明するため図示した断面図である。
【図2】ランプダウン比の函数による湿式エッチング比
を表すグラフである。
【図3】アンローディング温度の函数比による湿式エッ
チング比を表すグラフである。
【符号の説明】
1…ウエハー、2…下部層、3,3A…BPSG膜、A
…急冷領域、B…徐冷領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 BPSG膜形成方法において、ウエハー
    上に多数の下部層が形成された全体構造の上にBPSG
    膜を蒸着する段階と、 上記ウエハーをファーネスにローディングする段階と、
    上記ファーネスの内部温度を上昇させた後、リフロー工
    程を実施して、上記蒸着したBPSG膜の表面を平坦化
    する段階と、 上記平坦化したBPSG膜の表面部が急冷領域になると
    同時に、内部が徐冷領域になるように上記ファーネスの
    内部温度を急冷した後、上記ウエハーをアンローディン
    グさせる段階とからなることを特徴とするBPSG膜の
    形成方法。
  2. 【請求項2】 請求項1において、上記ウエハーをロー
    ディングする時、ローディング温度が400℃であるこ
    とを特徴とするBPSG膜の形成方法。
  3. 【請求項3】 請求項1において、上記リフロー工程
    は、BPSGの転移温度に比べて25乃至35%高い温
    度で実施することを特徴とするBPSG膜の形成方法。
  4. 【請求項4】 請求項3において、上記BPSGの転移
    温度が650乃至750℃の温度範囲であることを特徴
    とするBPSG膜の形成方法。
  5. 【請求項5】 請求項1において、上記リフロー工程
    は、800乃至950℃の温度範囲であることを特徴と
    するBPSG膜の形成方法。
  6. 【請求項6】 請求項1において、上記急冷工程は、温
    度降下速度を−20乃至−50℃/min.として、上
    記リフロー温度の90乃至95%程度の温度になるまで
    実施することを特徴とするBPSG膜の形成方法。
  7. 【請求項7】 請求項1において、上記ウエハーをアン
    ローディングする時、アンローディング温度が700乃
    至900℃の温度範囲であることを特徴とするBPSG
    膜の形成方法。
JP8028788A 1995-06-30 1996-02-16 Bpsg膜の形成方法 Pending JPH0917781A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950018554A KR0172039B1 (ko) 1995-06-30 1995-06-30 보론 포스포러스 실리케이트 글래스막 형성방법
KR95-18554 1995-06-30

Publications (1)

Publication Number Publication Date
JPH0917781A true JPH0917781A (ja) 1997-01-17

Family

ID=19419019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8028788A Pending JPH0917781A (ja) 1995-06-30 1996-02-16 Bpsg膜の形成方法

Country Status (6)

Country Link
JP (1) JPH0917781A (ja)
KR (1) KR0172039B1 (ja)
CN (1) CN1061635C (ja)
DE (1) DE19605787B4 (ja)
GB (1) GB2302870B (ja)
TW (1) TW288166B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026525B2 (en) * 2004-03-05 2011-09-27 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device
WO2006082468A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for high-temperature annealing a multilayer wafer
CN111540783B (zh) * 2020-01-16 2023-09-26 重庆康佳光电科技有限公司 一种金属-氧化物半导体场效应晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
KR940009599B1 (ko) * 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
US5409858A (en) * 1993-08-06 1995-04-25 Micron Semiconductor, Inc. Method for optimizing thermal budgets in fabricating semiconductors

Also Published As

Publication number Publication date
GB2302870B (en) 1999-04-28
GB9603071D0 (en) 1996-04-10
DE19605787A1 (de) 1997-01-02
KR970003653A (ko) 1997-01-28
DE19605787B4 (de) 2007-05-16
CN1145336A (zh) 1997-03-19
CN1061635C (zh) 2001-02-07
GB2302870A (en) 1997-02-05
TW288166B (en) 1996-10-11
KR0172039B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR100784581B1 (ko) 표면 거칠기 감소 방법
JPH06163898A (ja) 薄膜トランジスターの製造方法
US5285103A (en) Structure and method for contacts in CMOS devices
US6403475B1 (en) Fabrication method for semiconductor integrated device
US4889493A (en) Method of manufacturing the substrate of GaAs compound semiconductor
JP2000294549A (ja) 半導体装置及びその製造方法
US6066576A (en) Method for forming oxide using high pressure
JPH0917781A (ja) Bpsg膜の形成方法
KR100237666B1 (ko) 반도체장치의 제조방법
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
KR100495921B1 (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
KR100780686B1 (ko) 반도체소자의 제조방법
JP3210464B2 (ja) 半導体装置の製造方法
KR20010003616A (ko) 실리콘 웨이퍼 제조방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
JPH0682668B2 (ja) 半導体装置の製造方法
JPS59191354A (ja) 半導体装置の製造方法
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR0172528B1 (ko) 반도체 소자의 산화막 형성 방법
KR100312380B1 (ko) 반도체소자의 평탄화 방법
KR940011742B1 (ko) 배선층간의 절연막 평탄화방법
KR100680500B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH09199586A (ja) 半導体装置の製造方法
JPH11111724A (ja) 半導体装置の製造方法
KR20030067379A (ko) 반도체 소자의 층간 절연막 평탄화 방법