KR100312380B1 - 반도체소자의 평탄화 방법 - Google Patents
반도체소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR100312380B1 KR100312380B1 KR1019940016106A KR19940016106A KR100312380B1 KR 100312380 B1 KR100312380 B1 KR 100312380B1 KR 1019940016106 A KR1019940016106 A KR 1019940016106A KR 19940016106 A KR19940016106 A KR 19940016106A KR 100312380 B1 KR100312380 B1 KR 100312380B1
- Authority
- KR
- South Korea
- Prior art keywords
- tube
- oxide film
- heat treatment
- wafer
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 10
- 238000011068 loading method Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 4
- 239000002245 particle Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- -1 oxy nitride Chemical class 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 210000000813 small intestine Anatomy 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로서, 불순물이 도핑된 산화막을 증착한 후 후속 열처리 공정시 웨이퍼에 생성되는 결정결함 및 파티클의 발생을 억제시키기 위해 진공 상태에서 열처리(Anneal)하여 평탄화 시킨 다음 NH3가스 분위기 하에서 열처리하여 표면을 질화시키므로써 소자의 질 및 수율을 향상시킬 수 있도록 하는 반도체 소자의 평탄화 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 특히 도핑(Doping)된 산화막을 증착하고 진공상태에서 열처리(Anneal)하여 평탄화 시킨 다음 NH3가스 분위기 하에서 열처리하여 표면을 질화시키므로써 후속 열처리 공정시 도핑된 산화막 표면에 발생되는 결정결함(Crystal Defect)을 최소화할 수 있는 반도체 소자의 평탄화 방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 소자의 평탄화는 BPSG(Boro-Phospo-silicate Glass)와 같은 도핑된 산화막을 증착하고 플로우(Flow) 시키므로써 이루어진다.
소자의 집적도가 증가됨에 따라 충분한 평탄화를 위해서는 많은 양의 불순물 도핑이 요구되나, 상기 불순물이 과도한 농도로 도핑될 경우 후속 열처리 공정시 표면에 결정결함이 발생된다. 그러면 종래 반도체 소자의 평탄화 방법을 하기의 [표 1]을 통해 설명하면 다음과 같다.
종래 반도체 소자의 평탄화 방법은 불순물이 도핑된 산화막을 증착시킨 웨이퍼를 튜브(Tube) 내로 로딩(Loading)하고 100mTorr 내지 1 Torr의 압력으로 상기 튜브 내부를 진공상태로 만든 후 온도를 800 내지 900℃로 상승시키고 열처리 공정을 진행하여 상기 산화막을 평탄화 시킨 다음 온도를 하강시키고 대기압 상태까지백-필(Back-fill)한 후 상기 웨이퍼를 언로딩(Unloading)시키는데, 이와 같이 평탄화된 산화막은 후속 열처리공정시 상기 도핑된 불순물의 증기화에 의해 웨이퍼 상에 파티클(Particle)을 야기시킬 뿐만 아니라 불순물의 결정화에 의해 결정결함을 생성시켜 소자를 불량하게 만든다.
따라서, 본 발명은 진공상태에서 열처리(Anneal)하여 평탄화 시킨 다음 NH3가스 분위기 하에서 열처리하여 표면을 질화시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 평탄화 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 불순물이 도핑된 산화막이 소자집적 층상에 증착된 상태의 웨이퍼를 튜브 내로 로딩하고 소장의 압력으로 튜브 내부를 진공상태로 만든 다음 온도를 상승시키는 단계와, 상기 단계로부터 상승된 온도상태에서 열처리 공정을 진행하여 산화막을 평탄화 시키는 단계와, 상기 단계로부터 NH3가스분위기 하에서 열처리하는 단계와, 상기 단계로부터 튜브내의 온도를 하강시키고 대기압 상태까지 백-필한 후 웨이퍼를 언로딩 시키는 단계로 이루어지는 것을 특징으로 한다.
제1A 및 제1B도는 본 발명에 따른 반도체 소자의 평탄화 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 소자집적층 2 : 산화막
3 : 옥시 나이트라이드 10 : 웨이퍼
이하, 본 발명을 첨부된 도면 및 하기의 [표 2]를 참조하여 본 발명을 상세히 설명하기로 한다.
제1A 및 제1B도는 본 발명에 따른 반도체 소자의 평탄화 방법을 설명하기 위한 소자의 단면도로서,
단차(Topology)가 심화된 소자집적층(1)을 평탄화 시키기 위해 BPSG와 같이 불순물이 도핑된 산화막(2)을 증착한 후 하기의 [표 2]에 의해 상기 웨이퍼(10)를 튜브 내로 로딩하고 100mTorr 내지 1 Torr의 압력으로 상기 튜브 내부를 진공 상태로 만든 다음 온도를 800 내지 900℃로 상승시키고 열처리 공정을 진행하여 제1A도와 같이 상기 산화막(2)을 평탄화 시킨 후, 이어서 제1B도에 도시된 바와 같이 NH3가스 분위기 하에서 열처리하여 상기 산화막(2) 표면을 질화시켜 옥시 나이트라이드(Oxy nitride)(3)가 형성되도록 한다. 이후 상기 튜브 내의 온도를 하강시키고 대기압 상태까지 백-필한 후 상기 웨이퍼를 언로딩시키는데, 상기 진공상태에서의 열처리 공정시 증기화된 불순물이 원활히 배기되어 웨이퍼의 결함발생을 최소화할수 있으며, 상기 NH3가스 분위기 하에서의 열처리시 산화막 표면이 질화되므로 대기와의 반응으로 생성되는 결정결함의 발생이 최소화된다. 또한 상기 열처리 공정이외의 단계에서는 N2, Ar 등의 불활성 가스를 사용한다.
상술한 바와 같이, 본 발명에 의하면 진공상태에서 열처리(Anneal)하여 평탄화 시킨 다음 NH3가스 분위기 하에서 열처리하여 표면을 질화시키므로써 후속 열처리 공정시 도핑된 산화막 표면에 발생되는 결정결함을 최소화하여 소자의 질(Quality) 및 수율(Yield)을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (2)
- 단차가 심화된 소자 집적층을 평탄화하기 위한 반도체 소자의 평탄화 방법에 있어서,불순물이 도핑된 산화막이 소자 집적층 상에 증착된 상태의 웨이퍼를 튜브 내로 로딩하고 소정의 압력으로 상기 튜브 내부를 진공 상태로 만든 다음 온도를 상승시키는 단계와,증기화된 불순물을 원활하게 제거함과 동시에 상기 산화막을 평탄화 시키기 위해 상승된 온도상태에서 제 1 열처리 공정을 실시하는 단계;상기 산화막이 대기와의 반응시 생성될 수 있는 결정 결함을 최소화하기 위해 NH3가스 분위기에서 제 2 열처리 공정을 실시하는 단계;상기 튜브내의 온도를 하강시키고 대기압 상태까지 백-필한 후 상기 웨이퍼를 언로딩 시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제 1 항에 있어서,상기 NH3가스 분위기 하에서의 열처리 시 상기 산화막 표면이 질화되어 옥시 나이트라이드가 형성되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016106A KR100312380B1 (ko) | 1994-07-06 | 1994-07-06 | 반도체소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016106A KR100312380B1 (ko) | 1994-07-06 | 1994-07-06 | 반도체소자의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960005859A KR960005859A (ko) | 1996-02-23 |
| KR100312380B1 true KR100312380B1 (ko) | 2003-08-06 |
Family
ID=37531232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016106A KR100312380B1 (ko) | 1994-07-06 | 1994-07-06 | 반도체소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100312380B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930014654A (ko) * | 1991-12-24 | 1993-07-23 | 정몽헌 | 2중 원통형 구조의 전하저장전극 제조방법 |
-
1994
- 1994-07-06 KR KR1019940016106A patent/KR100312380B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930014654A (ko) * | 1991-12-24 | 1993-07-23 | 정몽헌 | 2중 원통형 구조의 전하저장전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005859A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5194397A (en) | Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| KR20040086750A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US6797323B1 (en) | Method of forming silicon oxide layer | |
| US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
| JPH04218910A (ja) | 熱処理成膜方法 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP2006196910A (ja) | 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法 | |
| KR100312380B1 (ko) | 반도체소자의 평탄화 방법 | |
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| JPH0697140A (ja) | 半導体基板処理方法 | |
| JPH11186255A (ja) | シリコン酸化膜の形成方法 | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| JP3297958B2 (ja) | 薄膜形成方法 | |
| JP3379464B2 (ja) | 半導体装置の製造方法及びスパッタリング装置 | |
| KR100495921B1 (ko) | 스트레스 제거를 위한 반도체 소자의 제조 방법 | |
| JP3384352B2 (ja) | 半導体装置の製造方法および不純物注入活性化処理装置 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JP3194062B2 (ja) | 熱酸化膜の形成方法 | |
| JP3272823B2 (ja) | 半導体装置の乾式清浄化方法 | |
| KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
| JPH07153695A (ja) | 成膜方法 | |
| KR100296135B1 (ko) | 반도체소자의산화막형성방법 | |
| JP3800788B2 (ja) | シリコン酸化膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |