KR100296135B1 - 반도체소자의산화막형성방법 - Google Patents
반도체소자의산화막형성방법 Download PDFInfo
- Publication number
- KR100296135B1 KR100296135B1 KR1019930030791A KR930030791A KR100296135B1 KR 100296135 B1 KR100296135 B1 KR 100296135B1 KR 1019930030791 A KR1019930030791 A KR 1019930030791A KR 930030791 A KR930030791 A KR 930030791A KR 100296135 B1 KR100296135 B1 KR 100296135B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- temperature
- oxide layer
- minutes
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical compound ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 abstract description 12
- 239000007800 oxidant agent Substances 0.000 description 8
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000746 purification Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 산화막 형성방법에 관한 것으로, 특히 공정챔버에 웨이퍼를 장착하고 소정온도하에서 소정의 산화제를 첨가하여 산화공정을 진행하는 반도체 소자의 산화막 형성방법에 있어서, 상기 산화공정시 산화제로 O2에 DCE 적정비율로 첨가하여, 650 내지 750℃의 온도하에서 산화공정을 진행하는 것을 특징으로 함으로써 본 발명은 낮은 산화온도에서 공정이 진행되므로 소자의 누설전류를 감소시킬 수 있으며, DCE를 첨가로 생성되는 Cl로 산화제의 침전을 막아 균질한 산화막을 성장시킴으로써 산화제 및 금속성 물질의 침전 및 침투로 인한 결함을 막을 수 있다.
또한, 산화막 형성 이전 또는 이후에 형성되는 전도막 사이의 금속성 불순물을 제거함으로써 산화막과 전도막 사이의 접촉면 특성이 개선되는 등의 효과를 얻을 수 있다.
Description
제 1 도는 종래의 산화막 형성시 공정 조건표.
제 2 도는 본 발명에 따른 산화막 형성시 공정 조건표.
본 발명은 산화막 형성 방법에 관한 것으로, 특히 낮은 온도의 공정조건하에서 산화막을 형성하는 반도체 소자의 산화막 형성 방법에 관한 것이다.
종래의 패드산화막 형성시 공정 조건은 첨부된 도면 제 1 도에 도시된바, 이를 참조하여 종래기술을 개략적으로 설명하면 다음과 같다.
제 1 도에 도시된 바와 같이 종래의 패드산화막 형성 공정은, 800℃ 온도에서 16분 동안 웨이퍼를 장착(loading)하는 푸쉬(push) 과정을 실시하고, 10분간 회복(Recovery)시킨다. 이어서, 튜브 내의 온도를 900℃ 내지 1000℃ 까지 상승시키기 위한 램프 업(ramp up)을 20분 동안 실시하고, 안정화 및 O2분위기의 정화를 각각 5분간 실시하고, 8 slpm(standard liters per minute)의 O2및 0.25 slpm의 N2O 분위기에서 건식산화(dry oxidation)를 실시하면서 TCA(trichloroethane)를 첨가하여 패드산화막을 성장하고, O2및 N2정화를 각각 5분 및 10분간 실시하고, 34분 동안 튜브 내의 온도를 700℃ 내지 800℃까지 낮추는 램프 다운(ramp down)을 실시하고, 700℃ 내지 800℃ 온도에서 웨이퍼를 꺼내고(unloading), 40분 동안 냉각을 실시하는 과정으로 이루어진다.
그러나 상기 종래의 패드산화막 성장은 900℃ 이상의 고온에서 산화공정을 진행함으로써 소자에 누설전류(leakage current)를 유발하는 문제점이 있다. 따라서 저온에서 산화공정을 진행하여야 할 필요가 있는데, 이때에는 첨가되는 TCA가 800℃ 이상에서만 완전 분해되어 산화공정에 참여하므로 800℃ 이상의 온도가 요구된다. 따라서 누설전류의 감소를 위해서는 800℃ 이하의 온도에서 산화공정을 진행할 수 있는 새로운 물질의 개발이 요구된다.
상기와 같은 요구를 충족시키기 위한 본 발명은 고온에서만 가능한 산화공정을 대신하여, 막의 특성저하를 초래하지 않는 범위 내의 저온에서 산화막을 성장시킬 수 있는 반도체 소자의 산화막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 챔버 내부에 웨이퍼를 장착하는 제1단계; 및 700℃ 온도로 유지된 상기 챔버 내부에 O2및 C2H2Cl2를 이용한 산화공정을 실시하여 상기 웨이퍼 상에 산화막을 형성하는 제2 단계를 포함하는 반도체 소자의 산화막 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상술한다.
본 발명은 산화막 성장시 700℃에서 완전히 분해되는 DCE(dichloroethylene, C2H2Cl2)를 첨가하여 상대적으로 낮은 온도에서 산화공정을 진행하는데 특징이 있다.
첨부된 도면 제 2 도에 도시된 공정 조건표에 보이는 바와 같이 본 발명에 따른 산화막 형성 과정은, 먼저 500℃ 내지 600℃ 온도에서 16분 동안 웨이퍼를 튜브(챔버)에 장착하는 푸쉬 과정을 실시하고, 10분간 회복을 시킨다. 이어서, 20분 동안 튜브 내의 온도를 650℃ 내지 700℃까지 상승시키는 램프 업을 실시하고, 안정화 및 O2분위기의 정화를 각각 5분간 실시하고, 700℃ 온도 및 O2:DCE =3 내지 8 slpm: 0.43 내지 0.72 slpm의 조건에서 산화막을 형성하고, O2및 N2정화를 각각 5분 및 10분간 실시하고, 34분 동안 튜브 내의 온도를 500℃ 내지 600℃까지 낮추는 램프 다운을 실시하고, 500℃ 내지 600℃ 온도에서 웨이퍼를 꺼내고, 40분 동안 냉각을 실시하는 과정으로 이루어진다.
이와 같은 본 발명은 500℃ 내지 600℃ 온도에서 웨이퍼를 장착하고, 700℃ 온도에서 산화공정을 실시하고, 500℃ 내지 600℃ 에서 언로딩(unloading)하며, 산화제로서는 TCA를 대신하여 DEC를 사용한다. DCE는 700℃에서 완전히 분해되므로 그 특성을 이용한 것이며, DCE가 O2와 반응하여 생성되는 6 내지 10%의 HCl 로써 Si 기판과 산화막 사이의 금속성 불순물을 게더링(gettering)하여 Si 기판과 산화막 사이의 접촉면 특성을 개선시킬 수 있다. 또한, 6 내지 10%의 HCl이 생성됨에 따라 산화시 산화제의 침전이 없는 균일한 산화막을 성장시킬 수 있게 된다.
부연하면, 본 발명은 건식산화 공정시 TCA 대신에 사용디는 DCE가 700℃에서 완전분해되어 산화막을 형성하는 특성을 이용하며, 700℃ 이하의 온도에서 공정을 진행하여 소자에서 야기되는 누설전류의 유발을 막을 수 있다.
참고로, 종래와 같이 TCA 사용할 때 생성되는 HCl은 1 내지 2%이 되므로 Si 기판과 SiO2산화막 사이의 불순물(impurity)에 대한 게더링을 충분하게 하지 못한다. 본 발명은 0.43 slpm의 DCE를 사용함으로써 4% 내지 7%의 HCl이 생성되고, 이에 따라 금속성 불순물에 대한 게더링이 충분히 이루어져 접촉면의 특성을 개선할 수 있다.
또한, 전술한 바와 같이 생성된 4% 내지 7%의 HCl에 의해 패드산화막 형성시 산화제의 비스코스 플로우(viscous flow)가 증가되고 균일한 패드산화막을 형성하게 함으로써 산화제의 침전으로 인한 결함 유발을 막을 수 있다. 그리고, 패드산화막 식각시 산화제의 침전으로 형성된 산화막의 경우 불균일하게 식각되어 Si 기판에 미세한 불균질이 형성됨에 반해, 본 발명에 따를 경우에는 산화제의 침전이 없는 균일한 산화막 성장 및 식각이 진행되어 Si 기판에 불균질이 형성되지 않는다.
상기와 같이 이루어지는 본 발명은 다음과 같이 유용한 효과를 얻을 수 있다.
첫째, 산화막 형성시 낮은 산화온도에서 공정이 진행되므로 소자의 누설전류를 감소시킬 수 있다.
둘째, 반감기가 6년인 TCA에 대한 대체 물질로서 반감기가 4년 이하인 DCE를 사용함에 따라 오존층 파괴를 줄일 수 있다.
셋째, DCE 첨가에 의해 생성되는 Cl로써 산화제의 침전을 막아 균일한 산화막을 성장시킴으로써 산화제 및 금속성 물질의 침전 및 침투로 인한 결함을 막을 수 있다.
넷째, 산화막 형성 이전 또는 이후에 형성되는 전도막 사이의 금속성 불순물을 제거함으로써 산화막과 전도막 사이의 접촉면 특성이 개선되는 등의 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (3)
- 반도체 소자의 산화막 형성 방법에 있어서,챔버 내부에 웨이퍼를 장착하는 제1 단계; 및700℃ 온도로 유지된 상기 챔버 내부에 O2및 C2H2Cl2를 이용한 산화공정을 실시하여 상기 웨이퍼 상에 산화막을 형성하는 제2 단계를 포함하는 반도체 소자의 산화막 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계에서,O2: C2H2Cl2혼합비는 3 내지 8 slpm: 0.43 내지 0.72 slpm인 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 단계에서 상기 챔버 내부의 온도를 500℃ 내지 600℃로 유지하는 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030791A KR100296135B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체소자의산화막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030791A KR100296135B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체소자의산화막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021210A KR950021210A (ko) | 1995-07-26 |
| KR100296135B1 true KR100296135B1 (ko) | 2001-10-24 |
Family
ID=37527959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030791A KR100296135B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체소자의산화막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296135B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399907B1 (ko) * | 1996-12-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
| KR101565525B1 (ko) | 2014-02-20 | 2015-11-13 | 주식회사 마유텍 | 마그네슘합금 표면처리용 고내식성과 균일한 산화막 형성을 위한 건식 ｔｓｔ 공법 |
| CN108198909A (zh) * | 2018-01-15 | 2018-06-22 | 浙江晶科能源有限公司 | 一种硅片处理方法以及太阳电池制作方法 |
-
1993
- 1993-12-29 KR KR1019930030791A patent/KR100296135B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399907B1 (ko) * | 1996-12-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
| KR101565525B1 (ko) | 2014-02-20 | 2015-11-13 | 주식회사 마유텍 | 마그네슘합금 표면처리용 고내식성과 균일한 산화막 형성을 위한 건식 ｔｓｔ 공법 |
| CN108198909A (zh) * | 2018-01-15 | 2018-06-22 | 浙江晶科能源有限公司 | 一种硅片处理方法以及太阳电池制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021210A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0132036B1 (ko) | 반도체기판 및 그 처리방법 | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| KR100296135B1 (ko) | 반도체소자의산화막형성방법 | |
| KR100464424B1 (ko) | 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법 | |
| KR100194489B1 (ko) | 반도체기판의 열처리방법 | |
| KR970006216B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| Green et al. | The influence of silicon heat treatments on the minority carrier generation and the dielectric breakdown in MOS structures | |
| KR100398505B1 (ko) | 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법 | |
| JP2002100674A (ja) | 半導体装置の製造方法 | |
| KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
| JP3584544B2 (ja) | 半導体装置の製造方法 | |
| KR960013152B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
| KR0125310B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR100687410B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR970003836B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100312971B1 (ko) | 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 | |
| KR920010432B1 (ko) | 반도체의 필드 산화막 형성방법 | |
| KR100312380B1 (ko) | 반도체소자의 평탄화 방법 | |
| KR100334524B1 (ko) | 반도체소자의게이트산화막제조방법 | |
| KR960008904B1 (ko) | 반도체 기판상에 에스아이오투막의 형성방법 | |
| KR950011989B1 (ko) | 게이트 산화막 형성방법 | |
| KR100197117B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| KR960011935B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| KR960009977B1 (ko) | 반도체 소자의 희생 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |