KR950011989B1 - 게이트 산화막 형성방법 - Google Patents

게이트 산화막 형성방법 Download PDF

Info

Publication number
KR950011989B1
KR950011989B1 KR1019920022795A KR920022795A KR950011989B1 KR 950011989 B1 KR950011989 B1 KR 950011989B1 KR 1019920022795 A KR1019920022795 A KR 1019920022795A KR 920022795 A KR920022795 A KR 920022795A KR 950011989 B1 KR950011989 B1 KR 950011989B1
Authority
KR
South Korea
Prior art keywords
gas
gate oxide
annealing
oxide film
slpm
Prior art date
Application number
KR1019920022795A
Other languages
English (en)
Other versions
KR940012538A (ko
Inventor
엄금용
주문식
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920022795A priority Critical patent/KR950011989B1/ko
Publication of KR940012538A publication Critical patent/KR940012538A/ko
Application granted granted Critical
Publication of KR950011989B1 publication Critical patent/KR950011989B1/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

게이트 산화막 형성방법
제1도는 종래기술로 게이트산화막을 형성하는 공정단계를 도시한 도면.
제2도는 본 발명에 의해 게이트 산화막을 형성하되, 어닐링 공정에서 개스 개스비 및 시간을 조절한 것을 도시한 도면.
본 발명은 고집적 반도체 소자의 게이트 산화막 형성방법에 관한 것으로, 특히 게이트 산화막 형성공정 단계에서 어닐링 고정에서, 개스, 개스비 및 시간을 변화시켜 게이트 산화막 질을 개선하는 게이트 산화막 형성방법에 관한 것이다.
DRAM의 집적도가 증가함에 따라 게이트 산화막의 두께는 감소하게 되는데 반하여 게이트 산화막질(gate oxide integrity)은 더욱 큰 값을 필요로 하고 있다.
게이트 산화막 질은 게이트 산화막 형성 프로세스에 의해 큰 영향을 받게된다.
제1도를 참조하여 종래기술로 게이트 산화막을 형성하는 공정단계를 설명해 보면, N2/LO2의 비율이 30/0.5(SLPM; standard litter per meter)와 온고가 650℃정도인 튜브에 웨이퍼를 장착하는 공정과 산화공정은 3단계로 진행하는데 즉, 예비산화공정, 주산화공정 후 후정화 공정이다. 상기 예비 산화공정은 800℃의 온도와, O2H 분위기에서 실시하고, 주산화공정은 800℃의 온도와 O2H, H2및 N2C의 분위기에서 실시하고, 후정화 공정은 800℃의 온도와 O2H분위기에 실시하는 것이다. 그 다음에 어닐링 공정을 실시하는데, 즉 튜브의 온도를 900℃로 상승시키고, N2분위기에서 어닐링하는 것이다. 그 이후에 튜브의 온도를 800℃로 낮추어 웨이퍼를 꺼내는(pull)공정으로 된것을 도시한다.
그러나, 상기한 종래기술은 어닐링 공정에서 자연산화막(native oxide)이 성장하며 이 자연산화막은 결함(defects)의 밀도를 저하 시키는데 효과적이지 못하여 산화막(SiO2막)의 밀도를 증가시킬때 결함이 함유된다. 그로인하여 누설전류를 증가시키게 되며, 더 나아가 게이트 산화막의 파괴를 유발하여 통과율(pass rate)를 저하시키며, 전기장의 값을 저하시키며, 일정전류 스트레스 테스트(constant current stress test)값이 저하된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 어닐링 공정의 개스, 개스비 및 시간을 변화시켜서 어닐링 공정을 진행하는 게이트 산화막 형성방법을 제공하는데 그 목적이 있다.
이하에서 본 발명을 상세히 설명하기로 한다.
본 발명(제2도 참조)은 종래기술(제1도 참조)의 공정단계와 달라지지 않고 단지 어닐링 공정에서 개스, 개스비율 및 시간을 변화시켜 공정을 진행하는 것으로써, 온도를 800℃에서 900℃로 상승시키는 단계에서 L2: LO2개스의 비율을 20 : 0.5(SLPM)로 바꾼다음 20분 동안에 온도를 상승시키고, 어닐링 단계에서 N2: LO2개스의 비율을 25 : 0.5(SLPM)로 한 상태에서 30분 동안 어닐링 처리를 하고, 온도하강 단계에서 N2개스의 비율을 30(SLPM)으로 한 상태에서 34분 동안에 900℃에서 800℃로 온도를 하강시키는 것이다.
상기와 같이 온도상승 단계에서 N2: LO2를 기존의 10 : 1(SLPM)에서 20 : 0.5로 변화시킬 경우 온도상승하는 시간에 산화막 표면에 정화효과가 클뿐아니라, 자연산화막이 생성될 소오스가 감소된다.(주산화스텝이후 튜브 내에는 미량의 N2와 O2가 존재하게 되는데 O2를 공급할 경우 N2와 O2의 반응에 의해 자연 산화막이 성장하게 된다.)
또한, 상기 어닐링 단계에서 기존의 15(SLPM)의 N2개스를 25 : 0.55(SLPM)의 N2:LO2개스로 변화시킬 경우 900℃에서 어닐링하므로 캐패시턴스-전압커브의 이동 (shift) 원인이 되는 산화질화막 형성을 억제시키며, 실제 어닐링 부분에서의 자연산화막 형성을 억제시키는 25(SLPM)의 N2개스가 아주 효과적이다.
뿐만아니라, 25(SLPM)의 N2개스는 어닐링시 산화막을 결정화하는 동안 게이트 산화막 질(G.O.I)의 저하 원인이 되는 결함류가 포함되는 것을 방지해 주며 아주 깨끗한 상태에서 산화막을 고밀화시킨다.
그리고, 30분간의 어닐링 시간은 질소의 농도를 증가시키게 되며 증가된 질소는 얇게 트랩된 차아지(shallow trapped charge)의 형성에 블로킹 역할을 하게된다.
N2: LO2의 25 : 0.5개스비율에서 미량의 O2는 얇게 트랩된 차아지의 제거에 아주 효과적이며 깊게 트랩된 차아지의 중심부를 재반응하게 하여 게이트 산화막 질에서 우수한 특성이 나타나게 한다.

Claims (2)

  1. 웨이퍼를 소정의 튜브내에 장착하고, 산화공정과 어닐링 공정으로 이루어지는 게이트 산화막 형성방법에 있어서, 상기 어닐링 공정에서 800℃에서 900℃로 온도를 상승시킬때 20 : 0.5(SLPM)의 비율의 N2: LO2개스를 사용하고, 900℃에서 25 : 0.5(SLPM)의 비율의 N2: LO2개스를 사용하여 어닐링한 다음, 900℃에서 800℃로 온도를 하강시킬때 30(SLPM)의 N2개스를 사용하는 것을 특징으로 하는 게이트 산화막 형성방법.
  2. 제1항에 있어서, 상기 어닐링 단계에서 어닐링 시간은 30분으로 하는 것을 특징으로 하는 게이트 산화막 형성방법.
KR1019920022795A 1992-11-30 1992-11-30 게이트 산화막 형성방법 KR950011989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920022795A KR950011989B1 (ko) 1992-11-30 1992-11-30 게이트 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022795A KR950011989B1 (ko) 1992-11-30 1992-11-30 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR940012538A KR940012538A (ko) 1994-06-23
KR950011989B1 true KR950011989B1 (ko) 1995-10-13

Family

ID=19344265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022795A KR950011989B1 (ko) 1992-11-30 1992-11-30 게이트 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR950011989B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671629B1 (ko) * 2004-03-17 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 산화막 형성 방법

Also Published As

Publication number Publication date
KR940012538A (ko) 1994-06-23

Similar Documents

Publication Publication Date Title
US5502010A (en) Method for heat treating a semiconductor substrate to reduce defects
KR930000310B1 (ko) 반도체장치의 제조방법
US4626450A (en) Process for producing semiconductor devices
US20100155903A1 (en) Annealed wafer and method for producing annealed wafer
US6017806A (en) Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
JP2725586B2 (ja) シリコン基板の製造方法
US4566173A (en) Gate insulation layer and method of producing such a structure
US4666532A (en) Denuding silicon substrates with oxygen and halogen
US4584205A (en) Method for growing an oxide layer on a silicon surface
KR950011989B1 (ko) 게이트 산화막 형성방법
US5620932A (en) Method of oxidizing a semiconductor wafer
JPH0574762A (ja) 絶縁膜形成方法
Nakajima et al. Defects in a gate oxide grown after the locos process
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100310461B1 (ko) 실리콘산화막의형성방법
KR0162900B1 (ko) 산화물 형성 방법
KR100296135B1 (ko) 반도체소자의산화막형성방법
KR100256266B1 (ko) 반도체 장치의 게이트 산화막 성장방법
JP2793441B2 (ja) 絶縁膜形成方法
KR920010432B1 (ko) 반도체의 필드 산화막 형성방법
KR970003836B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR960013152B1 (ko) 반도체소자의 게이트 산화막 형성방법
KR930006734B1 (ko) 씨모스소자의 산화막 성장방법
KR960003757B1 (ko) 반도체 소자의 게이트 산화막 성장방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee