KR100310461B1 - 실리콘산화막의형성방법 - Google Patents

실리콘산화막의형성방법 Download PDF

Info

Publication number
KR100310461B1
KR100310461B1 KR1019940035435A KR19940035435A KR100310461B1 KR 100310461 B1 KR100310461 B1 KR 100310461B1 KR 1019940035435 A KR1019940035435 A KR 1019940035435A KR 19940035435 A KR19940035435 A KR 19940035435A KR 100310461 B1 KR100310461 B1 KR 100310461B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
silicon oxide
oxidation
oxide film
wet
Prior art date
Application number
KR1019940035435A
Other languages
English (en)
Other versions
KR960026374A (ko
Inventor
엄금용
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940035435A priority Critical patent/KR100310461B1/ko
Publication of KR960026374A publication Critical patent/KR960026374A/ko
Application granted granted Critical
Publication of KR100310461B1 publication Critical patent/KR100310461B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 실리콘 기판 산화 방법에 있어서 ; 습식산화 단계 이전에 수소 분위기에서 열처리하여 노출된 실리콘 기판 표면에 잔존하는 산소 원자를 제거하는 단계, H2, O2및 DCE(Dichloroethglene)분위기 가스에서 습식산화를 실시하여 실리콘산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판 산화 방법에 관한 것으로, 내부 결합을 제거함으로써 안정되고 균일한 프로파일을 갖는 실리콘 산화막을 형성하여 소자의 특성을 향상 시키는 효과를 가져온다.

Description

실리콘산화막의 형성 방법
본 발명은 반도체 소자 제조 공정중 실리콘기판 표면을 산화시켜 실리콘산화막을 형성하는 방법에 관한 것으로, 게이트 산화막, 회생 산화막, 필드산화막등의 형성 공정에 적용된다.
일반적으로, 웨이퍼를 산화 공정 튜브에 장착한 후 온도상승 및 안정화 단계를 거쳐 건식 및 습식산화를 실시하므로써 노출된 실리콘기판 표면에 실리콘산화막을 형성하고 있다.
종래에는 게이트 산화막 형성시 산화 공정중 습식산화 단계에서 H2, O2TCA(Trichloroethane)가스를 8 : 8 : 0.8의 비율로 공급하여 H2O2의 반응에 의해 생성된 습식상태의 분위기인 기화된 가스가 실리콘기판과 반응하여 SiO2를 성장 시키고 있으며, 이때 첨가된 TCA로 Cl을 생성(C2HCCl3+2O2→3HCl+2CO2)시켜 습식 산화율을 증가시키거나 금속 불순물의 게더링(Gettering)작용을 행하게 하여 산화막을 성장하고 있다.
그러나, 습식산화 이전에 실리콘기판의 표면에는 7.5~8×1017atoms/㎤의 과잉 산소가 잔존하여 일부 산소는 실리콘기판의 산화공정에 사용되나 과잉 상태의 산소는 대부분 불완전한 산화막을 형성하여 BMD(bulk micro defect)등 실리콘산화막내에 결함이 다수 발생되게 된다.
따라서, 본 발명은 실리콘기판 표면을 산화시키기 위한 산화단계 중 습식산화 단계 이전에 실리콘기판 표면에 잔존하는 산소원자를 제거하여, 산화공정에 의해 생성되는 실리콘산화막 내의 결함을 제거함으로써, 안정되고 균일한 프로파일을 갖는 실리콘산화막을 형성하기 위한 실리콘산화막의 형성 방법을 제공하는데 그 목적을 두고 있다.
상기 목적을 달성하기 위하여 본 발명은 실리콘산화막의 형성 방법에 있어서, 산화 공정 튜브에서 수소 분위기로 열처리하여 노출된 실리콘기판에 잔류하는 산소원자를 제거하는 제1단계, 및 상기 제1단계 수행후 시간 지연 없이 상기 산화 공정 튜브에서 H2:O2의 비율이 8:10인 건식 분위기에 DCE를 첨가한 습식 산화를 실시하여 상기 실리콘기판상에 실리콘산화막을 형성하는 제2단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상를 용이하게 실시할 수 있을 정도로 본 발명의 가장 바람직한 실시예를 설명하기로 한다.
본 발명은 실리콘기판의 습식산화 이전에 수소(H2) 가스 분위기에서 열처리하여 실리콘기판 표면의 과잉 산소를 제거한 다음, 습식산화를 실시하는 것에 그 특징적 구성을 갖는다.
먼저, 산화공정 튜브내에 실리콘기판을 로딩시킨 후 수소가스 분위기에서 열처리를 실시하는데, 이러한 수소 열처리로 인해 실리콘기판 표면 및 표면 근처에 잔류하는 과잉 산소가 실리콘기판에서 떨어져 나가 외부 확산(Out-diffusion)된다.
이때, 수소 열처리는 800℃에서 30분동안 3L(Litter)로 공급되면서 이루어진다.
다음으로, 과잉 산소를 제거한 후 시간지연 없이 즉, 수소 열처리 공정과 동일한 온도(800℃) 및 산화공정튜브내에서 습식산화를 실시하여 실리콘산화막을 형성하는데, 습식산화는 H2:O2:DCE(Dichloroethylene)=8:10:0.47의 비율을 갖는 혼합 분위기에서 실시한다.
이와 같은 혼합 분위기에서는 수소와 산소의 습식상태 가스가 실리콘과 반응하여 SiO2를 생성하게 되며, 이때 실리콘기판에 의한 영향이 없이 즉, 과잉 산소의 영향없이 습식분위기에서의 열공정 메카니즘(mechanism)에 따라 실리콘산화막이 생성되게 된다.
아울러, H2, O2의 비율을 8:10 즉 산소의 비율을 수소에 비해 더 높게 한 것은, 현재의 게이트산화막 공정진행 분위기가 256메가(mega)급 메모리 소자에서 70Å두께의 박막을 성장시키는 시간이 극히 짧아 두께 조절이 안정되지 않기 때문에 습식 분위기에서도 산소의 비율을 높여 건식 분위기에 가까운 습식산화를 진행하므로써 70Å 두께의 박막을 성장시키는 시간을 증가시켜 두께 조절이 용이하고 안정한 두께를 얻기 위함이다. 다시 말하면, 건식분위기에 가까운 습식산화시 충분한 산소를 많은 시간동안 공급함으로서 작은 산화시간에 비해 불완전한 산화막의 성장 요인을 제거하는 것이다.
또한, DCE를 이용하는 경우, DCE와 O2가 반응하여 염소(Cl)를 생성하는데, 이 생성된 염소는 실리콘기판 표면의 고정 전하 및 트랩 전하를 게더링하게 하며, 금속성 불순물과 반응하여 휘발된다.
아울러, DCE의 양을 0.47로 조절하여 염소를 증가시켜, 염소의 고유 성질을 이용하여 실리콘 기판과 실리콘산화막의 접촉면에서 고정전하와 트랩전하의 제거효과를 더욱 증대시킨다.
본 발명은 게이트절연막으로 이용되는 실리콘산화막 이외의 실리콘기판 표면을 산화시키는 희생산화막 형성 공정 및 필드신화막 형성 공정 등에도적용하여 품질이 우수한 산화막을 형성할 수 있다.
이상, 상기 설명과 같이 이루어지는 본 발명은 내부결함을 제거함으로써 안정되고 균일한 프로파일을 갖는 실리콘산화막을 형성하여 소자의 특성을 향상시키는 효과를 가져온다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (1)

  1. 실리콘산화막의 형성 방법에 있어서,
    산화 공정 튜브에서 수소 분위기로 열처리하여 노출된 실리콘기판에 잔류하는 산소 원자를 제거하는 제1단계 ; 및
    상기 제1단계 수행후 시간 지연 없이 상기 산화 공정 튜브에서 H2:O2의 비율이 8:10인 건식 분위기에 DCE를 첨가한 습식 산화를 실시하여 상기 실리콘기판상에 실리콘산화막을 형성하는 제2단계를 포함하여 이루어진 실리콘산화막의 형성 방법.
KR1019940035435A 1994-12-20 1994-12-20 실리콘산화막의형성방법 KR100310461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035435A KR100310461B1 (ko) 1994-12-20 1994-12-20 실리콘산화막의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035435A KR100310461B1 (ko) 1994-12-20 1994-12-20 실리콘산화막의형성방법

Publications (2)

Publication Number Publication Date
KR960026374A KR960026374A (ko) 1996-07-22
KR100310461B1 true KR100310461B1 (ko) 2001-12-15

Family

ID=37530928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035435A KR100310461B1 (ko) 1994-12-20 1994-12-20 실리콘산화막의형성방법

Country Status (1)

Country Link
KR (1) KR100310461B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713883B2 (en) 2005-03-08 2010-05-11 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device, and substrate processing apparatus
KR101503733B1 (ko) 2014-01-20 2015-03-19 연세대학교 산학협력단 원자층 증착법으로 증착된 금속 산화물을 이용한 금속 황화물의 입체 구조 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 반도체장치의실리콘산화막형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713883B2 (en) 2005-03-08 2010-05-11 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device, and substrate processing apparatus
KR100966086B1 (ko) 2005-03-08 2010-06-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
KR100982996B1 (ko) * 2005-03-08 2010-09-17 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
KR101002945B1 (ko) 2005-03-08 2010-12-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
KR101503733B1 (ko) 2014-01-20 2015-03-19 연세대학교 산학협력단 원자층 증착법으로 증착된 금속 산화물을 이용한 금속 황화물의 입체 구조 형성 방법

Also Published As

Publication number Publication date
KR960026374A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4331709A (en) Process of reducing density of fast surface states in MOS devices
US4159917A (en) Method for use in the manufacture of semiconductor devices
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JP3204855B2 (ja) 半導体基板の製造方法
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US3556879A (en) Method of treating semiconductor devices
KR100310461B1 (ko) 실리콘산화막의형성방법
JP4914536B2 (ja) 酸化膜形成方法
JPH0758051A (ja) 半導体処理方法及び同方法により作られた半導体装置
KR100686989B1 (ko) 어닐 웨이퍼의 보론 오염 소멸 방법
US5620932A (en) Method of oxidizing a semiconductor wafer
US6593253B1 (en) Method of manufacturing semiconductor device
WO2002052632A1 (fr) Procede de traitement thermique de plaquettes de silicium dopees au bore
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR960002066B1 (ko) 옥시 나이트라이드 제조방법
KR100334524B1 (ko) 반도체소자의게이트산화막제조방법
JPH0823095A (ja) 半導体装置及びその製造方法
JPH06204465A (ja) ゲート酸化膜の形成方法
KR950011989B1 (ko) 게이트 산화막 형성방법
JPS5857903B2 (ja) トランジスタの表面安定化処理方法
KR970003836B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPH02237025A (ja) 半導体装置の製造方法
KR100312017B1 (ko) Ｎｄ₃을 이용한 반도체 소자용 극박막 절연막의 형성공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee