KR100966086B1 - 반도체장치의 제조 방법 및 기판처리장치 - Google Patents

반도체장치의 제조 방법 및 기판처리장치 Download PDF

Info

Publication number
KR100966086B1
KR100966086B1 KR1020097005917A KR20097005917A KR100966086B1 KR 100966086 B1 KR100966086 B1 KR 100966086B1 KR 1020097005917 A KR1020097005917 A KR 1020097005917A KR 20097005917 A KR20097005917 A KR 20097005917A KR 100966086 B1 KR100966086 B1 KR 100966086B1
Authority
KR
South Korea
Prior art keywords
containing gas
hydrogen
oxygen
gas
processing chamber
Prior art date
Application number
KR1020097005917A
Other languages
English (en)
Other versions
KR20090033923A (ko
Inventor
카즈히로 유아사
야스히로 메가와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20090033923A publication Critical patent/KR20090033923A/ko
Application granted granted Critical
Publication of KR100966086B1 publication Critical patent/KR100966086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

산화처리 이전에 있어서 기판표면의 초기산화를 억제할 수 있음과 동시에, 자연산화막을 제거할 수 있도록 한다. 이를 위하여, 기판을 처리실 내에 반입하는 공정과, 처리실 내에 산소함유가스와 수소함유가스를 공급하여 기판 표면을 산화처리하는 공정과, 산화처리 후의 기판을 처리실로부터 반출하는 공정을 포함한다. 산화처리공정에서는 처리실 내의 압력을 대기압 미만의 압력에서 처리실 내에 수소함유가스를 선행하여 도입하고, 뒤이어 수소함유가스의 도입을 유지한 상태에서 산소함유가스를 도입한다. 그 후, 수소함유가스의 도입을 유지한 상태에서 산소함유가스의 도입을 정지한다.
기판, 산화처리, 금속원자, 실리콘원자

Description

반도체장치의 제조 방법 및 기판처리장치{Semiconductor Device Manufacturing Method and Substrate Treatment Device}
본 발명은, 기판표면을 산화처리하는 반도체장치의 제조방법 및 기판처리장치에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 배선저항의 증가가 문제되고 있다. 메모리 공정을 중심으로, 게이트(gate) 전극 재료가, 종래의 불순물 도프(dope) 폴리실리콘(polysilicon)에서, 저항치를 낮출 수 있는 실리사이드(Silicide)막이나, 폴리실리콘 위에 텅스텐 등의 금속재료를 적층한 폴리메탈 구조로 이행되어 왔다. 여기에서, 실리사이드막(실리케이트막이라고도 한다)이란 메탈과 실리콘이 융착하여 생긴 막이다. 폴리메탈 구조는, 폴리실리콘 위에 메탈을 적층한 구조로서, 실리케이트화하지 않게 하기 위해, 폴리실리콘과 메탈과의 사이에 배리어메탈(barrier metal)을 넣은 구조로 되어 있다.
상술한 폴리메탈 구조와 실리사이드막을, 도 4에 나타낸 플래시 메모리(flash memory)나 DRAM을 구성하는 게이트 전극을 예로 들어 설명한다. 도 4(a), 도 4(c)는 플래시 메모리 구조의 일부를, 도 4(b)는 DRAM의 구조의 일부를 나타내 고 있다.
도 4(a)는 플래시 메모리의 게이트 전극(컨트롤 게이트)에 폴리메탈 구조를 적용한 하나의 예를 보이고 있다. 폴리메탈 구조를 형성하기 위해서는, 능동층이 되는 실리콘 기판(100) 표면을 열산화하여 게이트 절연막용의 실리콘 산화막(SiO2막)(110)을 형성하고, 이 실리콘 산화막 막(110) 위에 플로팅 게이트(floating gate)용 폴리실리콘막(Poly-Si막)(120)을 퇴적시킨다. 이 폴리실리콘막(120)의 위에, 다시 절연막으로서 SiO2/Si3N4/SiO2 막(ONO 구조의 절연막)(130) 등을 개재하여 게이트 전극용 폴리실리콘막(140)을 적층시킨다. 저항을 낮출 목적으로, 배리어메탈로서 질화텅스텐(WN)막(150)을 형성하고, 그 위에 금속박막으로서 텅스텐(W)막(160)을 퇴적시킨다. 그 후, 드라이에칭(dry etching)법에 의해 상술한 적층막을 패터닝(patterning)함으로써, 도 4(a)에 보이는 것과 같이, 소스(source) 영역(80)과 드레인(drain) 영역(90) 사이의 게이트 영역 상에 적층 구조의 폴리메탈게이트(200)를 갖는 구조가 형성된다. 도 4(b)는, DRAM의 게이트 전극에 폴리메탈 구조를 적용한 하나의 예를 보인다. 도 4(a)와 다른 점은, 폴리실리콘 막(120)과 ONO 구조인 절연막(130)이 없는 점이고, 그 밖의 구조는 동일하다. 또한, 도 4(c)는, 도 4(a)의 폴리메탈 구조 대신에 실리사이드막, 예를 들면 텅스텐 실리사이드(WSi)막(170)을 사용한 예이다. 도 4(a)와 다른 점은, ONO 구조의 절연막(130) 상의 폴리실리콘막(140) 위에 WSi 막(170)을 퇴적한 점이다.
적층막을 패터닝하는 드라이에칭법은, 스퍼터링(sputtering)에 의해 적층막 의 표면을 물리적으로 깎는 가공으로서, 도 4(a)의 폴리메탈게트 구조를 예로 들면, 소스 영역(80)이나 드레인 영역(90)상 등의 실리콘 기판(100) 표면이나, 열산화막(SiO2막)(110), 폴리실리콘막(120), ONO 구조의 절연막(130), 폴리실리콘막(140) 등의 측면에 손상(damage)를 가하게 되어, 배선저항의 증가나 리크전류(leakage current)의 증대를 야기한다.
게이트 전극의 재료에 불순물 도프 실리콘이 사용되고 있을 때에는, 드라이에칭에 의한 실리콘 기판(100) 표면이나 열산화막 등의 측면의 손상회복과 보호막의 형성을 목적으로, 통상적으로 처리실 외부에서 발생한 수분을 상압 또는 감압 하의 처리실 내에 공급하고, 그 수분에 의하여 실리콘 기판(100) 표면 및 열산화막 등의 측면에, 보호용 열산화막을 형성하고 있었다(일본 특허공개번호 제2002-110667호 공보 참조).
그러나, 게이트 전극에 실리사이드막이나 폴리메탈 구조를 사용하면, 처리실 내에 수분을 공급하는 방법에서는, 보호용 열산화막의 형성시에 가장 표면이 되는 실리사이드막이나 폴리메탈에 사용되는 금속재료 표면이 그 수분에 의하여 쉽게 산화되어, 배선저항이 증대한다는 문제가 있었다.
한편, 수분을 처리실 내에 도입하지 않고, 수소함유가스와 산소함유가스를 감압한 처리실 내에 직접 도입함으로써 산화하는 방법도 있으나, 이들 종래의 방법은, 기본적으로 실리콘 기판의 서멀에칭(thermal etching)에 의해 표면이 거칠어지는 것을 억제하기 위해 산소함유가스를 수소함유가스보다 선행하여 공급하던지, 또는 산소함유가스를 수소함유가스와 동시에 공급하고 있다. 그 때문에, 산화처리 도중뿐만 아니라, 산화처리 이전에 있어서도 기판표면 상의 실리사이드막이나 금속박막이 산화할 우려가 있다.
본 발명의 과제는, 산화처리 전에 있어서 기판 표면의 초기산화를 억제할 수 있음과 동시에, 실리사이드막이나 금속재료 등 금속원자를 포함하는 층은 산화시키지 않고, 실리콘 기판 표면이나 열산화막 등 금속원자는 포함하지 않고 실리콘 원자를 포함하는 층만을 선택적으로 산화할 수 있는 반도체장치의 제조방법 및 기판처리장치를 제공하는 데 있다.
본 발명의 한 태양에 의하면, 기판을 처리실 내에 반입하는 공정과, 상기 처리실 내에 산소함유가스와 수소함유가스를 공급하여 상기 기판표면을 산화처리하는 공정과, 산화처리 후의 상기 기판을 상기 처리실로부터 반출하는 공정을 포함하며, 상기 산화처리공정에서는, 상기 처리실 내의 압력을 대기압 미만의 압력으로 하여 상기 처리실 내에 수소함유가스를 선행하여 도입하고, 수소함유가스의 도입을 유지한 상태에서 뒤이어 산소함유가스를 도입하고, 그 후에 상기 수소 함유 가스의 도입을 유지한 상태에서 상기 산소 함유 가스의 도입을 정지하는 반도체장치의 제조방법이 제공된다.
본 발명의 다른 태양에 의하면, 표면에 금속원자는 포함하지 않고 적어도 실리콘 원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 기판을 처리실 내에 반입하는 공정과, 상기 처리실 내에 산소함유가스와 수소함유가스를 공급하여 상기 기판표면을 산화처리하는 공정과, 산화처리 후의 상기 기판을 상기 처리실로부터 반출하는 공정을 포함하며, 상기 산화처리공정에서는, 상기 처리실 내의 압력을 대기압 미만의 압력으로 함과 동시에 산소함유가스의 유량(A)에 대한 수소함유가스의 유량(B)의 유량비 B/A를 2 이상으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 한 태양에 의하면, 산소함유가스보다 수소함유가스를 선행하여 도입함으로써, 산화 이전에 있어서 기판표면의 초기산화를 억제할 수 있음과 동시에, 기판표면의 자연산화막을 제거할 수 있다.
또한, 본 발명의 다른 태양에 의하면 기판표면에 금속원자를 포함하지 않고 적어도 실리콘 원자를 포함하는 층과 금속원자를 포함하는 층이 노출하고 있는 경 우, 금속원자를 포함하는 층을 산화시키지 않고, 금속원자를 포함하지 않고 실리콘 원자를 포함하는 층만을 선택적으로 산화시킬 수 있다.
본 발명자는, 처리실 내에 산소함유가스보다 선행하여 수소함유가스를 도입하더라도, 처리실 내를 감압하면 처리실에 국부적인 부피팽창이 생기지 않는 것을 발견했다. 또한, 처리실 내에 기판을 반입한 후, 처리실 내를 감압하고, 처리실 내에 산소함유가스보다도 선행하여 수소함유가스를 도입함으로써, 표면에 노출된 실리사이드막이나 금속재료(금속원자를 포함하는 층)의 산화반응을 억제할 수 있는 것을 발견했다. 또한, 이때, 기판표면에 형성된 자연산화막을 제거할 수 있는 것도 발견했다. 또한, 수소함유가스에 의해 환원성 분위기가 된 감압 처리실에 소량의 산소함유가스를 첨가함으로써, 실리사이드막이나 금속재료에 대한 환원성을 유지한 채, 드라이에칭에 의해 노출된 실리콘 기판 표면 및 열산화막 등(금속원자를 포함하지 않고 실리콘원자를 포함하는 층)의 측면의 손상을 회복함과 동시에, 이를 보호하는 열산화막을 형성할 수 있는 조건을 발견했다. 본 발명은, 본 발명자가 발견한 이들 지식을 토대로 하고 있다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
도 3은, 본 발명을 실시하기 위한 기판처리장치 구성의 하나의 예로서, 배치(batch)식의 종형 반도체제조장치(산화장치)를 나타낸 것이다.
반응로(20)는, 석영제의 반응관(21)을 가지며, 그 반응관(21)에 의해 형성되는 처리실(4) 내(이하, 단순히 ‘노내’라고도 한다)에 기판보지구로서 보 트(boat)(2)가 삽입된다. 보트(2)는, 복수의 실리콘 웨이퍼(1)를 대략 수평상태에서 간격(기판의 피치간격)을 두고 복수단으로 보지하도록 구성되어 있다. 반응관(21)의 아래쪽은, 보트(2)를 삽입하기 위해 개방되고, 이 개방부분은 실캡(seal cap)(22)으로 밀폐되도록 되어 있다. 보트(2)는 단열캡(25) 상에 탑재되고, 단열캡(25)은 회전축(26)을 개재하여 회전기구(27)에 부착되어 있다. 반응관(21)의 주위에는 가열원으로서의 저항가열히터(5)가 배치되어 있다. 반응관(21)에는, 산소함유가스로서의 산소(O2)가스를 실리콘 웨이퍼(1)의 배열영역보다 상류 측에서 실리콘 웨이퍼(1)에 대하여 공급하는 산소함유가스 공급라인으로서의 산소가스공급라인(7)과, 수소함유가스로서의 수소(H2)가스를 실리콘 웨이퍼(1)의 배열영역보다 상류측에서 실리콘 웨이퍼(1)에 대하여 공급하는 수소함유가스 공급라인으로서의 수소가스공급라인(8)이 접속되어 있다.
산소공급라인(7)은 산소가스공급원(41)에 접속되고, 수소공급라인(8)은 수소가스공급원(42)에 접속되어 있다. 산소공급라인(7)과 수소공급라인(8)은, 반응관(21)의 천정벽(31)을 관통하여 설치되어 있다. 관통하여 설치된 산소공급라인(7)과 수소공급라인(8)의 가스분출구는 아래쪽을 향하여 산소가스 및 수소가스를 각각 분출하게 되어 있다.
각 공급라인(7),(8)에는 각각 가스의 공급 및 공급정지를 하기 위한 전자밸브(6a), (6b)와, 각 가스의 유량조정이 가능한 매스플로우 컨트롤러(mass flow controller：유량제어장치)(12a), (12b)가 설치되어 있다. 또한, 반응관(21)에는 처리가스를 배기하는 배기라인(23)이 접속되어 있고, 이 배기라인(23)에는 진공펌프(3)가 접속되어, 반응관(21) 내를 소정의 압력으로 유지하고 있다. 기판처리 도중에는, 반응관(21) 내는 진공펌프(3)에 의해 대기압보다도 낮은 소정의 압력(감압)으로 되고, 이 압력제어는 제어수단으로서의 컨트롤러(24)에 의해 수행된다.
한편, 컨트롤러(24)는, 이밖에 회전기구(27)나, 전자밸브(6a), (6b)나 매스플로우컨트롤러(12a), (12b) 등 산화장치를 구성하는 각부의 동작을 제어한다.
다음에, 상술한 산화장치를 사용하여, 반도체 소자의 제조공정의 하나의 공정으로서, 기판표면에 산화처리를 하는 방법에 대하여 도 1 및 도 3을 이용하여 설명한다.
도 1은, 본 발명에 있어서의 산화처리 공정순서의 하나의 예를 나타낸 것이다. 이하의 설명에 있어서 산화장치를 구성하는 각부의 동작은 컨트롤러(24)에 의해 제어된다.
1배치분의 실리콘 웨이퍼(1)를 보트(2)에 이재(移載)한다. 저항가열히터(5)에 의해 반응로(20) 내를 소정 온도(기판반송온도), 예컨대 300∼600℃ 범위 내의 소정의 온도로 가열하여, 그 상태를 유지한다. 가열상태가 유지된 반응로(20)의 처리실(4) 내에, 보트(2)에 장전된 복수 매의 실리콘 웨이퍼(1)를 반입하고, 실캡(22)에 의해 반응관(21) 내를 밀폐한다(기판반입공정). 여기에서, 보트(2)에 장전된 실리콘 웨이퍼(1)의 표면에는, 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있다. 금속원자를 포함하지 않고 실리콘원자를 포함하는 층으로서는 실리콘 단결정기판이나 폴리실리콘막, Si3N4막, SiO2막이 있다. 또한, 금속원자를 포함하는 층으로서는, 실리사이드막이나 금속막, 금속산화막이 있다.
실리콘 웨이퍼(1)가 반입된 처리실(4) 내를 진공펌프(3)에 의해 진공시키고, 노내 압력이 대기압(101.3kPa)보다 낮은 소정의 압력이 되도록 컨트롤러(24)에 의해 제어한다(반응실 감압공정). 상기 소정 압력은, 후술하는 바와 같이 수소가스를 선행하여 도입할 때의 처리실(4) 내의 압력(선행도입압력 P)으로서, 후술하는 산화처리압력(Q)보다 크게 한다. 또한, 회전기구(27)에 의해 보트(2)가 소정의 회전속도로 회전하도록 한다.
처리실(4) 내를 선행 도입압력(P)에 감압한 후, 후술하는 승온공정 이전에 수소공급라인(8)으로부터 수소가스를 산소가스보다 선행하여 처리실(4) 내에 직접 도입한다(수소선행도입). 그 후, 후술하는 대기압 리크공정 전까지 수소가스를 계속하여 흘린다(수소함유가스흐름공정). 수소가스의 도입은 처리실(4) 내의 온도를 승온(昇溫)시키는 공정 이전부터 수행하고 있으나, 수소가스의 도입은 적어도 처리실(4) 내의 온도를 승온시키는 공정부터 실시하면 된다.
수소가스의 공급을 계속한 상태에서, 처리실(4) 내의 온도를 실리콘 웨이퍼 반입시의 기판반송온도로부터 산화처리온도까지 승온한다(승온공정). 산화처리온도로서는, 800∼900℃ 범위 내의 소정의 온도가 예시된다.
승온 후, 컨트롤러(24)에 의해 처리실(4) 전체의 온도를 소정의 산화처리온도로 안정시켜 유지하도록 제어한다(온도안정화공정).
처리실(4) 전체의 온도가 안정되면, 또는 처리실(4) 전체의 온도를 안정화시키면서, 컨트롤러(24)에 의해 노내 압력이 선행도입압력(P)보다 낮은 소정의 산화처리압력(Q)이 되도록 제어한다. 산화처리압력은 1333 Pa(10 Torr) 이하로 한다.
그 후, 수소가스의 도입을 유지한 상태에서 산소공급라인(7)으로부터 산소가스를 처리실(4) 내에 직접 도입한다(산소후행도입). 이때 산소가스의 유량(A)에 대한 수소가스의 유량(B)의 유량비 B/A를 2 이상으로 한다.
산소가스의 도입에 의하여, 산소가스와 수소가스가 저항가열히터(5)에 의하여 가열된 감압 분위기 내에서 반응하여 이온 등의 반응종이 생성되고, 이 반응종에 의하여 실리콘 웨이퍼(1)에 대한 산화가 진행한다. 소정 시간 수소가스의 도입을 유지한 상태에서 산소가스를 흘려 산화처리를 실시한다(산화처리공정). 본 발명에 있어서는, 수소가 풍부한 조건에서 산화처리를 하도록 하고 있다. 여기서, 수소가 풍부한 조건이란 산소가스의 유량(A), 수소가스의 유량(B)으로 했을 때, B/A≥2의 경우를 말한다. 그 후, 수소가스의 도입을 유지한 상태에서 산소가스의 도입을 정지하여, 산화처리를 종료한다. 즉, 산소가스의 도입은, 도 1에 나타낸 산소함유가스 플로우의 화살표구간에서 보는 바와 같이, 적어도 처리실 내 온도를 산화처리온도로 유지하는 공정 중에 실시한다(산소함유가스 플로우공정).
실리콘 웨이퍼(1)의 산화처리가 종료하면, 불활성가스에 의한 퍼지(purge), 진공펌프(3)에 의한 진공배기 등으로 처리실(4) 내의 잔류가스를 배기라인(23)으로 제거하고(퍼지공정), 처리실(4) 내를 고진공, 예컨대 0.01 Pa 이하의 압력으로 한다. 처리실(4) 내의 압력을 0.01 Pa 이하의 압력으로 유지한 상태에서, 노내 온도 를 산화처리온도로부터 소정의 기판반송온도, 예컨대 300∼600℃ 범위 내의 소정온도까지 강온(降溫)한다(강온공정). 한편, 그 동안에도 수소가스는 계속적으로 흘리고, 수소가스의 공급은, 강온 후에 정지한다. 수소가스는, 산화처리 종료 후, 강온 전의 산화처리온도에서 정지하도록 해도 된다.
수소가스의 도입은, 도 1에 나타내는 수소함유가스 플로우의 화살표 구간에서 나타낸 것과 같이, 처리실(4) 내의 온도를 승온시키는 공정 전부터 처리실(4) 내의 온도를 강온시키는 공정의 종료 후까지 유지한다. 수소가스의 도입은 적어도 처리실(4) 내의 온도를 승온시키는 공정부터, 처리실(4) 내의 온도를 강온시키는 공정 이전까지 유지하던지, 강온시키는 공정이 종료할 때까지 유지하도록 해도 된다.
수소가스의 공급을 정지한 후, 처리실(4) 내에 N2 등의 불활성가스를 공급하여, 처리실(4) 내의 압력을 대기압(101.3 kPa)으로 한다(대기압 리크공정). 그 후, 반응로(20)의 처리실(4) 내로부터 보트(2)를 언로드(unload)하여, 산화처리가 끝난 실리콘 웨이퍼(1)를 반출한다(기판반출공정). 보트(2)에 지지된 모든 실리콘 웨이퍼(1)가 식을 때까지, 보트(2)를 소정위치에서 대기시킨다. 대기시킨 보트(2)에 보지된 실리콘 웨이퍼(1)가 소정온도까지 냉각되면, 기판 이재기(移載機) 등에 의하여 실리콘 웨이퍼(1)를 회수한다.
이와 같이 하여 수소선행도입으로 수소가 풍부한 조건 하에서의 산화 공정절차를 종료한다.
한편, 본 실시형태에 있어서 산화처리가 바람직한 처리조건으로서는, 노내 온도는 600∼1100℃, 바람직하게는 800∼900℃, 노내 압력은 13.3∼1333 Pa(0.1∼10 Torr), 바람직하게는 13.3∼133 Pa(0.1∼1 Torr), H2 유량은 0.5∼5.0 slm, 바람직하게는 1.0∼2.0 slm, O2 유량은 0.05∼2.0 slm, 바람직하게는 0.05∼0.5 slm, H2/O2 유량비는 2∼5, 바람직하게는 4∼5가 예시되고, 각 처리조건이 이들 범위 내의 소정 값으로 유지되어 산화처리가 실시된다.
그런데, 본 실시형태에서는, 수소선행도입, 수소가 풍부한 조건에서 500℃ 이상에서 산화를 하도록 했으나, 종래에는, 수소선행도입, 수소가 풍부한 조건에서의 산화는 이루어지지 않았다.
그 이유는, 500℃ 이상의 대기압 상태의 반응계에, 수소선행도입 후에 O2를 도입하고, 그 때의 H2/O2 유량비를 2.0 이상(수소 풍부)으로 하면, 반응열에 의해 연쇄반응이 일어나 국부적인 부피팽창을 수반하여, 폭발범위에 들어가기 때문에, 석영용기를 사용한 반응계에서는 위험하다고 생각되었기 때문이다.
그러나, 반응계를 감압상태로 함으로써, 처리 중에 국부적인 부피팽창을 수반하지 않는 것이 밝혀졌다. 이는, 감압상태로 처리하는 중에, 반응계에서는 진공펌프에 의해 상시 대량의 배기속도가 유지되고 있어, 국소적인 부피팽창에 따르는 압력변동이 흡수되기 때문인 것으로 추측된다. 또한, 특히 반응계의 압력을 1333 Pa(10 Torr) 이하로 감압함으로써 폭발범위로부터 벗어날 수 있는 것도 판명되었 다. 이것은, 반응계의 압력을 상술한 값 이하로 감압함으로써, 반응계에서의 H2와 O2의 충돌확률이 감소하기 때문에, 연쇄반응에 이르는데 필요한 반응열에 의한 열량공급이 이루어지지 않기 때문이다.
이것을, 도 6을 이용하여 설명한다. 도 6은, 노내를 진공펌프로 최대한 진공배기시킨 상태에서, 노내에 H2와 O2를, H2/O2 유량비가 2 이상(수소 풍부)이 되는 조건에서, H2/O2 유량비를 변화시켜 공급했을 때의 노내의 압력변동을 나타낸 그림이다. 횡축은, H2/O2 유량(slm)을, 종축은 노내압력(Pa)을 나타내고 있다. 한편, H2 유량은 1.0 slm으로 고정하고, O2 유량만, 0 slm, 0.1 slm, 0.2 slm, 0.4 slm, 0.5 slm으로 변화시켰다.
도 6에 의하면, 노내 온도를 300℃로 했을 때에는, O2 유량에 의존하여 압력이 증가하고 있는 것을 알 수 있다. 이는, 노내에서는 반응이 일어나지 않는 것을 나타내고 있다. 이에 반해, 노내 온도를 600℃로 했을 때는, 압력의 증가는 거의 나타나지 않는 것을 알 수 있다. 이는, 노내에서 무언가 반응이 일어나고 있는 것을 나타내고 있다. 한편, 노내 온도를 600℃보다 크게, 예컨대 800℃로 한 경우에도, 압력의 증가는 거의 나타나지 않았다. 또한, 노내압력을 133 Pa(1 Torr)로 한 경우도, 또 1333 Pa(10 Torr)으로 한 경우도 노내에서는 압력변동이 일어나지 않는 것이 판명되었다. 이로부터, 산화처리할 때에, 노내압력을 적어도 1333 Pa(10 Torr) 이하로 하면, 노내의 압력변동은 일어나지 않고, 증속반응에 의한 폭발 위험 성이 없다는 것을 알 수 있다.
한편, 노내압력을1333 Pa(10 Torr) 이하로 하면, 면방위(面方位) 의존은 없고, 등방성이 유지되는 것도 판명되었다. 이를, 도 7을 이용하여 설명한다. 도 7은, 노내 온도를 800∼900℃, H2/O2 유량비를 2 이상으로 하고, 노내압력을 변화시켜, 상이한 결정면방위(110),(100)의 실리콘 기판에 산화막을 형성시킨 경우, 등방성이 유지되는지를 판정한 결과이다. 여기에서 등방성은, 결정면방위(110)의 실리콘 기판에 형성되는 산화막의 두께(T1)와, 결정면방위(100)의 실리콘 기판에 형성되는 산화막의 두께(T2)와의 비율 T1/T2{이하, 등방성(110)/(100)라 한다}로 나타내고, 등방성(110)/(100)=1.00~1.10일 때에는, 등방성이 유지되었다고 판정하고, 등방성(110)/(100)>1.10일 때에는, 등방성이 유지되지 않았다고 판정했다. 도 7에 있어서, ○는 등방성이 유지된 것을, X는 등방성이 유지되지 않은 것을 나타내고 있다.
도 7에 의하면, 노내압력을 1333 Pa(10 Torr) 이하로 한 경우는 등방성이 유지되지만, 노내압력을 13330 Pa(100 Torr) 이상으로 한 경우는 등방성이 유지되지 않는 것을 알 수 있다. 이는, 노내압력을 1333 Pa(10 Torr) 이하로 한 경우는 노내에서 H2와 O2와의 반응에 의해 이온 등의 반응종이 생성되어, 그 반응종이 산화에 기여하지만, 노내압력을 13330 Pa(100 Torr) 이상으로 한 경우는, 그 반응종이 생성되지 않는 것이 원인인 것으로 생각된다. 이로부터도, 노내압력은 1333 Pa(10 Torr) 이하로 하는 것이 바람직하다는 것을 알 수 있다.
이하에 본 실시형태에 의한 작용효과를(A)~(E)에 열거한다.
(A) 본 실시형태에서는, 산소가스보다 수소가스를 선행하여 도입하도록 했기 때문에, 다음과 같은 작용효과가 있다.
(1) 산화처리 전의 실리사이드막이나 금속막 등의 산화를 방지할 수 있다.
산소선행도입의 경우, 산화종인 산소에 의한 산화가 진행하지만, 수소선행도입을 함으로써, 처리실(4) 내는 산화종을 포함하지 않는 환원성가스 분위기로 유지할 수 있어, 산화방지가 가능해진다.
(2) 실리콘기판이나 폴리실리콘막 표면 등의 초기산화를 억제할 수 있다.
산소선행도입의 경우, 산화종인 산소에 의한 산화가 진행하지만, 수소선행도입이면, 처리실(4) 내는 산화종을 포함하지 않는 환원성가스 분위기로 유지할 수 있어, 산화방지가 가능해진다.
(3) 실리콘기판이나 폴리실리콘막 표면 등의 자연산화막을 제거할 수 있다.
산소선행도입의 경우, 산화종인 산소에 의한 산화가 진행하지만, 수소선행도입을 함으로써, 처리실(4) 내를 산화종을 포함하지 않는 환원성가스 분위기로 유지할 수 있어 산화방지가 가능할 뿐 아니라, 압력을 소정압력(선행도입압력 P)으로 함으로써, 자연산화막의 승화제거가 가능해진다.
(B) 또한, 본 실시형태에서는, 수소가스를 선행하여 도입할 때의 처리실(4) 내의 선행도입압력 P를, 수소가스의 도입을 유지한 상태에서 산소가스를 도입할 때의 산화처리압력 Q보다 크게 함으로써, 서멀에칭에 의해 표면이 거칠어 지는 것을 방지할 수 있다.
실리콘표면을 산화처리하는 경우에 문제가 되는 것은, 산화처리온도와 반응관(21) 내의 압력과의 관계이다. 산화처리온도가 850℃∼900℃의 고온인 경우, 처리 전에 반응관(21) 내의 압력이 0.01 Pa 정도(고진공)로까지 낮게 되는 상태이면, 서멀에칭이라 불리는 실리콘 표면의 거친 현상이 일어날 가능성이 있다. 이러한 표면이 거친 현상은, 고온에서 산소분압이 낮은 상태에서 실리콘의 이탈이 일어나는 것이 원인인 것으로 생각되고 있으며, 소자의 특성을 악화시키는 요인이 되고 있다.
따라서, 산화처리 전에 노내를 수소 분위기로 한 상태에서 필요 이상으로 압력을 작게 하지 않고, 고진공보다 높은 압력으로 하여 서멀에칭을 방지할 수 있다. 본 실시형태에서는, 산화처리 전의 온도부근에서 반응관(21) 내의 선행도입압력 P가 0.01 Pa 정도까지 배기된 상태가 되지 않도록, 선행도입압력 P의 값을 산화처리 때의 압력 Q보다 높은 압력으로 설정하고 있다. 선행도입압력 P의 값은, 산화처리온도가 850℃ 정도 이하인 경우에는 133∼13330 Pa, 산화처리온도가 900℃ 정도 이하인 경우에는 6500∼13330 Pa로 하는 것이 바람직하다. 또한, 노내를 N2 분위기로 한 경우에도 마찬가지로 서멀에칭을 방지하는 경향이 있는 것도 판명되었다.
이와 같이 산화처리온도에 의한 차이는 있지만, 처리실(4) 내의 온도를 승온시키는 공정 전에, 노내압력을 입로(入爐)할 때의 대기압(101.3 kPa)으로부터 산화처리압력까지 단숨에 진공배기 할 것이 아니라, 산화처리 전에, 산화처리압력 Q보 다 일단계 높은 선행도입압력 P로 보지하도록 제어함으로써, 실리콘 표면을 산화처리할 때에 우려되는 서멀에칭에 의한 실리콘 표면의 거칠어짐을 유효하게 방지할 수 있다.
(C) 또한, 본 실시형태에 의하면, 산화처리를 할 때의 조건을 수소가 풍부한 조건으로 했기 때문에, 다음과 같은 작용효과가 있다.
(1) 선택산화
실리사이드막이나 금속막 등 금속원자를 포함하는 층(이하, 단지 ‘금속’이라고도 한다)의 산화를 방지하면서, 실리콘기판이나 폴리실리콘막 표면 등 금속원자는 포함하지 않고 실리콘원자를 포함하는 층(이하, 단지 ‘실리콘’이라고도 한다)에 대하여, 이를 보호하는 열산화막을 선택적으로 형성할 수 있다. 즉, 환원성 분위기의 H2 에 미량의 O2를 첨가하는 경우에, 실리콘과 금속의 선택산화를 할 수 있는 영역이 있다.
O2만의 분위기에서는, 온도, 압력에 의존성은 있지만, 실리콘과 금속표면은 함께 산화가 진행한다. 또한, H2만의 분위기에서는, 상온, 상압(常壓)에서는 산화종이 존재하지 않기 때문에, 실리콘과 금속 표면의 산화 진행은 일어나지 않는다. 그런데 H2 분위기에서, 승온 및 감압하면, 실리콘과 금속표면에 존재하는 자연산화막의 승화가 진행한다. 산화와 승화는, 동일한 에너지로 일어나는 현상인데, 산화가 진행할지 승화가 진행할지는, 산화성 분위기를 형성하는 O2와 환원성 분위기를 형성 하는 H2와의 혼합비율, 즉 유량비에 의해 결정되고, O2에 대한 H2의 유량비가 커짐에 따라, 승화반응이 일어날 확률이 증가한다. 실리콘과 금속에서는, 산화막을 형성, 또는 승화하기 위하여 필요한 에너지가 다르고, O2와 H2의 유량비를 바꿔, 수소가 풍부한 조건, 즉 O2 유량 A에 대한 H2 유량 B의 유량비 B/A를 2 이상으로 하면, 실리콘이 산화되고, 금속은 산화되지 않는 선택성을 얻을 수 있다.
특히 처리실(4) 내의 압력을 1333 Pa(10 Torr) 이하, 바람직하게는 133 Pa(1 Torr) 이하로 함과 동시에, 상기 유량비 B/A를 2 이상, 바람직하게는 4 이상으로 하면, 금속원자를 포함하는 층, 특히 텅스텐을 산화함이 없이, 금속원자는 포함하지 않고 실리콘 원자를 포함하는 층만을 선택적으로 산화할 수 있다.
이것을 도 8을 이용하여 설명한다. 도 8은, 노내 온도를 800∼900℃, 노내압력을 13.3 Pa(0.1 Torr)~1333 Pa(10 Torr)로 하고, H2/O2 유량비를 변화시켜, 금속원자를 포함하는 층으로서의 텅스텐, 금속원자를 포함하지 않고 실리콘 원자를 포함하는 층으로서의 실리콘을 처리한 경우에, 선택성 산화가 이루어지는를 판정한 결과이다. 텅스텐이 산화되지 않고 실리콘이 산화된 경우는, 선택산화가 이루어졌다고 판정하고, 실리콘도 텅스텐도 산화된 경우는, 선택산화가 이루어지지 않았다고 판정했다. 도 8에 있어서, ○는 선택산화가 이루어진 것을, X는 선택산화가 이루어지지 않은 것을 나타내고 있다. △는 실리콘도 텅스텐도 산화되지 않은 것을 나타내고 있다. 처리시간은 20~30분으로 했다.
도 8에서, H2/O2 유량비를 1로 한 경우는, 선택산화가 이루어지지 않은 것을 알 수 있다. 이 경우에 텅스텐 표면의 변화를 SEM으로 관찰한 결과 휘스커(whisker)라는 침상(針狀) 결정을 발견하였다(이상산화). H2/O2 유량비를 2~5로 한 경우는, 선택산화가 가능한 것을 알게 되었다. 이 경우, 실리콘은 충분히 산화되고, 텅스텐의 이상산화는 발견할 수 없었다. H2/O2 유량비를 10으로 한 경우는, 텅스텐은 산화되지 않았지만, 실리콘도 거의 산화되지 않았다. 이는, O2의 첨가량이 너무 적어 산화 속도가 극히 늦어지는 것이 원인으로 생각되며, 실용 레벨이 아니라는 사실을 나타내고 있다. 이들로부터, H2/O2 유량비를 2~5로 하면, 텅스텐을 산화하는 일은 없으며 실리콘만을 선택적으로 산화함과 동시에, 실리콘의 산화 속도를 실용레벨로 안정시킬 수 있음을 알 수 있다.
(2) 손상의 회복
또한, 본 실시형태에 의하면, H2의 환원성 분위기 하에서 미량의 O2를 도입함으로써, 실리콘 기판(100)의 표면 및 열산화막인 SiO2막(110), 폴리실리콘막(120), ONO 구조의 절연막(130), 폴리실리콘막(140) 측면의 표면층 드라이에칭에 의한 손상을 회복할 수 있다. 한편, 드라이에칭에 의한 손상을 회복하기 위해서는, O2를 도입할 때의 온도는 800℃ 이상으로 하는 것이 바람직하다.
(3) 횡방향의 산화억제
종래 수분에 의한 산화(습식산화)는 확산율속(擴散律速)인 데 반해, 본 실시 형태의 산소와 수소와의 반응에 의해 생기는 반응종에 의한 산화의 경우는, 확산하지 않고 표면반응에 가깝게 되어 횡방향의 산화가 억제된다. 습식 산화에서는 산화종이 작은 분자인 H2O가 되어, 산화막 중에 확산된다. 예를 들면 폴리메탈 구조에서는, 도 5에 보이는 것과 같이, 폴리실리콘 막(120),(140) 등의 표면(측면)뿐만 아니라, 예컨대 게이트 산화막인 SiO2막(110)과 폴리실리콘막(120)과의 계면으로 H2O가 확산되어, 폴리실리콘막(120)의 하부를 따라 횡방향의 산화[화살표(51)]도 진행한다. H2O의 확산은, 온도와 시간으로 결정되고, 고온, 장시간 처리에서는 보다 확산이 빨라져, 횡방향의 산화 진행도 빨라진다. 이에 반해 본 실시 형태에 있어서의 반응종의 경우, 수명이 짧기 때문에, 막 중을 확산하는 동안에 정상상태로 돌아가고, 반응종은 산소 등이 되어 산화력이 약화되기 때문에, 횡방향으로의 산화 진행은 억제된다. 따라서, 본 실시 형태에 있어서의 반응종의 경우, 산화는 표면층(측면층)에서만의 반응이 된다.
(4) 실리콘기판과 SiO2와의 계면준위 안정화
H2를 선행도입함으로써, H2 신터(sinter) 효과가 얻어진다. 예를 들면, 폴리메탈 구조에서는, 도 5에 보이는 것과 같이, 실리콘 기판(100)과, SiO2막(110)과의 계면(52)에 엷은 게이트 산화막(일부, 산질화막)이 있고, 통상, SiO2막(110)을 형성하는 것만으로는, 실리콘 SiO2막(110)과 실리콘 기판(100)과의 계면에 미결합종을 많이 포함하는 천이(遷移)영역이 존재하고, 이 천이영역이 전자포획(電子捕獲) 중 심으로 작용하기 때문에, 문턱값전압을 위시해 여러 가지 특성에 영향을 미친다. 통상, 금속배선공정을 종료한 후에, 여러 가지 결함을 보완할 목적으로 실시되는 H2 신터 처리라고 불리는 H2 아닐(anneal)에서, SiO2막(110)과 실리콘 기판(100)과의 계면(52)의 수복도 이루어진다. 수소선행도입으로 수소가 풍부한 조건에서 산화함으로써, H2 신터 처리와 동등한 효과가 발생한다. 또한, 게이트에 매우 가까운 곳에서 처리하기 때문에, 수소 종단의 효율도 향상한다. 따라서, 실리콘 기판(100)의 표면과 SiO2막(110)의 계면(52) 준위를 안정화시킬 수 있다.
(5) 높은 온도에서의 박막형성
수소가 풍부한 조건에서의 산화에서는, 산소가 풍부한 조건에서의 산화에 비해, 산화속도가 보다 늦기 때문에, 종래보다 고온에서의 박막 산화가 가능하게 된다. 처리온도가 높을수록, 막 중의 스트레스(stress)가 완화되기 때문에 고내압이 된다. 산화속도가 늦어지는 이유는, 상기(C)(1)에서 기술한 선택성과 동일하게, 수소가 풍부하게 됨으로써 산화반응이 적게 되고 승화반응이 많아지기 때문이다. 또한 수소가 풍부한 것이 지속되면 산화의 진행이 중지되어, 평형상태를 거쳐, 승화가 진행하는 영역으로 들어간다. 그 때문에, 같은 산화온도, 압력에서는, 수소가 풍부한 조건 쪽이 산화속도를 느리게 하여, 보다 고온에서, 막질 개선효과를 수반하면서, 보다 얇은 두께의 산화막을 작성할 수가 있다. 더구나, 오염물질이 기판표면에 부착되는 것을 저감할 수 있어, 기판표면을 청정한 상태로 유지하기 쉽게 된다. 그뿐 아니라, 종형 반도체제조장치에서 복수 매의 실리콘 웨이퍼(1)를 처리할 때에, 각 실리콘 웨이퍼(1) 상에 있어서 수소농도의 불균일성에 따른 산화막 두께의 불균일성을 억제할 수 있다.
(6) 모서리 라운딩(corner rounding)
본 실시형태에 있어서 반응종에 의한 전계(電界)집중완화로 인하여 라운딩 효과를 기대할 수 있다. 예를 들면, 선단이 있는 실리콘 표면이 산화될 때 원자의 재배열이 일어나는데, 에너지가 높은 본 실시형태에 있어서 반응종에 의하여 표면의 자유화 에너지가 일시적으로 크게 되어, 표면의 실리콘 유동이 일어날 것으로 추측된다. 표면 에너지는, 외부에서의 에너지를 받아 재배열할 때, 가장 에너지적으로 낮은 형상으로 동작한다. 표면 에너지가 가장 낮게 되는 형상은 둥근 모양으로서, 그 이론에 따른다면, 본 실시형태에 있어서 반응종에 의한 산화와 동시에, 표면의 실리콘 유동을 수반하는 재배열이 일어나는 결과로서, 라운딩 산화가 원리적으로 가능할 것으로 추측된다. 예를 들면 도 5에 보이는 것과 같이 폴리실리콘막(120)과 SiO2막(110)과의 경계 끝부분에, 전계집중완화로 인해 라운딩(53)의 형성을 기대할 수 있다.
(D) 또한, 본 실시형태에 의하면, 수소가스의 도입을 유지한 상태에서 산소가스의 도입을 정지하기 때문에, 산화 후에 있어서 금속원자를 포함하는 층의 산화를 방지할 수 있다. 또한, 수소가스의 도입은 처리실(4) 내의 온도를 승온시키는 공정 이전부터 처리실 내 온도를 강온시킨 이후까지 유지하고, 산소가스의 도입은 적어도 처리실(4) 내의 온도를 처리온도로 유지하는 공정 중에 이루어지기 때문에, 승온 개시 전부터 강온 종료 후까지의 사이에 있어서 금속원자를 포함하는 층의 산화를 방지할 수 있다.
(E) 또한, 본 실시형태에 의하면, 여러 가지 반도체 웨이퍼의 처리공정에서 형성되는 실리콘 기판 상의 다른 면방위(결정면방위)의 실리콘 표면에 있어서, 산화막의 성장속도 차이를, 종래의 산화방법과 비교할 때 현저히 작게 할 수가 있어, 산화속도의 면방위 의존성을 작게 할 수가 있다. 또한, Si3N4막 상에 있어서도 실리콘 상과 마찬가지로 산화막을 성장시킬 수 있다. 즉, 실리콘 기판과 금속재료 사이의 선택산화에 더하여, 다른 실리콘 결정방위 사이, 및 Si3N4막과 실리콘 기판 사이에 있어서 등방성 산화의 실시가 가능하다.
도 2에, 본 실시 형태와 비교예의 산화처리법을 이용하여 실리콘 기판 표면에 산화막을 형성했을 때의 산화막의 두께 데이터의 비교도를 나타낸다. 여기서는, 결정면방위(110),(100)가 상이한 실리콘 기판 표면에 형성되는 산화막의 두께 비교도 실시하고 있다. 본 실시 형태의 산화조건은, 수소선행도입으로 수소가 풍부한 조건(H2 유량/O2 유량=1.0 slm/0.2 slm)으로 했다. 비교예의 산화조건은, 산소선행도입으로 산소가 풍부한 조건(H2 유량/O2 유량=0.4 slm/1.0 slm)으로 했다. 둘 다 노내 온도는 850℃, 노내압력은 35 Pa로 고정하고, 처리시간도 고정했다.
동도로부터, 본 실시 형태에 의한 산화처리법에서는, 산화막의 두께는, 결정면방위(110)의 실리콘 기판에서는 23.82Å, 결정면방위(100)의 실리콘 기판에서는 23.63Å인데 반해, 비교예에 의한 산화처리법에서는, 산화막의 두께는, 결정면방 위(110)의 실리콘기판에서는 83.52Å, 결정면방위(100)의 실리콘 기판에서는 73.55Å로서, 본 실시 형태에 의한 산화처리방법이 비교예의 산화처리법과 비교하여 박막화할 수 있음을 알 수 있다. 한편, 본 실시 형태의 산화처리법과 비교예의 산화처리법을, 노내압력을 어느 경우나 상압으로 하고, 다른 산화조건은 상기 산화조건과 마찬가지로 하여 실시한 경우에는, 어느 경우나 0.4 slm과 동량의 H2O 가스가 형성된다. 이로부터 동일한 수분으로, 온도, 압력을 동일하게 하더라도 H2가 풍부하면 산화속도를 느리게 할 수가 있다고 말할 수 있다. 또한, 본 실시 형태의 산화처리법에 있어서는, 결정면방위(110)의 실리콘 기판과, 결정면방위(100)의 실리콘 기판에서의 산화막의 두께에 거의 차이가 없다는 점에서(두께의 차이: 0.19Å), 면방위 의존은 없고, 등방성이 유지되고 있는 것을 알 수 있다{등방성(110)/(100)=1.01}. 이에 대하여 비교예의 산화처리법에 있어서는, 결정면방위(110)의 실리콘 기판과 결정면방위(100)의 실리콘 기판에서의 산화막의 두께에서 비교적 큰 차이가 있어(두께의 차이: 10Å) 면방위 의존성이 있고, 등방성이 유지되고 있지 않은 것을 알 수 있다{등방성(110)/(100)= 1.14}. 또한, 본 실시형태에 있어서 수소선행도입인 수소가 풍부한 조건에서, 텅스텐 박막을 처리하고, 처리 전후에 있어서 시트저항을 확인한 결과, 처리 이전이 6.3Ω/□인데 반해 처리 이후는 4.5Ω/□으로서 증가는 나타나지 않고, 텅스텐 산화가 진행하지 않음이 확인되었다. 이에 반해 비교예에서, 산소선행도입, 산소가 풍부한 조건에서 텅스텐 박막을 처리하여, 처리 전후에 있어서의 시트저항을 확인했더니, 처리 이후에 증가가 발견되어, 텅스텐의 산화가 진행한 것이 확인되었다.
이와 같이 본 실시형태에 의하면, 여러 가지 실리콘 기판의 처리공정에서 형성되는, 실리콘 기판 상의 상이한 면방위 실리콘 표면에 있어서, 산화막 성장속도의 차이를 종래의 산화방법에 비하여 현저히 작게 할 수가 있어, 보다 박막화할 수 있다. 또한, 수소의 선행도입에 의해, 실리사이드막이나 금속박막의 산화를 방지함과 동시에, 실리콘 기판이나 다결정 실리콘막 표면의 초기산화를 방지할 수가 있고, 또한 자연산화막을 제거할 수 있게 된다. 또한, 수소도입을 계속한 채로 산소를 도입할 때, 수소/산소의 유량비가 2.0보다 큰, 수소가 풍부한 조건으로 하여, 실리사이드막이나 금속박막의 산화를 방지하면서, 실리콘 기판이나 다결정 실리콘막 표면을 보호하는 열산화막을 선택적으로 형성할 수 있다.
상기 실시예에서는, 산소함유가스로서 산소(O2) 가스를 사용하는 경우에 대해 설명했으나, 산소(O2) 가스, 아산화질소(N2O) 가스, 및 일산화질소(NO) 가스로 구성되는 그룹에서 선택되는 적어도 하나의 가스를 사용할 수 있다. 또한, 수소함유 가스로서 수소(H2) 가스를 사용하는 경우에 대해서 설명했으나, 수소(H2) 가스, 듀테륨(deuterium：중수소) 가스, 암모니아(NH3) 가스 및 메탄(CH4) 가스로 구성되는 그룹에서 선택되는 적어도 하나의 가스를 사용할 수 있다.
또한, 기판표면에 노출되어 있는, 금속원자는 포함하지 않고 실리콘 원자를 포함하는 층은, 예컨대, 실리콘 단결정기판, CVD에 의하여 성막된 다결정 실리콘 막(폴리실리콘막), 실리콘질화막(Si3N4막), 실리콘산화막(SiO2막), SiO2/Si3N4/SiO2막(ONO 구조의 절연막)으로 구성되는 그룹에서 선택되는 적어도 하나의 층이다. 상기 실리콘 단결정 기판에는, 상이한 결정면방위를 갖는 복수의 실리콘층이 형성되어 있는 경우도 포함된다. 특히, 본 발명은, 산화처리를 하는 실리콘 기판의 표면이 상이한 결정면방위를 갖거나, CVD에 의한 다결정실리콘, 또는 실리콘질화물을 갖는 경우에 특히 유효하다. 또한, 기판표면에 노출되어 있는 금속원자를 포함하는 층은, 예컨대 실리사이드막, 금속막, 금속산화막으로 구성된 그룹에서 선택되는 적어도 하나의 층이다. 여기에서, 실리사이드막은, 텅스텐 실리사이드(WSi)막, 알류미늄실리사이드(AlSi)막, 니켈실리사이드(NiSi)막, 몰리브덴실리사이드(MoSi2)막, 코발트실리사이드(CoSi2)막, 티탄실리사이드(TiSi2)막으로 구성되는 그룹에서 선택되는, 적어도 하나의 막이다. 또한, 예를 들면 금속막은, 텅스텐(W)막, 알루미늄(Al)막, 니켈(Ni)막, 루테늄(Ru)막, 동(Cu)막으로 이루어지는 그룹으로부터 선택되는 적어도 하나의 막이다. 또한, 폴리메탈 구조(메탈/배리어메탈/Poly-Si)의 예로서는, 예컨대 W/WN/Poly-Si 구조가 있다. 또한, 금속산화막은 이들의 산화막이다.
본 발명의 바람직한 형태를 기재하면 다음과 같다.
제1의 형태는, 기판을 처리실 내에 반입하는 공정과, 상기 처리실 내에 산소함유가스와 수소함유가스를 공급하여 상기 기판표면을 산화처리하는 공정과, 산화처리 후의 상기 기판을 상기 처리실에서부터 반출하는 공정을 포함하며, 상기 산화 처리공정에서는, 상기 처리실 내의 압력을 대기압 미만의 압력으로서 상기 처리실 내에 수소함유가스를 선행하여 도입하고, 수소함유가스의 도입을 유지한 상태에서 뒤이어 산소함유가스를 도입하는 반도체장치의 제조방법이다.
본 형태에 의하면, 수소함유가스를 선행하여 도입하기 때문에, 산화 이전에 있어서 기판표면의 초기산화를 억제할 수 있음과 동시에, 자연산화막을 제거할 수 있다.
제2의 형태는, 제1의 형태에 있어서, 상기 산화처리공정은, 처리실 내 온도를 기판 반입시의 온도에서부터 처리온도까지 승온시키는 공정과, 처리실 내 온도를 처리온도로 유지하는 공정과, 처리실 내 온도를 처리온도에서부터 기판 반출시의 온도까지 강온시키는 공정을 포함하고, 수소함유가스의 도입은 적어도 처리실 내 온도를 승온시키는 공정에서부터 수행하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하는 반도체장치의 제조방법이다.
본 형태에 의하면, 수소함유가스의 도입은 적어도 처리실 내 온도를 승온시키는 공정에서부터 수행하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행함으로써, 승온 때에 있어서 기판표면의 초기산화를 억제할 수 있음과 동시에, 자연산화막을 제거할 수 있다.
제3의 형태는, 제1의 형태에 있어서, 상기 산화처리공정은, 처리실 내 온도를 기판반입시의 온도에서부터 처리온도까지 승온시키는 공정과, 처리실 내 온도를 처리온도로 유지하는 공정과, 처리실 내 온도를 처리온도로부터 기판반출시의 온도 까지 강온시키는 공정을 포함하고, 수소함유가스의 도입은 처리실 내 온도를 승온시키는 공정 전부터 수행하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하는 반도체장치의 제조방법이다.
본 형태에 의하면, 수소함유가스의 도입은 처리실 내 온도를 승온시키는 공정 이전부터 수행하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하기 때문에, 승온 전부터 기판표면의 초기산화를 억제할 수 있음과 동시에, 자연산화막을 제거할 수 있다.
제4의 형태는, 제1의 형태에 있어서, 상기 산화처리공정에 있어서, 수소함유가스를 선행하여 도입할 때의 처리실 내의 압력을, 수소함유가스의 도입을 유지한 상태에서 산소함유가스를 도입할 때의 압력보다 크게 하는 반도체장치의 제조방법이다.
본 형태에 따르면, 수소함유가스를 선행하여 도입할 때의 처리실 내의 압력을, 수소함유가스의 도입을 유지한 상태에서 산소함유가스를 도입할 때의 압력보다 크게 하기 때문에, 서멀에칭에 의한 기판표면의 거칠어짐을 방지할 수 있다.
제5의 형태는, 제1의 형태에 있어서, 상기 기판표면에는, 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 반도체장치의 제조방법이다.
본 형태에 따르면, 기판표면에, 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출하고 있는 경우에 있어서, 산화 이전에 있어서, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층의 초기산 화를 억제할 수 있음과 동시에 자연산화막을 제거할 수 있고, 또한 금속원자를 포함하는 층의 산화를 방지할 수 있다.
제6의 형태는, 제5의 형태에 있어서, 상기 산화처리공정에서는, 산소함유가스의 유량(A) 에 대한 수소함유가스의 유량(B)의 유량비 B/A를 2 이상으로 하는 반도체장치의 제조방법이다.
본 형태에 따르면, 산소함유가스의 유량(A)에 대한 수소함유가스의 유량(B)의 유량비 B/A를 2 이상으로 하기 때문에, 금속원자를 포함하는 층의 산화를 방지하면서, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층을 보호하는 산화막을 선택적으로 형성할 수 있다. 또한, 산화처리공정 이전의 공정에 의하여 받은 표면층의 손상을 회복할 수 있다. 또한, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층의 두께 방향과 직교하는 횡방향의 산화를 억제할 수 있다. 또한, 기판표면과, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층과의 계면준위를 안정화할 수 있다. 또한, 보다 고온에서 막질개선효과를 수반하면서 얇은 막을 만들 수 있다. 또한, 금속원자를 포함하지 않고 실리콘원자를 포함하는 층이 전계가 집중하기 쉬운 선단을 갖는 경우에는, 그 선단에 전계집중완화를 위한 라운딩을 형성할 수 있다.
제7의 형태는, 제6의 형태에 있어서, 상기 산화처리공정에 있어서, 수소함유가스의 도입을 유지한 상태에서 산소함유가스를 도입할 때의 상기 처리실 내의 압력을 1333 Pa(10 Torr) 이하로 하는 반도체장치의 제조방법이다
본 형태에 따르면, 수소함유가스의 도입을 유지한 상태에서 산소함유가스를 도입할 때의 상기 처리실 내의 압력을 1333 Pa(10 Torr) 이하로 하기 때문에, 산소와 수소의 반응확률을 낮추어 폭발범위로부터 벗어나게 할 수 있고, 또한, 등방성산화가 가능하게 된다.
제8의 형태는, 제5의 형태에 있어서, 상기 산화처리공정에서는, 상기 처리실 내에 수소함유가스를 선행하여 도입하고, 수소함유가스의 도입을 유지한 상태에서 뒤이어 산소함유가스를 도입하고, 그 후, 수소함유가스의 도입을 유지한 상태에서 산소함유가스의 도입을 정지하는 반도체장치의 제조방법이다.
본 형태에 따르면, 수소함유가스의 도입을 유지한 상태에서 산소함유가스의 도입을 정지하기 때문에, 산화 후에 있어서의 금속원자를 포함하는 층의 산화를 방지할 수 있다.
제9의 형태는, 제5의 형태에 있어서, 상기 산화처리공정은, 처리실 내 온도를 기판반입시의 온도로부터 처리온도까지 승온시키는 공정과, 처리실 내 온도를 처리온도로 유지하는 공정과, 처리실 내 온도를 처리온도로부터 기판반출시의 온도로까지 강온시키는 공정을 포함하며, 수소함유가스의 도입은 적어도 처리실 내 온도를 승온시키는 공정으로부터 처리실 내 온도를 강온시키는 공정이 종료할 때까지 유지하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하는 반도체장치의 제조방법이다.
본 형태에 따르면, 수소함유가스의 도입은 적어도 처리실 내 온도를 승온시키는 공정으로부터 처리실 내 온도를 강온시키는 공정이 종료할 때까지 유지하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하기 때문에, 승온 개시 때부터 강온 종료 때까지의 사이에 있어서 금속원자를 포함하는 층의 산화를 방지할 수 있다.
제10의 형태는, 제5의 형태에 있어서, 상기 산화처리공정은, 처리실 내 온도를 기판반입시의 온도로부터 처리온도까지 승온시키는 공정과, 처리실 내 온도를 처리온도로 유지하는 공정과, 처리실 내 온도를 처리온도로부터 기판반출시의 온도까지 강온시키는 공정을 포함하며, 수소함유가스의 도입은 처리실 내 온도를 승온시키는 공정 이전으로부터 처리실 내 온도를 강온시키는 공정 이후까지 유지하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하는 반도체장치의 제조방법이다.
본 형태에 따르면, 수소함유가스의 도입은 처리실 내 온도를 승온시키는 공정 이전부터 처리실 내 온도를 강온시키는 공정 이후까지 유지하고, 산소함유가스의 도입은 적어도 처리실 내 온도를 처리온도로 유지하는 공정 중에 수행하기 때문에, 승온개시 이전부터 강온종료 이후까지의 사이에 있어서 금속원자를 포함하는 층의 산화를 방지할 수 있다.
제11의 형태는, 제5의 형태에 있어서, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층이란, 실리콘단결정기판, 다결정 실리콘막(폴리실리콘막), 실리콘질화막(Si3N4막),실리콘 산화막(SiO2막)으로 구성되는 그룹에서 선택되는 적어도 하나의 층이며, 금속원자를 포함하는 층이란, 실리사이드막, 금속막, 금속산화막으로 구성되는 그룹에서 선택되는 적어도 하나의 층인 반도체장치의 제조방법이다.
이러한 층을 갖는 기판을 산화처리 하는 경우, 특히, 산화 이전에, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층이 초기산화되기 쉽고, 금속원자를 포함하는 층이 산화되기 쉽다는 문제가 발생하지만, 본 형태에 따르면 그러한 문제를 해결할 수 있다.
제12의 형태는, 표면에 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 기판을 처리실 내에 반입하는 공정과, 상기 처리실 내에 산소함유가스와 수소함유가스를 공급하여 상기 기판표면을 산화처리하는 공정과, 산화처리 후의 상기 기판을 상기 처리실로부터 반출하는 공정을 포함하며, 상기 산화처리공정에서는, 상기 처리실 내의 압력을 대기압 미만의 압력으로 함과 동시에 산소함유가스의 유량(A)에 대한 수소함유가스의 유량(B)의 유량비 B/A를 2 이상으로 하는 반도체장치의 제조방법이다.
본 형태에 따르면, 표면에 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 기판을, 유량비 B/A를 2 이상으로 한 산소함유가스와 수소함유가스를 공급하여 산화처리하기 때문에, 금속원자를 포함하는 층의 산화를 방지하면서, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층을 보호하는 산화막을 선택적으로 형성할 수 있다. 또한, 산화처리공정 이전의 공정에서 받은 표면층의 손상을 회복할 수 있다. 또한, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층의 두께 방향과 직교하는 횡방향의 산화를 억제할 수 있다. 또한, 기판표면과, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층과의 계면준위를 안정화할 수 있다. 또한, 보다 고온에서 막질개선효과를 수반하 면서 얇은 막을 만들 수 있다. 또한, 금속원자를 포함하지 않고 실리콘원자를 포함하는 층이 전계가 집중하기 쉬운 선단을 갖는 경우에는, 그 선단에 전계집중완화를 위한 라운딩을 형성할 수 있다.
제13의 형태는, 제12의 형태에 있어서, 상기 산화처리공정에서는, 상기 처리실 내의 압력과 상기 유량비 B/A를, 금속원자를 포함하는 층을 산화하지 않고, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층만을 선택적으로 산화시키는 범위로 설정하는 반도체장치의 제조방법이다.
본 형태에 따르면, 처리실 내의 압력과 상기 유량비 B/A를, 금속원자를 포함하는 층을 산화하지 않고, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층만을 선택적으로 산화시키는 범위로 설정하기 때문에, 금속원자를 포함하는 층을 산화하지 않고, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층만을 선택적으로 산화시킬 수 있다.
제14의 형태는, 제12의 형태에 있어서, 상기 산화처리공정에서는, 상기 처리실 내의 압력을 1333 Pa(10 Torr) 이하로 함과 동시에, 상기 유량비 B/A를 2 이상으로 하는 반도체장치의 제조방법이다.
본 형태에 따르면, 처리실 내의 압력을 1333 Pa(10 Torr) 이하로 함과 동시에, 상기 유량비 B/A를 2 이상으로 하기 때문에, 금속원자를 포함하는 층을 산화하지 않고, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층만을 선택적으로 산화할 수가 있다.
제15의 형태는, 제12의 형태에 있어서, 상기 산화처리공정에서는, 상기 처리 실 내의 압력을 1333 Pa(10 Torr) 이하로 함과 동시에, 상기 유량비 B/A를 2 이상 5 이하로 하는 반도체장치의 제조방법이다.
본 형태에 따르면, 처리실 내의 압력을 1333 Pa(10 Torr) 이하로 함과 동시에, 상기 유량비 B/A를 2 이상 5 이하로 하기 때문에, 금속원자를 포함하는 층을 산화하지 않고, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층만을 선택적으로 산화할 수가 있고, 또한 산화 속도를 실용범위에 머물도록 할 수 있다.
제16의 형태는, 기판을 처리하는 처리실과, 상기 처리실 내에 산소함유가스를 공급하는 산소함유가스공급라인과, 상기 처리실 내에 수소함유가스를 공급하는 수소함유가스공급라인과, 상기 처리실 내를 배기하는 배기라인과, 상기 배기라인에 접속되어 상기 처리실 내를 진공배기하는 진공펌프와, 상기 처리실 내의 압력을 대기압 미만의 압력으로 함과 동시에, 상기 처리실 내에 수소함유가스를 선행하여 도입하고, 수소함유가스의 도입을 유지한 상태에서 뒤이어 산소함유가스를 도입하도록 제어하는 컨트롤러를 갖는 기판처리장치이다.
본 형태에 따르면, 컨트롤러를 사용하여 수소함유가스를 선행하여 도입하 도록 제어하기 때문에, 산화 전에 있어서 기판표면의 초기산화를 쉽게 억제할 수 있음과 동시에, 자연산화막을 쉽게 제거할 수 있다.
제17의 형태는, 표면에 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 기판을 처리하는 처리실과, 상기 처리실 내에 산소함유가스를 공급하는 산소함유가스 공급라인과, 상기 처리실 내에 수소함유가스를 공급하는 수소함유가스 공급라인과, 상기 처리실 내를 배기하 는 배기라인과, 상기 배기라인에 접속되어 상기 처리실 내를 진공배기하는 진공펌프와, 상기 처리실 내의 압력을 대기압 미만의 압력으로 함과 동시에, 상기 처리실 내에 공급하는 산소함유가스의 유량(A)에 대한 수소함유가스의 유량(B)의 유량비 B/A를 2 이상이 되도록 제어하는 컨트롤러를 포함하는 기판처리장치이다
본 형태에 따르면, 컨트롤러를 사용해 유량비 B/A를 2 이상으로 하는 수소함유 가스가 풍부한 조건에서, 표면에 금속원자는 포함하지 않고 적어도 실리콘원자를 포함하는 층과, 금속원자를 포함하는 층이 노출되어 있는 기판을 산화처리하도록 제어하기 때문에, 금속원자를 포함하는 층의 산화를 쉽게 방지하면서, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층을 보호하는 산화막을 쉽게 선택형성할 수 있다. 또한, 산화처리공정 이전의 공정에서 받은 표면층의 손상을 쉽게 회복할 수 있다. 또한, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층의 두께 방향과 직교하는 횡방향의 산화를 쉽게 억제할 수 있다. 또한, 기판표면과, 금속원자는 포함하지 않고 실리콘원자를 포함하는 층과의 계면준위를 쉽게 안정화할 수 있다. 또한, 보다 고온에서 막질개선효과를 수반하면서 얇은 막을 쉽게 만들 수 있다. 또한, 금속원자를 포함하지 않고 실리콘원자를 포함하는 층이 전계가 집중하기 쉬운 선단을 갖는 경우에는, 그 선단에 전계집중완화를 위한 라운딩을 용이하게 형성할 수 있다.
도 1은 본 실시 형태에 따른 산화처리의 한 예를 나타내는 공정순서도.
도 2는 본 실시 형태와 비교예의 산화처리법을 이용해 실리콘기판에 산화막을 형성했을 때의 산화막의 두께 데이터의 비교도.
도 3은 본 실시 형태에 따른 기판처리장치로서의 종형 반도체장치의 구성을 나타내는 설명도.
도 4는 반도체소자의 각종 게이트를 설명하는 적층구조도.
도 5는 본 실시 형태에 있어서의 수소가 풍부한 조건에 의한 효과의 설명도.
도 6은 H2/O2 유량비를 변화시켜 H2와 O2를 노내에 공급했을 때의 노내의 압력변동을 나타내는 도면.
도 7은 노내압력을 변화시켜 실리콘기판에 산화막을 형성한 경우에, 등방성이 유지되는지를 판정한 결과를 나타내는 도면.
도 8은 H2/O2 유량비를 변화시켜 텅스텐, 실리콘을 처리한 경우에, 선택산화가 이루어지는지를 판정한 결과를 나타내는 도면.
<도면 부호의 설명>
1 : 실리콘 웨이퍼 (기판) 3 : 진공펌프
4 : 처리실
7 : 산소공급라인(산소함유가스 공급라인)
8 : 수소공급라인(수소함유가스 공급라인)
12 a, 12 b : 매스플로우 컨트롤러 23 : 배기라인
24 : 제어수단

Claims (8)

  1. 기판을 처리실 내에 반입하는 공정과,
    상기 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 상기 기판 표면을 산화 처리하는 공정과,
    산화 처리 후의 상기 기판을 상기 처리실로부터 반출하는 공정을 포함하고,
    상기 산화 처리 공정에서는, 상기 처리실 내의 압력을 대기압 미만의 압력으로 해서 상기 처리실 내에 상기 수소 함유 가스를 선행하여 도입하고, 이어서 상기 수소 함유 가스의 도입을 유지한 상태에서 상기 산소 함유 가스를 도입하되, 그 때 상기 산소 함유 가스의 유량을 상기 수소 함유 가스의 유량보다 적게하고, 그 후에 상기 수소 함유 가스의 도입을 유지한 상태에서 상기 산소 함유 가스의 도입을 정지하는 것인 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 산화 처리 공정에서는,
    상기 처리실 내의 온도를 600~1100℃로 하고, 상기 처리실 내의 압력을 13.3~1333Pa로 하는 것인 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 산화 처리 공정에서는,
    상기 처리실 내의 온도를 800~900℃로 하고, 상기 처리실 내의 압력을 13.3~133Pa로 하는 것인 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 산화 처리 공정에서는,
    상기 처리실 내에서, 상기 수소 함유 가스와 상기 산소 함유 가스가 반응함으로써 반응종(種)이 생성되고, 이 반응종에 의해 상기 산화 처리가 수행되는 것인 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 산소 함유 가스가, 산소(O2) 가스, 아산화질소(N2O) 가스 및 일산화질소(NO) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스이고, 수소 함유 가스가, 수소(H2) 가스, 듀테륨(중수소) 가스, 암모니아(NH3) 가스 및 메탄(CH4) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스인 것인 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 산소 함유 가스가 산소(O2)가스이고, 수소 함유 가스가 수소(H2) 가스 인 것인 반도체 장치의 제조 방법.
  8. 기판을 처리하는 처리실과,
    상기 처리실 내에 산소 함유 가스를 공급하는 산소 함유 가스 공급 라인과,
    상기 처리실 내에 수소 함유 가스를 공급하는 수소 함유 가스 공급 라인과,
    상기 처리실 내를 배기하는 배기 라인과,
    상기 배기 라인에 접속되고, 상기 처리실 내를 진공 배기하는 진공 펌프와,
    상기 처리실 내의 압력을 대기압 미만의 압력으로 함과 동시에, 상기 처리실 내에 수소 함유 가스를 선행하여 도입하며, 이어서 수소 함유 가스의 도입을 유지한 상태에서 산소 함유 가스를 도입하되, 그 때 상기 산소 함유 가스의 유량을 상기 수소 함유 가스의 유랑보다 적게하고, 상기 수소 함유 가스의 도입을 유지한 상태에서 상기 산소 함유 가스의 도입을 정지하도록 제어하는 컨트롤러
    를 포함하는 기판 처리 장치.
KR1020097005917A 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치 KR100966086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-064475 2005-03-08
JP2005064475 2005-03-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019513A Division KR100909697B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조방법 및 기판처리장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020107002353A Division KR100994649B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치
KR1020107002352A Division KR100982996B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치

Publications (2)

Publication Number Publication Date
KR20090033923A KR20090033923A (ko) 2009-04-06
KR100966086B1 true KR100966086B1 (ko) 2010-06-28

Family

ID=36953346

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020107010998A KR101002945B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치
KR1020077019513A KR100909697B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조방법 및 기판처리장치
KR1020107002353A KR100994649B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치
KR1020097005917A KR100966086B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치
KR1020107002352A KR100982996B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020107010998A KR101002945B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치
KR1020077019513A KR100909697B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조방법 및 기판처리장치
KR1020107002353A KR100994649B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020107002352A KR100982996B1 (ko) 2005-03-08 2006-03-08 반도체장치의 제조 방법 및 기판처리장치

Country Status (5)

Country Link
US (2) US7713883B2 (ko)
JP (3) JP4672007B2 (ko)
KR (5) KR101002945B1 (ko)
TW (1) TW200705552A (ko)
WO (1) WO2006095752A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985899B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
JP2008186865A (ja) * 2007-01-26 2008-08-14 Tokyo Electron Ltd 基板処理装置
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20110001179A1 (en) * 2009-07-03 2011-01-06 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8558299B2 (en) 2010-06-10 2013-10-15 Applied Materials, Inc. Semiconductor device with gate electrode stack including low resistivity tungsten and method of forming
WO2012165166A1 (ja) * 2011-06-03 2012-12-06 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8993458B2 (en) * 2012-02-13 2015-03-31 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
JP6091932B2 (ja) * 2012-03-22 2017-03-08 株式会社ニューフレアテクノロジー 炭化珪素の成膜装置および炭化珪素の成膜方法
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6380063B2 (ja) * 2014-12-08 2018-08-29 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
JP6573578B2 (ja) 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2018055724A1 (ja) * 2016-09-23 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
KR20230090855A (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법
US20230215737A1 (en) * 2021-12-31 2023-07-06 Texas Instruments Incorporated Method of annealing out silicon defectivity

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310461B1 (ko) 1994-12-20 2001-12-15 박종섭 실리콘산화막의형성방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JP2902012B2 (ja) * 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JP3541846B2 (ja) * 1992-05-22 2004-07-14 松下電器産業株式会社 半導体製造装置
JP3207943B2 (ja) * 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3413174B2 (ja) * 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
JP3156680B2 (ja) * 1998-10-13 2001-04-16 日本電気株式会社 半導体装置の製造方法
JP2000211998A (ja) * 1999-01-25 2000-08-02 Angstrom Technology Partnership シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US20010037237A1 (en) * 2000-04-28 2001-11-01 Fujitsu Limited Sales promotion controlling system based on direct mail, server thereof , method thereof, and computer readable record medium thereof
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP2002110667A (ja) 2000-09-29 2002-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2002176051A (ja) * 2000-12-06 2002-06-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
DE10119741B4 (de) * 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
JP2003338623A (ja) * 2003-04-18 2003-11-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004172623A (ja) * 2003-11-17 2004-06-17 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100591762B1 (ko) * 2004-01-19 2006-06-22 삼성전자주식회사 증착 장치 및 증착 방법
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310461B1 (ko) 1994-12-20 2001-12-15 박종섭 실리콘산화막의형성방법

Also Published As

Publication number Publication date
KR101002945B1 (ko) 2010-12-21
TWI342585B (ko) 2011-05-21
KR100994649B1 (ko) 2010-11-16
KR20100057101A (ko) 2010-05-28
KR100982996B1 (ko) 2010-09-17
TW200705552A (en) 2007-02-01
KR20100018110A (ko) 2010-02-16
KR20100028663A (ko) 2010-03-12
US7713883B2 (en) 2010-05-11
KR20070098952A (ko) 2007-10-05
JP4672007B2 (ja) 2011-04-20
JP5399996B2 (ja) 2014-01-29
US20100192855A1 (en) 2010-08-05
WO2006095752A1 (ja) 2006-09-14
JP2011077534A (ja) 2011-04-14
US20080124943A1 (en) 2008-05-29
JP2011003915A (ja) 2011-01-06
KR100909697B1 (ko) 2009-07-29
KR20090033923A (ko) 2009-04-06
JPWO2006095752A1 (ja) 2008-08-14
JP5325363B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
KR100966086B1 (ko) 반도체장치의 제조 방법 및 기판처리장치
US9117661B2 (en) Method of improving oxide growth rate of selective oxidation processes
KR100919076B1 (ko) 피처리체의 산화 방법 및 산화 장치
JP2010087167A (ja) 半導体装置の製造方法
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置
US20080227267A1 (en) Stop mechanism for trench reshaping process
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11214379A (ja) シリコン酸化膜の形成方法
KR20020001253A (ko) 플래시 이이피롬의 폴리사이드 산화 방법
JPH1116901A (ja) シリコン酸化膜の形成方法
JPH06124893A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 10