JPH06124893A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06124893A
JPH06124893A JP27162092A JP27162092A JPH06124893A JP H06124893 A JPH06124893 A JP H06124893A JP 27162092 A JP27162092 A JP 27162092A JP 27162092 A JP27162092 A JP 27162092A JP H06124893 A JPH06124893 A JP H06124893A
Authority
JP
Japan
Prior art keywords
load lock
lock chamber
wafer
chamber
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27162092A
Other languages
English (en)
Inventor
Jun Sakuma
遵 佐久間
Fumihiko Inoue
文彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27162092A priority Critical patent/JPH06124893A/ja
Publication of JPH06124893A publication Critical patent/JPH06124893A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】本発明は、膜形成又は加熱処理を行う処理室
と、処理室と連接して設けられているロードロック室と
を有する半導体装置の製造装置を用いてウエハの処理を
行う半導体装置の製造方法であって、膜形成又は加熱処
理を行った後、ウエハをアンロードし、冷却する方法を
含む半導体装置の製造方法に関し、ロードロック室内の
大気や処理室から導入されるパーティクルをパージしつ
つ、半導体基板や生成膜への結晶歪みの発生を防止して
半導体基板や半導体層の少数キャリアのライフタイムの
増加を図り、半導体基板や半導体層と生成膜との界面の
歪みを防止して表面準位密度の低減を図ることができる
半導体装置の製造方法の提供を目的とする。 【構成】ロードロック室に不活性ガスを導入した後、不
活性ガスの導入を停止し、その後、バルブを開けてウエ
ハをロードロック室に搬出した後、ウエハを冷却し、そ
の後、再び不活性ガスを導入した後、ロードロック室か
らウエハを取り出すことを含み構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、膜形成又は加熱処理を行う処
理室と、処理室と連接して設けられているロードロック
室とを有する半導体装置の製造装置を用いてウエハの処
理を行う半導体装置の製造方法であって、膜形成又は加
熱処理を行った後、ウエハをアンロードし、冷却する方
法を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】膜形成又は加熱処理を行う処理室と、処
理室と連接して設けられているロードロック室とを有す
る半導体装置の製造装置等を用いてウエハの処理を行う
半導体装置の製造方法において、膜形成又は加熱処理を
行った後、アンロードし、冷却する際、N2 ガス又はA
rガスを流して、アンロード室内をパージし、ウエハを
取り出すとき、ウエハに付着するパーティクルの発生を
防止することが要望されている。
【0003】また、半導体基板への浅い拡散層の形成や
半導体装置の各層の薄膜化が進み、半導体基板と酸化膜
との界面等の表面準位密度の低下や半導体基板や各層の
結晶性の安定性が要望されている。
【0004】図9(a)は、常圧雰囲気中での膜形成又
は加熱処理を行う処理室と、処理室と連接して設けられ
ているロードロック室とを有する半導体装置の製造装置
の構成図である。
【0005】図中符号1は常圧雰囲気中での膜形成又は
加熱処理を行う処理室、2は処理室1と連接して設けら
れているロードロック室で、不活性ガスをロードロック
室2に導入するガス導入口3と不要な不活性ガスを排出
する排気口4とを有する。5は処理室1とロードロック
室2との間を開閉するバルブで、バルブ5を閉めること
により各室1,2内の圧力や雰囲気を独立に保持するこ
とができるようになっている。なお、6はウエハ保持具
で、バッチ処理するために複数枚のウエハ7が保持され
ている。
【0006】次に、この半導体装置の製造装置を用いて
シリコン基板上にシリコン酸化膜を形成し、その後ウエ
ハをアンロードし、冷却する方法について図8(a),
図9(a),(b),図10を参照しながら説明する。
図8(a)はアンロードのシーケンスについての説明図
で、上からウエハのアンロード,ロードロック室へのN
2 ガスの導入及びロードロック室内の圧力について示し
ている。また、図9(a),(b),図10は処理ウエ
ハをアンロードし、冷却する方法について説明する側面
図である。
【0007】図9(a)は、ウエハ7のシリコン基板上
にシリコン酸化膜を形成した直後の状態を示し、処理室
1内に導入されていた酸素ガスが排出され、ウエハ7は
昇温されたままになっている。また、ロードロック室2
内の水分や酸素が含まれる大気や搬出されるウエハ7と
ともに処理室1から導入されるパーティクルをパージす
るため、ロードロック室2内へは不活性ガスとしてのN
2 ガスが導入され続けており、ロードロック室2内はN
2 ガスが充満し、常圧になっている。
【0008】この状態で、図9(b)に示すように、バ
ルブ5を開けて、ウエハ保持具6を処理室1からロード
ロック室2内に移動させる。次いで、図10に示すよう
に、バルブ5を閉めてウエハ7をロードロック室2内で
所定の時間保持し、ウエハ7を冷却する。このとき、N
2 ガスが導入され続けており、ウエハ7は強制的に冷却
される。
【0009】その後、ウエハ7が冷却された後、ウエハ
7をロードロック室2から外に搬出する。なお、減圧雰
囲気中でウエハが処理された場合には、図8(b)に示
すように、ウエハ7をロードロック室2内に搬出する前
にN2 ガスをロードロック室2内に導入してロードロッ
ク室2内の大気やパーティクルをパージする。続いて、
2 ガスの導入を停止してからロードロック室2を減圧
して処理室1の圧力と整合した後、バルブ5を開けてウ
エハ保持具6をロードロック室2内に移動し、その後、
バルブ5を閉めてN2 ガスを導入し、ロードロック室2
内をN2 ガスで満して常圧にする。この状態でウエハ7
を所定の時間保持し、ウエハ7を冷却する。このとき、
2 ガスが導入され続けており、ウエハ7は強制的に冷
却される。その後、ウエハ7が冷却された後、ウエハ7
をロードロック室2から外に搬出する。
【0010】
【発明が解決しようとする課題】しかし、上記の従来例
によると、パージのためのN2 ガスにより、ウエハ7は
強制的に冷却されているので、N2 ガス流の上流と下流
で冷却速度が異なったり、隣接するウエハ7の間隔の違
いにより冷却速度が異なったりして、ウエハ7内及びウ
エハ7間で冷却速度がばらついてしまう。このため、シ
リコン基板への結晶歪みが発生し、このため、少数キャ
リアのライフタイムが短くなったり、シリコン基板とシ
リコン酸化膜との界面に歪みが発生し、表面準位密度が
増加したりするという問題がある。
【0011】また、半導体層上に絶縁膜を形成した場合
にも同様な問題がある。本発明はかかる従来例の問題点
に鑑み創作されたものであり、ロードロック室内の大気
や処理室から導入されるパーティクルをパージしつつ、
半導体基板や生成膜への結晶歪みの発生を防止して半導
体基板や半導体層の少数キャリアのライフタイムの増加
を図り、半導体基板や半導体層と生成膜との界面の歪み
を防止して表面準位密度の低減を図ることができる半導
体装置の製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】上記課題は、膜形成又は
加熱処理を行う処理室と、処理室と連接して設けられて
いるロードロック室と、前記処理室と前記ロードロック
室との間を開閉し、前記処理室とロードロック室との間
を閉じることにより前記処理室及びロードロック室の圧
力を独立に保持することができるバルブとを有する半導
体装置の製造装置を用いてウエハの膜形成又は加熱処理
を行う半導体装置の製造方法であって、前記ロードロッ
ク室に不活性ガスを導入した後、該不活性ガスの導入を
停止し、その後、前記バルブを開けて前記ウエハを前記
ロードロック室に搬出した後、前記ウエハを冷却し、そ
の後、再び不活性ガスを導入した後、前記ロードロック
室から前記ウエハを取り出すことを特徴とする半導体装
置の製造方法によって達成され、第2に、前記ウエハを
前記ロードロック室に取り出す前であって、前記ロード
ロック室に不活性ガスを導入する前に、前記ロードロッ
ク室を1回以上減圧することを特徴とする第1の発明に
記載の半導体装置の製造方法によって達成され、第3
に、膜形成又は加熱処理を行う処理室と、処理室と連接
して設けられているロードロック室と、前記処理室と前
記ロードロック室との間を開閉し、前記処理室とロード
ロック室との間を閉じることにより前記処理室及びロー
ドロック室の圧力を独立に保持することができるバルブ
とを有する半導体装置の製造装置を用いてウエハの膜形
成又は加熱処理を行う半導体装置の製造方法であって、
前記ロードロック室に不活性ガスを導入し、その後、該
不活性ガスの導入を停止した後、前記ロードロック室を
減圧し、その後、前記バルブを開けて前記ウエハを前記
ロードロック室に搬出した後、前記ウエハを冷却し、そ
の後、再び不活性ガスを導入して前記ロードロック室内
の圧力を常圧に戻した後、前記ロードロック室から前記
ウエハを取り出すことを特徴とする半導体装置の製造方
法によって達成され、第4に、前記ウエハを前記ロード
ロック室に取り出す前であって、前記ロードロック室に
不活性ガスを導入する前に、前記ロードロック室を1回
以上減圧することを特徴とする第3の発明に記載の半導
体装置の製造方法によって達成される。
【0013】
【作 用】本発明に係る半導体装置の製造方法によれ
ば、ロードロック室内への搬出時に不活性ガスを停止し
て停止したまま冷却し、又は減圧したまま冷却している
ので、ウエハは自然冷却される。このため、ウエハは徐
冷されるので、半導体基板や半導体層への結晶歪みの発
生を防止して少数キャリアのライフタイムの増加を図
り、半導体基板や半導体層と生成膜との界面の歪みを防
止して表面準位密度の低減を図ることができる。
【0014】また、ウエハをロードロック室内へ搬出す
る前に、不活性ガスでパージし、又は減圧した後不活性
ガスによりパージしているので、残留する酸素や水分を
低減することができ、更に、従来のような不活性ガス流
によるウエハの冷却の不均一が生じない。従って、ウエ
ハの搬出後、冷却中に形成される酸化膜の生成を抑制す
るとともに、生成される酸化膜の膜厚はウエハ内及びウ
エハ間で均一になる。
【0015】更に、ウエハをロードロック室内へ搬出す
る前に、ロードロック室に不活性ガスを流しているの
で、ロードロック室内の水分や酸素が含まれる大気の他
に残存するパーティクルをパージすることができる。ま
た、ウエハをロードロック室内へ搬出し、冷却した後
に、ロードロック室に不活性ガスを流すことにより、ロ
ードロック室内に搬出されるウエハとともに処理室から
導入されるパーティクルをパージすることができる。
【0016】
【実施例】以下に、本発明の実施例について図面を参照
しながら説明する。 (1)第1の実施例 図2(a)は、常圧雰囲気中で加熱処理によりシリコン
酸化膜の形成を行う処理室と、処理室と連接して設けら
れているロードロック室とを有する、第1の実施例の半
導体装置の製造方法に用いられる半導体装置の製造装置
の構成図である。
【0017】図中符号11は常圧雰囲気中で熱酸化によ
りウエハ17のシリコン基板上にシリコン酸化膜の形成
を行う処理室で、処理室11の周辺部にはウエハ加熱用
の不図示のヒータが設けられている。12は処理室11
と連接して設けられているロードロック室で、不活性ガ
スとしての窒素ガス(以下、N2 ガスと称する。)をロ
ードロック室12に導入するガス導入口13と不要な不
活性ガスを排出する排気口14とを有する。15は処理
室11とロードロック室12との間を開閉するバルブ
で、バルブ15を閉めることにより処理室11及びロー
ドロック室12内の圧力や雰囲気を独立に保持すること
ができるようになっている。なお、16はウエハ保持具
で、バッチ処理を行うため、ウエハ17が複数枚保持さ
れている。
【0018】次に、この半導体装置の製造装置を用いて
熱酸化によりウエハ17のシリコン基板上にシリコン酸
化膜を形成し、その後このウエハ17をアンロード及び
冷却する方法を含む、第1の実施例の半導体装置の製造
方法について図1(a),図2(a),(b),図3を
参照しながら説明する。図1(a)はアンロードのシー
ケンスについての説明図で、上から、シリコン酸化膜の
形成されたウエハ17を処理室11からロードロック室
12に移動するアンロードの時期,ロードロック室12
へのN2 ガスの導入の時期及び対応するロードロック室
12内の圧力について示している。また、図2(a),
(b),図3はシリコン酸化膜の形成されたウエハ17
をアンロード及び冷却する方法について説明する側面図
である。
【0019】図2(a)は、熱酸化によりウエハ17の
シリコン基板上にシリコン酸化膜を形成した直後の状態
を示し、処理室11内に導入されていた酸素ガスが排出
され、ウエハ17は昇温されたままになっている。ま
た、ロードロック室12内の水分や酸素が含まれる大気
や、搬出されるウエハ17とともに処理室11から導入
されて残存するパーティクルをパージするため、ロード
ロック室12内には不活性ガスとしての流量200SL
MのN2 ガスが導入され続けており、ロードロック室1
2内はN2 ガスが充満し、常圧になっている。
【0020】この状態で、図2(b)に示すように、ロ
ードロック室12内へのN2 ガスの導入を停止した後、
バルブ15を開けて、ウエハ保持具16を処理室11か
らロードロック室12内に移動させる。
【0021】次いで、図2(c)に示すように、バルブ
15を閉めてウエハ保持具16をロードロック室12内
で所定の時間保持し、ウエハ17を冷却する。このと
き、N 2 ガスの導入が停止されており、ウエハ17は自
然冷却される。
【0022】その後、ウエハ17が冷却された後、再び
ロードロック室12内にN2 ガスを導入し、ウエハ保持
具16をロードロック室12から外に搬出する。上記の
ようにして作成されたウエハ17のライフタイム及び冷
却中の余熱により形成されたシリコン酸化膜の膜厚につ
いて調査した。なお、比較のため、従来例の場合につい
ても同様な調査を行った。それらの結果について図4
(a),(b)に示す。
【0023】結果によれば、本発明の第1の実施例の場
合、ライフタイムについてはロードロック室12内の酸
素濃度の多少にかかわらず、従来と比較して大幅に長く
なった。これは、ウエハ17を冷却する際、N2 ガスの
導入を停止しているため、ウエハ17の冷却が徐々に行
われるためだと考えられる。
【0024】また、アンロード後の余熱によるシリコン
酸化膜の形成については、アンロード前にロードロック
室12内にN2 を導入し、N2 ブローを行うことによ
り、アンロード中も常時N2 ブローを行っている場合と
同様に、大気中に搬出する場合と比較して余熱によるシ
リコン酸化膜の形成を抑制することができる。これは、
アンロード前のN2 ブローによりアンロード時にロード
ロック室12内の水分や酸素が除去されているためだと
考えられる。
【0025】以上のように、本発明の第1の実施例によ
れば、ロードロック室12内への搬出時にN2 ガスを停
止しているので、ウエハ17は自然冷却される。このた
め、ウエハ17は徐冷されるので、シリコン基板への結
晶歪みの発生を防止して少数キャリアのライフタイムの
増加を図り、シリコン基板とシリコン酸化膜との界面の
歪みを防止して表面準位密度の低減を図ることができ
る。
【0026】また、ロードロック室12内への搬出前に
2 ガスを導入し、搬出時にN2 ガスを停止しているの
で、ロードロック室12内の残留水分や残留酸素を除去
するとともに、従来のようなN2 ガス流によるウエハ1
7の冷却の不均一が生じない。このため、ウエハ17を
搬出した後、ウエハ17温度が常温に下がるまでの冷却
中に余熱により形成されるシリコン酸化膜の形成を抑制
し、かつ余熱によりシリコン酸化膜が形成された場合で
もその膜厚はウエハ17内及びウエハ17間で均一にな
る。
【0027】これにより、例えば、均一な膜厚のゲート
絶縁膜を形成することができ、かつゲート絶縁膜とシリ
コン基板との界面の表面準位密度を低減することがで
き、しかも伝達特性を向上することができるので、閾値
電圧が揃い、しかもドレイン電流が大きく、かつドレイ
ン電流値が揃った絶縁ゲート型電界効果トランジスタを
作成することができる。
【0028】更に、ウエハ17をロードロック室12内
へ搬出する前に、ロードロック室12にN2 ガスを流し
ているので、ロードロック室12内の水分や酸素が含ま
れる大気や残存するパーティクルをパージすることがで
きる。更に、ウエハ17をロードロック室12内へ搬出
した後に、ロードロック室12にN2 ガスを流している
ので、ロードロック室12内に搬出されるウエハ17と
ともに処理室11から導入されるパーティクルをパージ
することができる。
【0029】なお、第1の実施例では、熱酸化によりシ
リコン基板上にシリコン酸化膜を形成する場合について
本発明を適用しているが、常圧CVD法により半導体層
上にシリコン酸化膜を形成する場合にも本発明を適用す
ることができる。
【0030】また、不活性ガスとしてN2 ガスを用いて
いるが、アルゴンガス(Arガス)その他の不活性ガス
を用いてもよい。 (2)第2の実施例 次に、上記の半導体装置の製造装置を用いてシリコン基
板に導電型不純物を導入し、その後、ウエハをアンロー
ド及び冷却する方法を含む、第2の実施例の半導体装置
の製造方法について図1(b),図2(a),(b),
図3を参照しながら説明する。図1(b)はアンロード
のシーケンスについての説明図で、上から、導電型不純
物の導入されたウエハ17を処理室11からロードロッ
ク室12に移動するアンロードの時期,ロードロック室
12へのN2 ガスの導入の時期及び対応するロードロッ
ク室12内の圧力について示している。また、図2
(a),(b),図3は導電型不純物の導入されたウエ
ハ17をアンロードし、冷却する方法について説明する
側面図である。
【0031】第1の実施例と異なるところは、ウエハ1
7をアンロードする前に、ロードロック室12を1回以
上減圧し、減圧後にN2 ブローを行っていることであ
る。これにより、第1の実施例のN2 ブローと同様に、
ロードロック室12内の水分や酸素が含まれる大気や搬
出されるウエハ17とともに処理室11から導入される
パーティクルを除去することができる。
【0032】図2(a)は、POCl3 を用いたガス拡
散によりウエハ17のシリコン基板にリンが導入された
直後の状態を示し、処理室11内に導入されていたPO
Cl 3 ガス等が排出され、ウエハ17は昇温されたまま
になっている。また、ロードロック室12内の水分や酸
素が含まれる大気や残存するパーティクルを除去するた
め、ロードロック室12内を1回以上減圧し、続いて、
常圧に戻すため、不活性ガスとしてのN2 ガスが導入さ
れ、ロードロック室12内に充満している。
【0033】この状態で、図2(b)に示すように、ロ
ードロック室12内へのN2 ガスの導入を停止した後、
バルブ15を開けて、ウエハ保持具16を処理室11か
らロードロック室12内に移動させる。
【0034】次いで、図2(c)に示すように、バルブ
15を閉めてウエハ保持具16をロードロック室12内
で所定の時間保持し、ウエハ17を冷却する。このと
き、N 2 ガスの導入が停止されているため、ウエハ17
は自然冷却される。
【0035】その後、ウエハ17が冷却された後、再び
2 ガスを導入し、ウエハ保持具16をロードロック室
12から外に搬出する。以上のように、本発明の第2の
実施例によれば、ロードロック室12内への搬出時にN
2 ガスを停止しているので、ウエハ17は自然冷却され
る。このため、ウエハ17は徐冷されるので、シリコン
基板への結晶歪みの発生を防止して少数キャリアのライ
フタイムの増加を図り、シリコン基板とシリコン酸化膜
との界面の歪みを防止して表面準位密度の低減を図るこ
とができる。
【0036】これにより、例えば、少数キャリアのライ
フタイムが長く、表面準位密度の少ないベース領域層等
を形成することができるので、電流伝達特性が大きく、
かつ電流伝達特性値の揃ったバイポーラトランジスタを
作成することができる。
【0037】(3)第3及び第4の実施例 次に、上記の半導体装置の製造装置を用いてシリコン層
上に減圧CVD法により層間絶縁膜としてのシリコン酸
化膜を形成し、その後、ウエハをアンロード及び冷却す
る方法について図5(a),図6(a),(b),図7
を参照しながら説明する。図5(a)はアンロードのシ
ーケンスについての説明図で、上から、シリコン酸化膜
の形成されたウエハのアンロードの時期,ロードロック
室12aへのN2 ガスの導入の時期及び対応するロードロ
ック室12a内の圧力について示している。また、図6
(a),(b),図7は処理ウエハをアンロードし、冷
却する方法について説明する側面図である。
【0038】図6(a)は、SiH4 +NOガスを用い
た減圧CVD法によりシリコン層上にシリコン酸化膜を
形成した直後の状態を示し、処理室11a内に導入されて
いたSiH4 +NOガスが排出され、ウエハ17aは昇温
されたままになっている。また、ロードロック室12a内
の水分や酸素が含まれる大気や残存するパーティクルを
パージするため、ロードロック室12a内に不活性ガスと
してのN2 ガスが導入された後、ロードロック室12a内
へのN2 ガスの導入が停止され、ロードロック室12a内
が減圧されて、処理室11a内の圧力と等しくなってい
る。
【0039】この状態で、図2(b)に示すように、バ
ルブ15aを開けて、ウエハ保持具16aを処理室11aから
ロードロック室12a内に移動させる。次いで、図2
(c)に示すように、バルブ15aを閉めてウエハをロー
ドロック室12a内で所定の時間保持し、ウエハ17aを冷
却する。このとき、N2 ガスが導入されていないため、
ウエハ17aは自然冷却される。
【0040】その後、ウエハ17aが冷却された後、ロー
ドロック室12a内に不活性ガスとしてのN2 ガスを導入
し、ロードロック室12a内を常圧に戻す。続いて、ウエ
ハ17aをロードロック室12aから外に搬出する。
【0041】以上のように、本発明の第3の実施例によ
れば、ロードロック室12内へのウエハの搬出前にN2
ガスを導入してパージした後、N2 ガスの導入を停止
し、ウエハの搬出時にロードロック室内を減圧して冷却
しているので、ウエハは自然冷却される。このため、従
来のようなガス流による冷却の不均一が生ぜず、また、
ウエハは徐冷されるので、半導体基板への結晶歪みの発
生を防止して少数キャリアのライフタイムの増加を図
り、半導体基板と生成膜との界面の歪みを防止して表面
準位密度の低減を図ることができる。
【0042】また、ウエハをロードロック室12内へ搬
出する前に、ロードロック室12にN2 ガスを流した
後、N2 ガスを停止し、ロードロック室12内を減圧し
ているので、ロードロック室12内の水分や酸素が含ま
れる大気及び残存するパーティクルをパージすることが
できる。更に、ウエハをロードロック室12内へ搬出し
た後に、ロードロック室12にN2 ガスを流しているの
で、ロードロック室12内に搬出されるウエハとともに
処理室11から導入されるパーティクルをパージするこ
とができる。
【0043】なお、第3の実施例では、ウエハ17aをロ
ードロック室12aに取り出す前に、ロードロック室12a
にN2 ガスを導入してのみであるが、図5(b)に示す
第4の実施例のように、ウエハ17aをロードロック室12
aに取り出す前であって、ロードロック室12aにN2
スを導入する前に、ロードロック室12aを1回以上減圧
することも可能である。
【0044】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、ロードロック室内へのウエ
ハの搬出時に不活性ガスを停止して停止したまま冷却
し、又は減圧したまま冷却しているので、ウエハは徐冷
され、このため、半導体基板や半導体層への結晶歪みの
発生を防止して少数キャリアのライフタイムの増加を図
り、半導体基板や半導体層と生成膜との界面の歪みを防
止して表面準位密度の低減を図ることができる。
【0045】また、ウエハをロードロック室内へ搬出す
る前に、不活性ガスでパージし、又は減圧した後不活性
ガスによりパージしているので、残留する酸素や水分を
低減することができ、更に、従来のような不活性ガス流
によるウエハの冷却の不均一が生じない。従って、ウエ
ハの搬出後、冷却中に形成される酸化膜の生成を抑制す
るとともに、生成される酸化膜の膜厚はウエハ内及びウ
エハ間で均一になる。
【0046】更に、ウエハをロードロック室内へ搬出す
る前に、ロードロック室に不活性ガスを流しているの
で、ロードロック室内の水分や酸素が含まれる大気の他
に残存するパーティクルをパージすることができる。ま
た、ウエハをロードロック室内へ搬出し、冷却した後
に、ロードロック室に不活性ガスを流すことにより、ロ
ードロック室内に搬出されるウエハとともに処理室から
導入されるパーティクルをパージすることができる。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施例に係るウエハを
アンロードし、冷却する方法について説明するタイミン
グチャートである。
【図2】本発明の第1及び第2の実施例に係るウエハを
アンロードし、冷却する方法について説明する側面図
(その1)である。
【図3】本発明の第1及び第2の実施例に係るウエハを
アンロードし、冷却する方法について説明する側面図
(その2)である。
【図4】本発明の第1の実施例に係る方法により作成さ
れたウエハのライフタイム及びアンロード時の余熱によ
り形成されたシリコン酸化膜厚についての比較調査結果
についての説明図である。
【図5】本発明の第3及び第4の実施例に係るウエハを
アンロードし、冷却する方法について説明するタイミン
グチャートである。
【図6】本発明の第3の実施例に係るウエハをアンロー
ドし、冷却する方法について説明する側面図(その1)
である。
【図7】本発明の第3の実施例に係るウエハをアンロー
ドし、冷却する方法について説明する側面図(その2)
である。
【図8】従来例に係るウエハをアンロードし、冷却する
方法について説明するタイミングチャートである。
【図9】従来例に係るウエハをアンロードし、冷却する
方法について説明する側面図(その1)である。
【図10】従来例に係るウエハをアンロードし、冷却す
る方法について説明する側面図(その2)である。
【符号の説明】
11,11a 処理室、 12,12a ロードロック室、 13,13a ガス導入口、 14,14a 排気口、 15,15a バルブ、 16,16a ウエハ保持具、 17,17a ウエハ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 膜形成又は加熱処理を行う処理室と、処
    理室と連接して設けられているロードロック室と、前記
    処理室と前記ロードロック室との間を開閉し、前記処理
    室とロードロック室との間を閉じることにより前記処理
    室及びロードロック室の圧力を独立に保持することがで
    きるバルブとを有する半導体装置の製造装置を用いてウ
    エハの膜形成又は加熱処理を行う半導体装置の製造方法
    であって、 前記ロードロック室に不活性ガスを導入した後、該不活
    性ガスの導入を停止し、その後、前記バルブを開けて前
    記ウエハを前記ロードロック室に搬出した後、前記ウエ
    ハを冷却し、その後、再び不活性ガスを導入した後、前
    記ロードロック室から前記ウエハを取り出すことを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記ウエハを前記ロードロック室に取り
    出す前であって、前記ロードロック室に不活性ガスを導
    入する前に、前記ロードロック室を1回以上減圧するこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 膜形成又は加熱処理を行う処理室と、処
    理室と連接して設けられているロードロック室と、前記
    処理室と前記ロードロック室との間を開閉し、前記処理
    室とロードロック室との間を閉じることにより前記処理
    室及びロードロック室の圧力を独立に保持することがで
    きるバルブとを有する半導体装置の製造装置を用いてウ
    エハの膜形成又は加熱処理を行う半導体装置の製造方法
    であって、 前記ロードロック室に不活性ガスを導入し、その後、該
    不活性ガスの導入を停止した後、前記ロードロック室を
    減圧し、その後、前記バルブを開けて前記ウエハを前記
    ロードロック室に搬出した後、前記ウエハを冷却し、そ
    の後、再び不活性ガスを導入して前記ロードロック室内
    の圧力を常圧に戻した後、前記ロードロック室から前記
    ウエハを取り出すことを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 前記ウエハを前記ロードロック室に取り
    出す前であって、前記ロードロック室に不活性ガスを導
    入する前に、前記ロードロック室を1回以上減圧するこ
    とを特徴とする請求項3記載の半導体装置の製造方法。
JP27162092A 1992-10-09 1992-10-09 半導体装置の製造方法 Withdrawn JPH06124893A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27162092A JPH06124893A (ja) 1992-10-09 1992-10-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27162092A JPH06124893A (ja) 1992-10-09 1992-10-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06124893A true JPH06124893A (ja) 1994-05-06

Family

ID=17502614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27162092A Withdrawn JPH06124893A (ja) 1992-10-09 1992-10-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06124893A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151008A (ja) * 2010-01-19 2011-08-04 Agilent Technologies Inc 質量分析計のイオン源を交換するためのシステム及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151008A (ja) * 2010-01-19 2011-08-04 Agilent Technologies Inc 質量分析計のイオン源を交換するためのシステム及び方法

Similar Documents

Publication Publication Date Title
JP5325363B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US8123858B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP2000243753A (ja) 半導体素子の金属配線の形成方法
JPH0714986A (ja) 半導体装置の製造方法及びその製造装置
US6551896B2 (en) Capacitor for analog circuit, and manufacturing method thereof
JPH1112738A (ja) Cvd成膜方法
JPH08264618A (ja) 半導体製造装置及び半導体装置の製造方法
JPH06124893A (ja) 半導体装置の製造方法
US6593253B1 (en) Method of manufacturing semiconductor device
KR100495921B1 (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP2855978B2 (ja) 窒化シリコン膜の製造方法
US6316335B1 (en) Method for fabricating semiconductor device
JPH01117332A (ja) 不揮発性半導体メモリおよびその製造方法
JP3194062B2 (ja) 熱酸化膜の形成方法
JP3210510B2 (ja) 半導体装置の製造方法
JPH10256183A (ja) 半導体装置の製造方法
JP3308702B2 (ja) 熱処理方法
KR100332129B1 (ko) 반도체소자의산화막형성방법
KR100342862B1 (ko) 반도체장치의적층구조게이트형성방법
JP2737540B2 (ja) 薄膜トランジスタ構成膜の成膜方法及び成膜装置
JPH08162461A (ja) 半導体基板の熱処理方法
JP3952542B2 (ja) シリコン酸化膜の形成方法
KR100607417B1 (ko) 반도체 제조에서 산화막을 형성하는 방법
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104