JPH08162461A - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法Info
- Publication number
- JPH08162461A JPH08162461A JP6302251A JP30225194A JPH08162461A JP H08162461 A JPH08162461 A JP H08162461A JP 6302251 A JP6302251 A JP 6302251A JP 30225194 A JP30225194 A JP 30225194A JP H08162461 A JPH08162461 A JP H08162461A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor substrate
- furnace
- temperature
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ウェーハ表層部分の過度の酸素析出を防止す
ることを可能とする改良された半導体基板の熱処理方法
を提供する。 【構成】 不活性ガスから還元性ガスに切替える温度
を、基板表面状態の劣化が生じる温度以下に設定して、
炉に搬入された基板表面に生成した酸化膜が高温熱処理
過程に至る途中で活性化された還元性雰囲気の還元作用
によってなるべく除去されてしまわないようにする。 【効果】 半導体基板表面に生じた酸化膜を保護膜とし
て活用することが出来、炉内の雰囲気に残存する不純物
等の基板内への入り込みが抑制され表層部分の異常な過
度の酸素析出発生を防止する。
ることを可能とする改良された半導体基板の熱処理方法
を提供する。 【構成】 不活性ガスから還元性ガスに切替える温度
を、基板表面状態の劣化が生じる温度以下に設定して、
炉に搬入された基板表面に生成した酸化膜が高温熱処理
過程に至る途中で活性化された還元性雰囲気の還元作用
によってなるべく除去されてしまわないようにする。 【効果】 半導体基板表面に生じた酸化膜を保護膜とし
て活用することが出来、炉内の雰囲気に残存する不純物
等の基板内への入り込みが抑制され表層部分の異常な過
度の酸素析出発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板表面から酸
素を外方拡散する高温熱処理方法に関し、特に、半導体
基板を還元性雰囲気中で高温熱処理する際の熱処理方法
の改良に関する。
素を外方拡散する高温熱処理方法に関し、特に、半導体
基板を還元性雰囲気中で高温熱処理する際の熱処理方法
の改良に関する。
【０００２】
【従来の技術】ＭＯＳ型ＶＬＳＩ、ＵＬＳＩの半導体基
板は、主にＣＺ法（引上法、Czochralski 法）で育成し
たシリコン単結晶を切断、研磨等して得ている。ＣＺ法
による結晶には、酸素原子が１０18原子／cm3 程度含ま
れる。これは、ＣＺ法において、石英るつぼから酸素原
子がシリコン溶液中に溶け出し、シリコン結晶内にドー
プされるからである。このシリコン基板中に存在する酸
素は、酸化物析出をもたらし、いわゆる表面積層欠陥
（ＯＳＦ）やバルク積層欠陥、あるいは酸素析出物によ
るウェーハの機械的強度の低下の原因となる。また、こ
のような結晶の微小欠陥は、ゲート酸化膜の耐圧劣化、
接合リーク電流の増加、エミッタ・コレクタ間耐圧不
良、ＭＯＳメモリのリフレッシュ時間の劣化等をもたら
す。
板は、主にＣＺ法（引上法、Czochralski 法）で育成し
たシリコン単結晶を切断、研磨等して得ている。ＣＺ法
による結晶には、酸素原子が１０18原子／cm3 程度含ま
れる。これは、ＣＺ法において、石英るつぼから酸素原
子がシリコン溶液中に溶け出し、シリコン結晶内にドー
プされるからである。このシリコン基板中に存在する酸
素は、酸化物析出をもたらし、いわゆる表面積層欠陥
（ＯＳＦ）やバルク積層欠陥、あるいは酸素析出物によ
るウェーハの機械的強度の低下の原因となる。また、こ
のような結晶の微小欠陥は、ゲート酸化膜の耐圧劣化、
接合リーク電流の増加、エミッタ・コレクタ間耐圧不
良、ＭＯＳメモリのリフレッシュ時間の劣化等をもたら
す。
【０００３】表面欠陥の低減には高温熱処理が有効であ
り、ウェーハを高温熱処理して、ウェーハ表面付近の酸
素を外方拡散させ、減少させることによって、表面欠陥
密度を低くできることが知られている。
り、ウェーハを高温熱処理して、ウェーハ表面付近の酸
素を外方拡散させ、減少させることによって、表面欠陥
密度を低くできることが知られている。
【０００４】一方、素子の微細化や高集積化がより進ん
だＭＯＳ型ＵＬＳＩでは、ＵＬＳＩに用いられるシリコ
ンウェーハに対して、素子が形成される素子活性領域で
あるウェーハ表面層の完全化（無欠陥化）が特に要求さ
れている。
だＭＯＳ型ＵＬＳＩでは、ＵＬＳＩに用いられるシリコ
ンウェーハに対して、素子が形成される素子活性領域で
あるウェーハ表面層の完全化（無欠陥化）が特に要求さ
れている。
【０００５】そこで、より効果的に基板表面の酸素を除
いて素子形成領域の無欠陥化を図る手法として還元性雰
囲気で高温熱処理（１１００℃以上）を行うことが提案
されている。図５は、このような還元性雰囲気下での熱
処理例を説明するものであり、複数のシリコンウェーハ
をボートに載置して、約７００℃の炉中に搬入する。こ
の搬入に伴って炉内に入り込んだ空気を不活性ガス（窒
素ガス）を導入することによって排出する。その後、還
元性ガス（水素ガスＨ2 ）を炉内に導入し、不活性ガス
を排出する。こうして、不活性ガスを介することにより
空気と還元性ガスとの過剰な反応を防止しつつ炉内の空
気を還元性ガスに置換する。炉内の温度を１１００℃以
上に上昇し、還元性ガスを供給しながら、例えば１２０
０℃で１時間の高温熱処理を行う。その後炉内温度を低
下し、約７００℃において不活性ガスを炉内に導入して
還元性ガスを排出する。そして、炉内からウェーハを外
部に取出す。
いて素子形成領域の無欠陥化を図る手法として還元性雰
囲気で高温熱処理（１１００℃以上）を行うことが提案
されている。図５は、このような還元性雰囲気下での熱
処理例を説明するものであり、複数のシリコンウェーハ
をボートに載置して、約７００℃の炉中に搬入する。こ
の搬入に伴って炉内に入り込んだ空気を不活性ガス（窒
素ガス）を導入することによって排出する。その後、還
元性ガス（水素ガスＨ2 ）を炉内に導入し、不活性ガス
を排出する。こうして、不活性ガスを介することにより
空気と還元性ガスとの過剰な反応を防止しつつ炉内の空
気を還元性ガスに置換する。炉内の温度を１１００℃以
上に上昇し、還元性ガスを供給しながら、例えば１２０
０℃で１時間の高温熱処理を行う。その後炉内温度を低
下し、約７００℃において不活性ガスを炉内に導入して
還元性ガスを排出する。そして、炉内からウェーハを外
部に取出す。
【０００６】水素ガスによる熱処理後の酸素濃度深さ方
向分布の例を図６に示す。同図に示すように、還元性ガ
ス雰囲気において高温熱処理を行うと、通常の高温熱処
理に比べて、基板の表面近傍の酸素濃度が効果的に低減
される。このため、無欠陥層（denuded zone）が基板表
面から深さ方向に広くなり、また、より完全な無欠陥層
が基板表面に形成される。この熱処理方法によって得ら
れる、より完全な無欠陥層を使用することにより、素子
特性の一層の向上が可能となる。
向分布の例を図６に示す。同図に示すように、還元性ガ
ス雰囲気において高温熱処理を行うと、通常の高温熱処
理に比べて、基板の表面近傍の酸素濃度が効果的に低減
される。このため、無欠陥層（denuded zone）が基板表
面から深さ方向に広くなり、また、より完全な無欠陥層
が基板表面に形成される。この熱処理方法によって得ら
れる、より完全な無欠陥層を使用することにより、素子
特性の一層の向上が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、還元性
雰囲気高温熱処理では表層付近に微小酸素析出物が多発
する場合があり、この表面付近の微小酸素析出物がデバ
イス特性を劣化させるため、表層付近の微小酸素析出物
の多発を防ぐ方法の開発が望まれていた。
雰囲気高温熱処理では表層付近に微小酸素析出物が多発
する場合があり、この表面付近の微小酸素析出物がデバ
イス特性を劣化させるため、表層付近の微小酸素析出物
の多発を防ぐ方法の開発が望まれていた。
【０００８】本発明では、上記表層付近の微小酸素析出
物の発生を防止できる改良された半導体基板の熱処理方
法を提供することを目的とする。
物の発生を防止できる改良された半導体基板の熱処理方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体基板の処理方法は、半導体基板を炉内に
導入し還元性雰囲気中で高温熱処理を行う半導体基板の
熱処理方法において、上記半導体基板が載置された炉内
の空気を不活性ガスを導入して排出する不活性ガス導入
過程と、上記炉内の不活性ガスを還元性ガスを導入して
排出する還元性ガス導入過程と、上記還元性ガスの雰囲
気中で上記半導体基板の高温熱処理を行う熱処理過程
と、を有し、上記還元性ガス導入過程は、上記半導体基
板表面の状態劣化が生ずる温度よりも低い温度、かつ、
上記半導体基板中に酸素析出物が増大する低温側温度よ
りも高い温度範囲内（例えば、８００℃〜１１００℃）
で、行われることを特徴とする。
本発明の半導体基板の処理方法は、半導体基板を炉内に
導入し還元性雰囲気中で高温熱処理を行う半導体基板の
熱処理方法において、上記半導体基板が載置された炉内
の空気を不活性ガスを導入して排出する不活性ガス導入
過程と、上記炉内の不活性ガスを還元性ガスを導入して
排出する還元性ガス導入過程と、上記還元性ガスの雰囲
気中で上記半導体基板の高温熱処理を行う熱処理過程
と、を有し、上記還元性ガス導入過程は、上記半導体基
板表面の状態劣化が生ずる温度よりも低い温度、かつ、
上記半導体基板中に酸素析出物が増大する低温側温度よ
りも高い温度範囲内（例えば、８００℃〜１１００℃）
で、行われることを特徴とする。
【００１０】
【作用】熱処理炉に搬入された基板表面には表面酸化膜
が形成される。この酸化膜は還元性ガスによりエッチン
グされるが、不活性ガスから還元性ガスへの切替え温度
を制御することで表面酸化膜がエッチング除去される温
度が制御できる。このため、熱処理雰囲気中に残留して
いる微量不純物が半導体基板に影響する温度を制御でき
る。７００℃付近の低温熱処理では酸素の析出核が形成
されるが、不純物により析出核形成が加速されるため、
析出核の析出の加多を防止するためには不活性ガスから
還元性ガスへの切替は８００℃以上とするのが良い。
が形成される。この酸化膜は還元性ガスによりエッチン
グされるが、不活性ガスから還元性ガスへの切替え温度
を制御することで表面酸化膜がエッチング除去される温
度が制御できる。このため、熱処理雰囲気中に残留して
いる微量不純物が半導体基板に影響する温度を制御でき
る。７００℃付近の低温熱処理では酸素の析出核が形成
されるが、不純物により析出核形成が加速されるため、
析出核の析出の加多を防止するためには不活性ガスから
還元性ガスへの切替は８００℃以上とするのが良い。
【００１１】更に、シリコン基板に低温熱処理が必要以
上に加わると、シリコン基板中の酸素の析出が進む。前
述したように、シリコンウェーハは、主にＣＺ法（引上
法、Czochralski 法）で育成したシリコン単結晶を切断
して得る。この単結晶の製造過程において石英るつぼか
ら酸素がシリコンに入り込んでいる。このため、シリコ
ン基板（ウェーハ）に低温熱処理を必要以上に加えると
シリコン基板中に固溶した酸素の析出が進み、結果とし
て、前述したシリコン基板の微小欠陥が成長し、デバイ
ス特性が劣化する。そこでこの点からも不活性ガスから
還元性ガスへの切替えを８００℃以上とし低温熱処理を
必要以上に加えることを防止することにより微小欠陥の
過度の形成を回避する。
上に加わると、シリコン基板中の酸素の析出が進む。前
述したように、シリコンウェーハは、主にＣＺ法（引上
法、Czochralski 法）で育成したシリコン単結晶を切断
して得る。この単結晶の製造過程において石英るつぼか
ら酸素がシリコンに入り込んでいる。このため、シリコ
ン基板（ウェーハ）に低温熱処理を必要以上に加えると
シリコン基板中に固溶した酸素の析出が進み、結果とし
て、前述したシリコン基板の微小欠陥が成長し、デバイ
ス特性が劣化する。そこでこの点からも不活性ガスから
還元性ガスへの切替えを８００℃以上とし低温熱処理を
必要以上に加えることを防止することにより微小欠陥の
過度の形成を回避する。
【００１２】また、１１００℃を超える高温下では、還
元性ガスが十分に活性化するため、熱処理炉に搬入され
た基板の表面に形成された酸化膜の還元除去が急激に進
行し、半導体基板表面の状態劣化が起こり、例えば、基
板の表面に荒れが生じる。これは製品の特性及び歩留り
を低下させる。従って、不活性ガスを、還元性ガスに切
替える場合には、１１００℃以下とする。
元性ガスが十分に活性化するため、熱処理炉に搬入され
た基板の表面に形成された酸化膜の還元除去が急激に進
行し、半導体基板表面の状態劣化が起こり、例えば、基
板の表面に荒れが生じる。これは製品の特性及び歩留り
を低下させる。従って、不活性ガスを、還元性ガスに切
替える場合には、１１００℃以下とする。
【００１３】よって、シリコン基板の熱処理における不
活性ガスから還元性ガスへの切替を、半導体基板表面の
状態劣化が起こる温度以下でかつ酸素の過度の析出が起
こる温度以上の範囲内で行う。
活性ガスから還元性ガスへの切替を、半導体基板表面の
状態劣化が起こる温度以下でかつ酸素の過度の析出が起
こる温度以上の範囲内で行う。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。まず、最適な熱処理条件を見出すために種
々の実験を行った。その中で、図２に示すようなデータ
が得られ、注目した。同図は、ロットが同じで種々の酸
化膜厚が形成されたウェーハを用意し、これ等ウェーハ
に上述した従来の還元性雰囲気中での高温熱処理を施し
た例を示している。ウェーハ表面の酸化膜の厚い方が酸
素析出物密度が低いことが判った。この理由は、次のよ
うに考えられる。
て説明する。まず、最適な熱処理条件を見出すために種
々の実験を行った。その中で、図２に示すようなデータ
が得られ、注目した。同図は、ロットが同じで種々の酸
化膜厚が形成されたウェーハを用意し、これ等ウェーハ
に上述した従来の還元性雰囲気中での高温熱処理を施し
た例を示している。ウェーハ表面の酸化膜の厚い方が酸
素析出物密度が低いことが判った。この理由は、次のよ
うに考えられる。
【００１５】酸化膜は、還元性ガスによって除去される
が、それまでは、ウェーハの保護膜として機能してお
り、炉内の雰囲気中からの不純物のウェーハ内部への浸
入を阻止する働きがある。還元性ガスは、炉内の温度上
昇と共に活性化の程度を増大して酸化膜を還元作用によ
って除去する。酸化膜の薄いウェーハでは、還元性ガス
によって早く酸化膜が除去されてウェーハ表面が露出す
るので、炉内の雰囲気中に残存する微量不純物が内部に
浸入する機会を与える。この場合、比較的低い温度で不
純物が基板に入るため酸素析出が起こり、酸素析出物密
度が増大する。これに対し、酸化膜の厚いウェーハで
は、炉の温度が上昇した後で酸化膜が除去され、ウェー
ハ表面が露出するので、雰囲気中の不純物の浸入があっ
たとしても、温度が高いため酸素析出物の形成が起こら
ず、酸素析出物密度の増大は起こらない。
が、それまでは、ウェーハの保護膜として機能してお
り、炉内の雰囲気中からの不純物のウェーハ内部への浸
入を阻止する働きがある。還元性ガスは、炉内の温度上
昇と共に活性化の程度を増大して酸化膜を還元作用によ
って除去する。酸化膜の薄いウェーハでは、還元性ガス
によって早く酸化膜が除去されてウェーハ表面が露出す
るので、炉内の雰囲気中に残存する微量不純物が内部に
浸入する機会を与える。この場合、比較的低い温度で不
純物が基板に入るため酸素析出が起こり、酸素析出物密
度が増大する。これに対し、酸化膜の厚いウェーハで
は、炉の温度が上昇した後で酸化膜が除去され、ウェー
ハ表面が露出するので、雰囲気中の不純物の浸入があっ
たとしても、温度が高いため酸素析出物の形成が起こら
ず、酸素析出物密度の増大は起こらない。
【００１６】そこで、基板を炉に入れる時に基板表面に
形成される酸化膜がなるべく遅く消滅するようにして、
雰囲気中の水素や不純物の浸入を防ぐようにした、すな
わち、酸化膜を消滅させる還元性ガスの導入時期を遅ら
せた、図１に示す熱処理プロセスについて実験を行っ
た。
形成される酸化膜がなるべく遅く消滅するようにして、
雰囲気中の水素や不純物の浸入を防ぐようにした、すな
わち、酸化膜を消滅させる還元性ガスの導入時期を遅ら
せた、図１に示す熱処理プロセスについて実験を行っ
た。
【００１７】（実施例）図１において、ＣＺ法にて育成
したＮ型（１００）、比抵抗１．０〜１０．０Ω- ｃｍ
のシリコンウェーハをウェーハの載置台であるボートに
載置し、約７００℃で熱処理炉中に搬入する。基板を炉
に入れる温度はスリップ等の特性劣化状況を考慮して決
める。高温すぎるとスリップ等の発生が見られ、低温で
は生産性が低下する。この半導体基板を炉内に搬入した
際に持込まれた空気を、不活性ガスである窒素ガスＮ2
を導入して排出し、不活性ガスに置換する。まだ、半導
体基板表面状態の劣化が起こらない１０００℃におい
て、還元性ガスである水素ガスＨ2 を導入して不活性ガ
ス（窒素ガスＮ2 ）を排出し、炉内を不活性雰囲気から
還元性雰囲気に置換する。還元性ガスの導入温度を従来
よりも高くすることによって、可及的にＨ2 高温熱処理
までの間炉に搬入されたウェーハ表面に形成された酸化
膜が残る。
したＮ型（１００）、比抵抗１．０〜１０．０Ω- ｃｍ
のシリコンウェーハをウェーハの載置台であるボートに
載置し、約７００℃で熱処理炉中に搬入する。基板を炉
に入れる温度はスリップ等の特性劣化状況を考慮して決
める。高温すぎるとスリップ等の発生が見られ、低温で
は生産性が低下する。この半導体基板を炉内に搬入した
際に持込まれた空気を、不活性ガスである窒素ガスＮ2
を導入して排出し、不活性ガスに置換する。まだ、半導
体基板表面状態の劣化が起こらない１０００℃におい
て、還元性ガスである水素ガスＨ2 を導入して不活性ガ
ス（窒素ガスＮ2 ）を排出し、炉内を不活性雰囲気から
還元性雰囲気に置換する。還元性ガスの導入温度を従来
よりも高くすることによって、可及的にＨ2 高温熱処理
までの間炉に搬入されたウェーハ表面に形成された酸化
膜が残る。
【００１８】更に、炉内温度を約１１００℃以上に上昇
させ、１２００℃で約１時間に渡って水素Ｈ2 熱処理を
行う。この処理により、ウェーハ表面付近の酸素を外拡
散により除去し同時に表面欠陥を分解する。その後、炉
内温度を約７００℃に降下させ、不活性ガスである窒素
ガスＮ2 を導入し、炉内の水素ガスＨ2 を排出し、不活
性ガスである窒素ガスＮ2 に置換する。ウェーハを熱処
理炉から取出し、ウェーハの熱処理を終える。なお、温
度プロファイルはウェーハの結晶性を考慮して設定する
ことが出来る。
させ、１２００℃で約１時間に渡って水素Ｈ2 熱処理を
行う。この処理により、ウェーハ表面付近の酸素を外拡
散により除去し同時に表面欠陥を分解する。その後、炉
内温度を約７００℃に降下させ、不活性ガスである窒素
ガスＮ2 を導入し、炉内の水素ガスＨ2 を排出し、不活
性ガスである窒素ガスＮ2 に置換する。ウェーハを熱処
理炉から取出し、ウェーハの熱処理を終える。なお、温
度プロファイルはウェーハの結晶性を考慮して設定する
ことが出来る。
【００１９】（従来例）従来例として不活性ガス（窒素
ガスＮ2 ）を水素ガスに切替える温度を７００℃とし
た。他の条件は実施例と同様である。
ガスＮ2 ）を水素ガスに切替える温度を７００℃とし
た。他の条件は実施例と同様である。
【００２０】（比較例）還元ガス導入時期の上限温度条
件を判別するために、比較例として、１１００℃の温度
よりも高い１１５０℃の温度において、不活性ガスであ
る窒素Ｎ2 から、還元性雰囲気である水素ガスＨ2 に切
替えた。他の条件は、実施例と同様である。
件を判別するために、比較例として、１１００℃の温度
よりも高い１１５０℃の温度において、不活性ガスであ
る窒素Ｎ2 から、還元性雰囲気である水素ガスＨ2 に切
替えた。他の条件は、実施例と同様である。
【００２１】（結果）以上の実施例、従来例、比較例に
おける効果を検討するべく、熱処理を行った各ウェーハ
を用いてＵＬＳＩ（１６ＭＤＲＡＭ）を形成し、ウェー
ハに形成されたＤＲＡＭチップの歩留りを比較した。そ
の後、各ウェーハを劈開して赤外トモグラフ法により基
板表層部分の酸素析出物の観察を行った。その結果につ
いて説明する。
おける効果を検討するべく、熱処理を行った各ウェーハ
を用いてＵＬＳＩ（１６ＭＤＲＡＭ）を形成し、ウェー
ハに形成されたＤＲＡＭチップの歩留りを比較した。そ
の後、各ウェーハを劈開して赤外トモグラフ法により基
板表層部分の酸素析出物の観察を行った。その結果につ
いて説明する。
【００２２】図３は、各ウェーハを５枚ずつ用いて１６
ＭＤＲＡＭチップを多数形成したときの歩留り結果を示
している。実施例の場合の製造歩留りは、従来例の場合
に比して、５〜１０％改善されている。比較例の場合
は、従来例よりも歩留りが悪くなる。比較例では、高温
熱処理工程におけるウェーハ表面状態の劣化が起き、実
施例における場合と比べて表面の粗さが大きいことが観
察された。これにより、酸化膜の耐圧が低くなり、実施
例における場合よりも低い歩留りとなったと考えられ
る。
ＭＤＲＡＭチップを多数形成したときの歩留り結果を示
している。実施例の場合の製造歩留りは、従来例の場合
に比して、５〜１０％改善されている。比較例の場合
は、従来例よりも歩留りが悪くなる。比較例では、高温
熱処理工程におけるウェーハ表面状態の劣化が起き、実
施例における場合と比べて表面の粗さが大きいことが観
察された。これにより、酸化膜の耐圧が低くなり、実施
例における場合よりも低い歩留りとなったと考えられ
る。
【００２３】従来例の場合は、表面状態の劣化は認めら
れず、表面荒さは実施例の場合と同様に良好であった
が、実施例の場合に比べて表層部分に過度の酸素析出の
発生が認められた。
れず、表面荒さは実施例の場合と同様に良好であった
が、実施例の場合に比べて表層部分に過度の酸素析出の
発生が認められた。
【００２４】図４は、各ウェーハの表層部分の酸素析出
物を測定した結果を示す。従来例の表層酸素析出物濃度
は他の例よりも異常に高い。従って、この多発した表層
酸素析出物により接合リーク不良等のデバイス特性の劣
化が起こり、歩留りが低くなったと考えられる。
物を測定した結果を示す。従来例の表層酸素析出物濃度
は他の例よりも異常に高い。従って、この多発した表層
酸素析出物により接合リーク不良等のデバイス特性の劣
化が起こり、歩留りが低くなったと考えられる。
【００２５】以上より、本実施例においては１１００℃
以上の高温の還元性雰囲気下で熱処理を行う場合、半導
体基板を炉内に搬入時に炉内に持込まれる空気を不活性
ガスである窒素Ｎ2 に置換後、還元性雰囲気である水素
Ｈ2 に置換える温度条件を８００℃から１１００℃の範
囲内にすることで、基板表面状態の劣化が起こらないよ
うにし、かつ、基板を炉内に搬入する時にウェーハ表面
に生じた酸化膜が熱処理温度に至る途中で活性化された
還元性雰囲気の還元作用によって除去される効果を低減
し、結果的に、表層酸素析出物の析出異常を防止するこ
とが出来る。
以上の高温の還元性雰囲気下で熱処理を行う場合、半導
体基板を炉内に搬入時に炉内に持込まれる空気を不活性
ガスである窒素Ｎ2 に置換後、還元性雰囲気である水素
Ｈ2 に置換える温度条件を８００℃から１１００℃の範
囲内にすることで、基板表面状態の劣化が起こらないよ
うにし、かつ、基板を炉内に搬入する時にウェーハ表面
に生じた酸化膜が熱処理温度に至る途中で活性化された
還元性雰囲気の還元作用によって除去される効果を低減
し、結果的に、表層酸素析出物の析出異常を防止するこ
とが出来る。
【００２６】また、本発明はＮ2 パージボックス等を用
いることにより基板を炉内に搬入する時に形成される酸
化膜の成長を低減した熱処理炉に対しても実施例と同様
の効果が得られる。
いることにより基板を炉内に搬入する時に形成される酸
化膜の成長を低減した熱処理炉に対しても実施例と同様
の効果が得られる。
【００２７】なお、還元性雰囲気として前述した水素Ｈ
2 に換えて一酸化炭素ガスＣＯ、を用いても良い。ま
た、不活性ガスとして窒素Ｎ2 の代りにヘリウムＨｅ、
アルゴンＡｒ、ネオンＮｅ、キセノンＸｅ、クリプトン
Ｋｒを用いることが可能である。この場合も、同様にし
て定めた前提条件に従うことによって同様の効果が得ら
れる。
2 に換えて一酸化炭素ガスＣＯ、を用いても良い。ま
た、不活性ガスとして窒素Ｎ2 の代りにヘリウムＨｅ、
アルゴンＡｒ、ネオンＮｅ、キセノンＸｅ、クリプトン
Ｋｒを用いることが可能である。この場合も、同様にし
て定めた前提条件に従うことによって同様の効果が得ら
れる。
【００２８】
【発明の効果】以上説明したように、本発明の半導体基
板の熱処理方法によれば、不活性ガスから還元性ガスに
切替える温度を、基板表面状態の劣化が起こる温度以下
に設定して、炉に搬入された基板表面に生成した酸化膜
が高温熱処理過程に至る途中で活性化された還元性雰囲
気の還元作用によって低温で除去されてしまうことを防
止する。これによって、半導体基板に生じた酸化膜を保
護膜として活用することが出来、炉内の雰囲気に残存す
る不純物等の低温での基板内への入り込みを可及的に抑
制することが可能となり、その結果、半導体基板の表層
部分の異常な過度の酸素析出物の析出を防止し、デバイ
ス特性劣化を防ぎ、製品歩留りを向上することが可能と
なる。
板の熱処理方法によれば、不活性ガスから還元性ガスに
切替える温度を、基板表面状態の劣化が起こる温度以下
に設定して、炉に搬入された基板表面に生成した酸化膜
が高温熱処理過程に至る途中で活性化された還元性雰囲
気の還元作用によって低温で除去されてしまうことを防
止する。これによって、半導体基板に生じた酸化膜を保
護膜として活用することが出来、炉内の雰囲気に残存す
る不純物等の低温での基板内への入り込みを可及的に抑
制することが可能となり、その結果、半導体基板の表層
部分の異常な過度の酸素析出物の析出を防止し、デバイ
ス特性劣化を防ぎ、製品歩留りを向上することが可能と
なる。
【図１】本発明の熱処理における温度プロファイルをし
めす説明図。
めす説明図。
【図２】還元性雰囲気中での熱処理時の酸化膜厚と酸素
析出物との関係を示すグラフ。
析出物との関係を示すグラフ。
【図３】実施例、従来例、比較例のウェーハで、ＬＳＩ
を作成した場合のデバイス歩留りの例を示すグラフ。
を作成した場合のデバイス歩留りの例を示すグラフ。
【図４】実施例、従来例、比較例のウェーハにおける基
板標層部分（１０μｍ）酸素析出物の密度を示すグラ
フ。
板標層部分（１０μｍ）酸素析出物の密度を示すグラ
フ。
【図５】従来の熱処理における温度プロファイルを示す
説明図。
説明図。
【図６】水素アニールの効果を示すグラフ。
Claims (3)
- 【請求項１】半導体基板を炉内に導入し還元性雰囲気中
で高温熱処理を行う半導体基板の熱処理方法であって、 前記半導体基板が載置された炉内の空気を不活性ガスを
導入して排出する不活性ガス導入過程と、 前記炉内の不活性ガスを還元性ガスを導入して排出する
還元性ガス導入過程と、 前記還元性ガスの雰囲気中で前記半導体基板の高温熱処
理を行う熱処理過程と、を有し、 前記還元性ガス導入過程は、前記半導体基板表面の状態
劣化が生ずる温度よりも低い温度で行われる、 ことを特徴とする半導体基板の熱処理方法。 - 【請求項２】前記温度は、８００℃〜１１００℃であ
る、ことを特徴とする請求項１記載の半導体基板の熱処
理方法。 - 【請求項３】前記半導体基板はシリコン基板であり、前
記還元性ガスは水素、一酸化炭素のいずれかであり、前
記不活性ガスは窒素Ｎ2 、アルゴンＡr 、ヘリウムＨe
、ネオンＮe 、キセノンＸe 、クリプトンＫr のいず
れかである、ことを特徴とする請求項１乃至２のいずれ
かに一つに記載の半導体基板の熱処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6302251A JPH08162461A (ja) | 1994-12-06 | 1994-12-06 | 半導体基板の熱処理方法 |
| KR1019950042116A KR960026332A (ko) | 1994-12-06 | 1995-11-18 | 반도체기판의 열처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6302251A JPH08162461A (ja) | 1994-12-06 | 1994-12-06 | 半導体基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162461A true JPH08162461A (ja) | 1996-06-21 |
Family
ID=17906771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6302251A Pending JPH08162461A (ja) | 1994-12-06 | 1994-12-06 | 半導体基板の熱処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08162461A (ja) |
| KR (1) | KR960026332A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049091A1 (fr) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de recuit et tranche obtenue |
| US6809015B2 (en) | 1998-12-28 | 2004-10-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
-
1994
- 1994-12-06 JP JP6302251A patent/JPH08162461A/ja active Pending
-
1995
- 1995-11-18 KR KR1019950042116A patent/KR960026332A/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809015B2 (en) | 1998-12-28 | 2004-10-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| US7011717B2 (en) | 1998-12-28 | 2006-03-14 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| WO2002049091A1 (fr) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de recuit et tranche obtenue |
| JP2002184779A (ja) * | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026332A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US7977219B2 (en) | Manufacturing method for silicon wafer | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JP2003524874A (ja) | 非酸素析出性のチョクラルスキーシリコンウエハ | |
| US6040211A (en) | Semiconductors having defect denuded zones | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2004063685A (ja) | 半導体装置の製造方法 | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2002043241A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JPH088263A (ja) | 半導体基板 | |
| JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| WO2004070824A1 (en) | Method for removing crystal originated particles from single-crystal silicon wafer | |
| JPS61135128A (ja) | 半導体装置の製造方法 |