JP2004063685A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004063685A JP2004063685A JP2002218653A JP2002218653A JP2004063685A JP 2004063685 A JP2004063685 A JP 2004063685A JP 2002218653 A JP2002218653 A JP 2002218653A JP 2002218653 A JP2002218653 A JP 2002218653A JP 2004063685 A JP2004063685 A JP 2004063685A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- semiconductor device
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、歩留を向上できる半導体装置の製造方法を提供する。
【解決手段】相補型金属酸化膜半導体素子を含む半導体プロセスの製造工程において、受け入れ後のウェーハを洗浄する工程と、その後、半導体製造工程の最初の熱処理工程において、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含み、その後2回目以降の熱処理工程は前述のごとき急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。
【選択図】 図1
【解決手段】相補型金属酸化膜半導体素子を含む半導体プロセスの製造工程において、受け入れ後のウェーハを洗浄する工程と、その後、半導体製造工程の最初の熱処理工程において、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含み、その後2回目以降の熱処理工程は前述のごとき急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。さらに詳しくは相補型金属酸化膜半導体素子(CMOS)を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体素子の微細化・高集積化が急速に進み、それにともなってCMOSデバイスの製造プロセスも複雑化してきている。
【0003】
CMOSデバイスの製造では、一般に複数の熱処理工程を含んでいる。CMOSデバイス製造の歩留向上のためには製造プロセスで発生するパーティクルの制御が不可欠である。例えば、シリコン基板の熱酸化および熱拡散に使用するバッチ式電気炉では、シリコン基板を石英ボートもしくはSiCボートに積載し電気炉へ投入することにより熱処理が実施されるが、ボートの電気炉への投入・取り出し温度が比較的高い場合には電気炉内外の温度差によってシリコン基板がボート上ではねるなどして、シリコン基板もしくはボート、あるいはその両方に傷を発生し、パーティクル発生原因となる場合がある。電気炉への投入・取り出し温度とパーティクル発生数との関係を図13(a)に示す。
【0004】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されない、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係を図13(b)に示す。
【0005】
さらに、従来より熱処理工程は電気炉による熱処理が大半であったが、近年、熱履歴の低減の要求を受けて急速熱処理が多用されるようになってきている。急速熱処理の場合は、処理時間が一般に数分以下と短く処理温度も通常1100℃以下であるため、酸素析出核の生成・成長はさらに難しくなる。
【0006】
酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、CMOSデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のCMOSデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。
【0007】
【発明が解決しようとする課題】
しかしながら、パーティクル抑制と、基板中の酸素析出核の生成・成長とは上述したとおり電気炉への投入・取り出し温度という観点からすればトレードオフの関係にある。図13(c)は従来のトレードオフ関係を説明する図である。すなわち図13(c)に示すとおり、パーティクルを抑制しようとすれば電気炉へのボートの投入温度は650℃程度にする必要がある。一方、酸素析出核を生成・成長させるためには製造プロセスの最初の熱処理でのボートの投入温度は800℃程度でなければならず、パーティクル抑制と酸素析出核生成・成長とを両立させることは困難である。
【0008】
本発明は、上記従来の問題点を解決するもので、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を向上できる半導体装置の製造方法を提供するものである。
【0009】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、室温から急速昇温して1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含み、
その後、2回目以降の熱処理工程は前記急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【0010】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0011】
本発明方法においては、最初の急速熱処理の雰囲気が水素、酸素、窒素、およびアルゴンから選ばれる少なくとも一つのガスであることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0012】
次に本発明の別の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、600℃以上800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上1100℃以下で10分以上、3時間以内の熱処理を含み、
その後、2回目以降の熱処理工程は、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【0013】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0014】
本発明方法においては、2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、またはシリコンにより形成されたボートに複数枚積載され、電気炉の内部に挿入、取り出しを行う形式の熱処理であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0015】
また、2回目以降の熱処理工程がすべて急速熱処理工程であってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0016】
また、使用するウェーハがCZ法、MCZ法により成長させたシリコンウェーハ、あるいはCZ、MCZ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハであってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0017】
また、急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
以下本発明の第1の実施の形態について、図面を参照しながら説明する。図1は本発明の1実施例における半導体装置の製造方法を示すものである。図1において半導体装置の製造プロセスの最初の熱処理として、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含む。ここで、急速熱処理は一般にRTP(Rapid Thermal Processing)装置により実施される。RTP装置にて急速昇温した後、1200℃程度で10秒程度保持し、急速降温するのが望ましい。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0019】
2回目以降の熱処理工程は前述のごとき急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0020】
以上の結果をまとめたものを図2に示す。図2に示すとおり、半導体装置製造プロセスの最初の熱処理として高温の急速熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0021】
(第2の実施の形態)
以下本発明の第2の実施の形態について、図面を参照しながら説明する。図3は本発明の1実施例における半導体装置の製造方法を示すものである。図3において、半導体装置の製造方法の実施の形態は第1の実施の形態に示したものと同様である。本実施の形態は最初の急速熱処理の雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせである。通常、本急速熱処理はRTP装置により行われるため、ここで言う雰囲気とはRTPで使用するプロセスガスを意味する。シリコン基板に十分な大きさの多くの酸素析出を形成するためには、本急速熱処理のプロセスガスはArガスと窒素ガスとの混合ガスであることが望ましい。すなわちArガスと窒素ガスとの混合ガスを使用しRTP装置によって急速昇温し、1200℃程度で10秒程度処理した後、急速降温するという急速熱処理である。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0022】
2回目以降の熱処理工程は前述のごとき急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0023】
以上の結果をまとめたものを図4に示す。図4に示すとおり、半導体装置製造プロセスの最初の熱処理として雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせである急速熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0024】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0025】
(第3の実施の形態)
以下本発明の第3の実施の形態について、図面を参照しながら説明する。図5は本発明の1実施例における半導体装置の製造方法を示すものである。図5において半導体装置の製造プロセスの最初の熱処理として、600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を含む。一段目の熱処理は800℃で2時間程度、二段目の熱処理は1000℃で2時間程度が望ましい。本熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0026】
2回目以降の熱処理工程は急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0027】
以上の結果をまとめたものを図6に示す。図6に示すとおり、半導体装置製造プロセスの最初の熱処理として600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0028】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0029】
(第4の実施の形態)
以下本発明の第4の実施の形態について、図面を参照しながら説明する。図7は本発明の1実施例における半導体装置の製造方法を示すものである。図7において半導体装置の製造方法の実施の形態は第1もしくは第2もしくは第3の実施の形態に示したものと同様である。本実施の形態は2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理である。支持物上に積載されたウェーハは、支持物の電気炉への投入およびもしくは取り出し時の電気炉内外の温度差によって支持物上ではねて支持物をたたく場合がある。このような場合、ウェーハ裏面には傷が発生し、またウェーハにたたかれた支持物も傷つくため、いずれもパーティクル発生源となる。支持物投入およびもしくは取り出し温度とパーティクル発生数との関係は従来の技術で述べたとおりである。パーティクル発生により製品の歩留は著しく低下する。
【0030】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されないか、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係は従来の技術で述べたとおりである。酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、CMOSデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のCMOSデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。この点に関しては、製造プロセスの最初の熱処理を第1、第2、および第3の実施の形態のように工夫することで実現できる。
【0031】
以上の結果をまとめたものを図8に示す。図8に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった2回目以降の電気炉による熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0032】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0033】
(第5の実施の形態)
以下本発明の第5の実施の形態について、図面を参照しながら説明する。図9は本発明の1実施例における半導体装置の製造方法を示すものである。図9において半導体装置の製造方法の実施の形態は第1もしくは第2もしくは第3の実施の形態に示したものと同様である。本実施の形態は2回目以降の熱処理がすべて急速熱処理工程である。急速熱処理の場合は、通常枚葉処理であるためパーティクル発生の抑制効果が期待できるが、処理時間が一般に数分以下と短く処理温度も通常1100℃以下であるため、酸素析出核の生成・成長は期待できない。第1の実施の形態に示したように製造プロセスの最初の熱処理として、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を有するか、あるいは第3の実施の形態に示したように製造プロセスの最初の熱処理として、600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を有するとすることで、酸素析出核の生成・成長が確保され、2回目以降の熱処理がすべて急速熱処理であっても十分な汚染不純物捕獲能力を実現できる。もちろん、最初の熱処理が急速熱処理である場合、その雰囲気は水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせであれば、更なる効果が期待できる。また、2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理であってもよい。
【0034】
以上の結果をまとめたものを図10に示す。図10に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった2回目以降の全熱処理の急速熱処理化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0035】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0036】
(第6の実施の形態)
以下本発明の第6の実施の形態について、図面を参照しながら説明する。図11は本発明の1実施例における半導体装置の製造方法を示すものである。図11において半導体装置の製造方法の実施の形態は第1から第5の実施の形態に示したものと同様である。本実施の形態は使用するウェーハがCZ法、MCZ法により成長させたシリコンウェーハ、あるいはCZ、MCZ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハである。CZ法で成長させたシリコン基板には通常一定量の酸素が含まれているが、酸素濃度が高い場合には基板表面への酸素析出欠陥が生じ、歩留を低下させる懸念がある。そこで、近年では基板の酸素濃度が比較的低いものが生産されている。また、この傾向はCZ法により成長させたシリコン基板上に形成されたエピタキシャル層で一層顕著になる。エピタキシャル層には酸素がほとんど含まれていない上、エピタキシャル成長時にシリコン基板中にあった酸素析出核が消えてしまう場合がある。酸素濃度が1×1018atoms/cm3以下程度にまで低下すると、基板表面の酸素析出欠陥の懸念はなくなるが、同時にバルク中の酸素析出を生成・成長させることが難しくなる。基板表面の酸素析出欠陥は製品の歩留を低下させるが、バルク中の酸素析出は製造工程中に侵入した汚染不純物を捕獲し、基板の最表面の汚染を低減するため、製品の歩留および信頼性を向上させる働きがある。
【0037】
本実施の形態はこのような低酸素濃度の基板を用いた場合であって、2回目以降の熱処理が急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【0038】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0039】
(第7の実施の形態)
以下本発明の第7の実施の形態について、図面を参照しながら説明する。図12は本発明の1実施例における半導体装置の製造方法を示すものである。図12において半導体装置の製造方法の実施の形態は第1から第6の実施の形態と同様である。本実施の形態は、急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下である。RTP装置は通常コールドウォールタイプであるため、RTP処理の際の投入・取り出し温度は常温(10℃以上50℃以下程度)である。加熱は通常ハロゲンランプなどによるランプ加熱である。基板の投入後、500℃程度にまで温度を上昇させ安定させる。急速熱処理であるため、温度安定からプロセス温度までの昇温レートは通常50℃/sec程度であり、10秒程度で昇温は完了する。その後、プロセス温度で数秒から数分の間熱処理し、引き続いて急速降温する。この際の降温レートは−40℃/sec程度である。500℃程度以下まで降温されたら、取り出し、専用の冷却部にてさらに冷却されキャリアに戻される。
【0040】
本実施の形態は急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下であり、なおかつ2回目以降の熱処理が上述のごとき急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【0041】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0042】
【発明の効果】
以上説明したとおり本発明によれば、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を向上できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体装置の製造方法の説明図
【図2】本発明の第1の実施の形態における効果の説明図
【図3】本発明の第2の実施の形態における半導体装置の製造方法の説明図
【図4】本発明の第2の実施の形態における効果の説明図
【図5】本発明の第3の実施の形態における半導体装置の製造方法の説明図
【図6】本発明の第3の実施の形態における効果の説明図
【図7】本発明の第4の実施の形態における半導体装置の製造方法の説明図
【図8】本発明の第4の実施の形態における効果の説明図
【図9】本発明の第5の実施の形態における半導体装置の製造方法の説明図
【図10】本発明の第5の実施の形態における効果の説明図
【図11】本発明の第6の実施の形態における半導体装置の製造方法の説明図
【図12】本発明の第7の実施の形態における半導体装置の製造方法の説明図
【図13】(a)〜(c)は従来の半導体装置の製造方法の説明図
【符号の説明】
1 急速熱処理
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。さらに詳しくは相補型金属酸化膜半導体素子(CMOS)を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体素子の微細化・高集積化が急速に進み、それにともなってCMOSデバイスの製造プロセスも複雑化してきている。
【0003】
CMOSデバイスの製造では、一般に複数の熱処理工程を含んでいる。CMOSデバイス製造の歩留向上のためには製造プロセスで発生するパーティクルの制御が不可欠である。例えば、シリコン基板の熱酸化および熱拡散に使用するバッチ式電気炉では、シリコン基板を石英ボートもしくはSiCボートに積載し電気炉へ投入することにより熱処理が実施されるが、ボートの電気炉への投入・取り出し温度が比較的高い場合には電気炉内外の温度差によってシリコン基板がボート上ではねるなどして、シリコン基板もしくはボート、あるいはその両方に傷を発生し、パーティクル発生原因となる場合がある。電気炉への投入・取り出し温度とパーティクル発生数との関係を図13(a)に示す。
【0004】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されない、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係を図13(b)に示す。
【0005】
さらに、従来より熱処理工程は電気炉による熱処理が大半であったが、近年、熱履歴の低減の要求を受けて急速熱処理が多用されるようになってきている。急速熱処理の場合は、処理時間が一般に数分以下と短く処理温度も通常1100℃以下であるため、酸素析出核の生成・成長はさらに難しくなる。
【0006】
酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、CMOSデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のCMOSデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。
【0007】
【発明が解決しようとする課題】
しかしながら、パーティクル抑制と、基板中の酸素析出核の生成・成長とは上述したとおり電気炉への投入・取り出し温度という観点からすればトレードオフの関係にある。図13(c)は従来のトレードオフ関係を説明する図である。すなわち図13(c)に示すとおり、パーティクルを抑制しようとすれば電気炉へのボートの投入温度は650℃程度にする必要がある。一方、酸素析出核を生成・成長させるためには製造プロセスの最初の熱処理でのボートの投入温度は800℃程度でなければならず、パーティクル抑制と酸素析出核生成・成長とを両立させることは困難である。
【0008】
本発明は、上記従来の問題点を解決するもので、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を向上できる半導体装置の製造方法を提供するものである。
【0009】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、室温から急速昇温して1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含み、
その後、2回目以降の熱処理工程は前記急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【0010】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0011】
本発明方法においては、最初の急速熱処理の雰囲気が水素、酸素、窒素、およびアルゴンから選ばれる少なくとも一つのガスであることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0012】
次に本発明の別の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、600℃以上800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上1100℃以下で10分以上、3時間以内の熱処理を含み、
その後、2回目以降の熱処理工程は、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【0013】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0014】
本発明方法においては、2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、またはシリコンにより形成されたボートに複数枚積載され、電気炉の内部に挿入、取り出しを行う形式の熱処理であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0015】
また、2回目以降の熱処理工程がすべて急速熱処理工程であってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0016】
また、使用するウェーハがCZ法、MCZ法により成長させたシリコンウェーハ、あるいはCZ、MCZ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハであってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0017】
また、急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を飛躍的に向上できる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
以下本発明の第1の実施の形態について、図面を参照しながら説明する。図1は本発明の1実施例における半導体装置の製造方法を示すものである。図1において半導体装置の製造プロセスの最初の熱処理として、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含む。ここで、急速熱処理は一般にRTP(Rapid Thermal Processing)装置により実施される。RTP装置にて急速昇温した後、1200℃程度で10秒程度保持し、急速降温するのが望ましい。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0019】
2回目以降の熱処理工程は前述のごとき急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0020】
以上の結果をまとめたものを図2に示す。図2に示すとおり、半導体装置製造プロセスの最初の熱処理として高温の急速熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0021】
(第2の実施の形態)
以下本発明の第2の実施の形態について、図面を参照しながら説明する。図3は本発明の1実施例における半導体装置の製造方法を示すものである。図3において、半導体装置の製造方法の実施の形態は第1の実施の形態に示したものと同様である。本実施の形態は最初の急速熱処理の雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせである。通常、本急速熱処理はRTP装置により行われるため、ここで言う雰囲気とはRTPで使用するプロセスガスを意味する。シリコン基板に十分な大きさの多くの酸素析出を形成するためには、本急速熱処理のプロセスガスはArガスと窒素ガスとの混合ガスであることが望ましい。すなわちArガスと窒素ガスとの混合ガスを使用しRTP装置によって急速昇温し、1200℃程度で10秒程度処理した後、急速降温するという急速熱処理である。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0022】
2回目以降の熱処理工程は前述のごとき急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0023】
以上の結果をまとめたものを図4に示す。図4に示すとおり、半導体装置製造プロセスの最初の熱処理として雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせである急速熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0024】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0025】
(第3の実施の形態)
以下本発明の第3の実施の形態について、図面を参照しながら説明する。図5は本発明の1実施例における半導体装置の製造方法を示すものである。図5において半導体装置の製造プロセスの最初の熱処理として、600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を含む。一段目の熱処理は800℃で2時間程度、二段目の熱処理は1000℃で2時間程度が望ましい。本熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のCMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0026】
2回目以降の熱処理工程は急速熱処理工程(ただし、通常は1150℃以下、一回以上)と、以下に示す熱処理工程(一回以上)とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃から750℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物(通常電気炉のボート)上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、650℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、CMOSデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【0027】
以上の結果をまとめたものを図6に示す。図6に示すとおり、半導体装置製造プロセスの最初の熱処理として600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を実施することで、従来困難であった2回目以降の熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0028】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0029】
(第4の実施の形態)
以下本発明の第4の実施の形態について、図面を参照しながら説明する。図7は本発明の1実施例における半導体装置の製造方法を示すものである。図7において半導体装置の製造方法の実施の形態は第1もしくは第2もしくは第3の実施の形態に示したものと同様である。本実施の形態は2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理である。支持物上に積載されたウェーハは、支持物の電気炉への投入およびもしくは取り出し時の電気炉内外の温度差によって支持物上ではねて支持物をたたく場合がある。このような場合、ウェーハ裏面には傷が発生し、またウェーハにたたかれた支持物も傷つくため、いずれもパーティクル発生源となる。支持物投入およびもしくは取り出し温度とパーティクル発生数との関係は従来の技術で述べたとおりである。パーティクル発生により製品の歩留は著しく低下する。
【0030】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されないか、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係は従来の技術で述べたとおりである。酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、CMOSデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のCMOSデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。この点に関しては、製造プロセスの最初の熱処理を第1、第2、および第3の実施の形態のように工夫することで実現できる。
【0031】
以上の結果をまとめたものを図8に示す。図8に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった2回目以降の電気炉による熱処理の投入およびもしくは取り出し温度の750℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0032】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0033】
(第5の実施の形態)
以下本発明の第5の実施の形態について、図面を参照しながら説明する。図9は本発明の1実施例における半導体装置の製造方法を示すものである。図9において半導体装置の製造方法の実施の形態は第1もしくは第2もしくは第3の実施の形態に示したものと同様である。本実施の形態は2回目以降の熱処理がすべて急速熱処理工程である。急速熱処理の場合は、通常枚葉処理であるためパーティクル発生の抑制効果が期待できるが、処理時間が一般に数分以下と短く処理温度も通常1100℃以下であるため、酸素析出核の生成・成長は期待できない。第1の実施の形態に示したように製造プロセスの最初の熱処理として、急速昇温で1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を有するか、あるいは第3の実施の形態に示したように製造プロセスの最初の熱処理として、600℃以上、800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上、1100℃以下で10分以上、3時間以内の熱処理を有するとすることで、酸素析出核の生成・成長が確保され、2回目以降の熱処理がすべて急速熱処理であっても十分な汚染不純物捕獲能力を実現できる。もちろん、最初の熱処理が急速熱処理である場合、その雰囲気は水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、2種類の組み合わせであれば、更なる効果が期待できる。また、2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理であってもよい。
【0034】
以上の結果をまとめたものを図10に示す。図10に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった2回目以降の全熱処理の急速熱処理化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【0035】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0036】
(第6の実施の形態)
以下本発明の第6の実施の形態について、図面を参照しながら説明する。図11は本発明の1実施例における半導体装置の製造方法を示すものである。図11において半導体装置の製造方法の実施の形態は第1から第5の実施の形態に示したものと同様である。本実施の形態は使用するウェーハがCZ法、MCZ法により成長させたシリコンウェーハ、あるいはCZ、MCZ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハである。CZ法で成長させたシリコン基板には通常一定量の酸素が含まれているが、酸素濃度が高い場合には基板表面への酸素析出欠陥が生じ、歩留を低下させる懸念がある。そこで、近年では基板の酸素濃度が比較的低いものが生産されている。また、この傾向はCZ法により成長させたシリコン基板上に形成されたエピタキシャル層で一層顕著になる。エピタキシャル層には酸素がほとんど含まれていない上、エピタキシャル成長時にシリコン基板中にあった酸素析出核が消えてしまう場合がある。酸素濃度が1×1018atoms/cm3以下程度にまで低下すると、基板表面の酸素析出欠陥の懸念はなくなるが、同時にバルク中の酸素析出を生成・成長させることが難しくなる。基板表面の酸素析出欠陥は製品の歩留を低下させるが、バルク中の酸素析出は製造工程中に侵入した汚染不純物を捕獲し、基板の最表面の汚染を低減するため、製品の歩留および信頼性を向上させる働きがある。
【0037】
本実施の形態はこのような低酸素濃度の基板を用いた場合であって、2回目以降の熱処理が急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【0038】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0039】
(第7の実施の形態)
以下本発明の第7の実施の形態について、図面を参照しながら説明する。図12は本発明の1実施例における半導体装置の製造方法を示すものである。図12において半導体装置の製造方法の実施の形態は第1から第6の実施の形態と同様である。本実施の形態は、急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下である。RTP装置は通常コールドウォールタイプであるため、RTP処理の際の投入・取り出し温度は常温(10℃以上50℃以下程度)である。加熱は通常ハロゲンランプなどによるランプ加熱である。基板の投入後、500℃程度にまで温度を上昇させ安定させる。急速熱処理であるため、温度安定からプロセス温度までの昇温レートは通常50℃/sec程度であり、10秒程度で昇温は完了する。その後、プロセス温度で数秒から数分の間熱処理し、引き続いて急速降温する。この際の降温レートは−40℃/sec程度である。500℃程度以下まで降温されたら、取り出し、専用の冷却部にてさらに冷却されキャリアに戻される。
【0040】
本実施の形態は急速熱処理の急速昇温が温度変化率10℃/秒以上200℃/秒以下、急速降温が温度変化率の絶対値が10℃/秒以上200℃/秒以下であり、なおかつ2回目以降の熱処理が上述のごとき急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【0041】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、CMOSデバイス製造歩留を飛躍的に向上できる。
【0042】
【発明の効果】
以上説明したとおり本発明によれば、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、CMOSデバイスの歩留を向上できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体装置の製造方法の説明図
【図2】本発明の第1の実施の形態における効果の説明図
【図3】本発明の第2の実施の形態における半導体装置の製造方法の説明図
【図4】本発明の第2の実施の形態における効果の説明図
【図5】本発明の第3の実施の形態における半導体装置の製造方法の説明図
【図6】本発明の第3の実施の形態における効果の説明図
【図7】本発明の第4の実施の形態における半導体装置の製造方法の説明図
【図8】本発明の第4の実施の形態における効果の説明図
【図9】本発明の第5の実施の形態における半導体装置の製造方法の説明図
【図10】本発明の第5の実施の形態における効果の説明図
【図11】本発明の第6の実施の形態における半導体装置の製造方法の説明図
【図12】本発明の第7の実施の形態における半導体装置の製造方法の説明図
【図13】(a)〜(c)は従来の半導体装置の製造方法の説明図
【符号の説明】
1 急速熱処理
Claims (8)
- 相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、室温から急速昇温して1100℃以上1300℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で1〜100秒間保持した後、500℃以下まで急速降温する急速熱処理工程を含み、
その後、2回目以降の熱処理工程は前記急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする半導体装置の製造方法。 - 最初の急速熱処理の雰囲気が水素、酸素、窒素、およびアルゴンから選ばれる少なくとも一つのガスである請求項1に記載の半導体装置の製造方法。
- 相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、600℃以上800℃以下の温度により30分以上、6時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において950℃以上1100℃以下で10分以上、3時間以内の熱処理を含み、
その後、2回目以降の熱処理工程は、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が150℃以上750℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする半導体装置の製造方法。 - 2回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、またはシリコンにより形成されたボートに複数枚積載され、電気炉の内部に挿入、取り出しを行う形式の熱処理である請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 2回目以降の熱処理工程がすべて急速熱処理工程である請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 使用するウェーハがCZ法、MCZ法により成長させたシリコンウェーハ、あるいはCZ、MCZ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハである請求項1〜5のいずれかに記載の半導体装置の製造方法。
- 前記急速熱処理の急速昇温が、温度変化率10℃/秒以上200℃/秒以下である請求項1または5に記載の半導体装置の製造方法。
- 前記急速降温が、温度変化率の絶対値が10℃/秒以上200℃/秒以下である請求項1または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002218653A JP2004063685A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002218653A JP2004063685A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063685A true JP2004063685A (ja) | 2004-02-26 |
Family
ID=31939781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002218653A Pending JP2004063685A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063685A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010040589A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
WO2012008087A1 (ja) * | 2010-07-14 | 2012-01-19 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
CN103094098A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种解决晶圆破片的方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
JPH065611A (ja) * | 1992-06-16 | 1994-01-14 | Mitsubishi Materials Corp | シリコンウェーハの製造方法 |
JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
JPH1074771A (ja) * | 1996-06-28 | 1998-03-17 | Sumitomo Sitix Corp | シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法 |
JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
JP2001077120A (ja) * | 1999-09-02 | 2001-03-23 | Sumitomo Metal Ind Ltd | エピタキシャルシリコンウェーハの製造方法 |
JP2002016071A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Materials Silicon Corp | シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ |
JP2002076006A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ |
JP2002075979A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2002134515A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
-
2002
- 2002-07-26 JP JP2002218653A patent/JP2004063685A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
JPH065611A (ja) * | 1992-06-16 | 1994-01-14 | Mitsubishi Materials Corp | シリコンウェーハの製造方法 |
JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
JPH1074771A (ja) * | 1996-06-28 | 1998-03-17 | Sumitomo Sitix Corp | シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法 |
JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
JP2001077120A (ja) * | 1999-09-02 | 2001-03-23 | Sumitomo Metal Ind Ltd | エピタキシャルシリコンウェーハの製造方法 |
JP2002016071A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Materials Silicon Corp | シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ |
JP2002076006A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ |
JP2002075979A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2002134515A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010040589A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
WO2012008087A1 (ja) * | 2010-07-14 | 2012-01-19 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
JP2012023182A (ja) * | 2010-07-14 | 2012-02-02 | Shin Etsu Handotai Co Ltd | シリコン基板の製造方法及びシリコン基板 |
CN103094098A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种解决晶圆破片的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
JP2003282577A (ja) | シリコン半導体ウェハ及びその製造方法 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JP2003502836A (ja) | イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 | |
US6204188B1 (en) | Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method | |
US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
JP2004063685A (ja) | 半導体装置の製造方法 | |
EP0973190A2 (en) | Silicon wafer and method for producing it | |
JP2005060168A (ja) | ウエーハの製造方法 | |
JP2010003922A (ja) | シリコンウェーハの製造方法 | |
JP3578396B2 (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
KR101089994B1 (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2008227060A (ja) | アニールウエハの製造方法 | |
KR100685260B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
JPH08162461A (ja) | 半導体基板の熱処理方法 | |
TW200415268A (en) | Method for removing crystal originated particles from single-crystal silicon wafer | |
JP2002043241A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
JP4144163B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
KR20030056659A (ko) | 실리콘 웨이퍼의 게터링 방법 | |
Larrabee | Microdefect introduction to enhance VLSI wafer processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |