JPS60247935A - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法Info
- Publication number
- JPS60247935A JPS60247935A JP59102715A JP10271584A JPS60247935A JP S60247935 A JPS60247935 A JP S60247935A JP 59102715 A JP59102715 A JP 59102715A JP 10271584 A JP10271584 A JP 10271584A JP S60247935 A JPS60247935 A JP S60247935A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- defect
- temperature heat
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000005247 gettering Methods 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 230000002950 deficient Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 44
- 230000007547 defect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000001556 precipitation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハの製造方法に関し、特にイントリ
ンシック・ゲッタリングの改良に係る。
ンシック・ゲッタリングの改良に係る。
近年、半導体デバイスの集積度が向上するに従い、益々
シリコン単結晶中の結晶欠陥が素子特性に影響を与える
ようになってきている。このため、結晶中の欠陥を減少
させる目的で種々のゲッタリング方法が開発されている
。これらの技術のうち、イントリンシック・ゲッタリン
グは素子が形成されるウェハの表面領域を無欠陥とし、
ウェハ内部に微小欠陥を発生させて結晶欠陥の原因とな
る重金属等の汚染不純物をウニへ自体にゲッタ（捕獲）
させる能力を与えるものであり、ゲッタリング効果に優
れており、しかも熱処理を行なうだけで実施できるため
注目されてきている。
シリコン単結晶中の結晶欠陥が素子特性に影響を与える
ようになってきている。このため、結晶中の欠陥を減少
させる目的で種々のゲッタリング方法が開発されている
。これらの技術のうち、イントリンシック・ゲッタリン
グは素子が形成されるウェハの表面領域を無欠陥とし、
ウェハ内部に微小欠陥を発生させて結晶欠陥の原因とな
る重金属等の汚染不純物をウニへ自体にゲッタ（捕獲）
させる能力を与えるものであり、ゲッタリング効果に優
れており、しかも熱処理を行なうだけで実施できるため
注目されてきている。
このイントリンシック・ゲッタリングは低温熱処理（５
００〜９００℃）で酸素析出核が発生し、高温熱処理（
１０００−１２５０℃）でウェハ内部の酸素析出核が微
小欠陥に成長するとともにウェハ表面の酸素及び析出核
が外方拡散することを利用し、ウェハ表面を無欠陥層と
し、ウェハ内部に微小欠陥を形成するものである。
００〜９００℃）で酸素析出核が発生し、高温熱処理（
１０００−１２５０℃）でウェハ内部の酸素析出核が微
小欠陥に成長するとともにウェハ表面の酸素及び析出核
が外方拡散することを利用し、ウェハ表面を無欠陥層と
し、ウェハ内部に微小欠陥を形成するものである。
より具体的には、従来は■低温熱処理後、デバイス・プ
ロセス（９００〜１ｉｏｏ℃の熱処理が含まれる）へ投
入する方法、■低温熱処理及び高温熱処理を順次行なっ
た後、デバイス・プロセスへ投入する方法、■高温熱処
理及び低温熱処理を順次行なった後、デバイス・プロセ
スへ投入する方法、等が行なわれている６なお、上記高
温熱処理は酸化性又は不活性雰囲気中で行なわれている
。
ロセス（９００〜１ｉｏｏ℃の熱処理が含まれる）へ投
入する方法、■低温熱処理及び高温熱処理を順次行なっ
た後、デバイス・プロセスへ投入する方法、■高温熱処
理及び低温熱処理を順次行なった後、デバイス・プロセ
スへ投入する方法、等が行なわれている６なお、上記高
温熱処理は酸化性又は不活性雰囲気中で行なわれている
。
しかし、上記■の方法では低温熱処理後には第１図に示
すようにウェハ１の全体に酸素析出核２、・・・が発生
するだけであり、デバイス・プロセス中にウェハ内部に
微小欠陥を成長させるため、プロセス初期からゲッタリ
ング効果を発揮させることが極めて困難である。また、
上記■又は■の方法では第２図に示すようにデバイス・
プロセス前にウェハ１表面に無欠陥層３．３が、ウェハ
１内部に微小欠陥４、・・・がそれぞれ形成されるが、
無欠陥層３．３の幅は狭く、しかもその幅のバラツキが
大きい、したがって、従来の方法ではいずれもウェハ表
面の無欠陥層に形成される半導体デバイスの特性が完全
に満足なものであるとは言い難かった。
すようにウェハ１の全体に酸素析出核２、・・・が発生
するだけであり、デバイス・プロセス中にウェハ内部に
微小欠陥を成長させるため、プロセス初期からゲッタリ
ング効果を発揮させることが極めて困難である。また、
上記■又は■の方法では第２図に示すようにデバイス・
プロセス前にウェハ１表面に無欠陥層３．３が、ウェハ
１内部に微小欠陥４、・・・がそれぞれ形成されるが、
無欠陥層３．３の幅は狭く、しかもその幅のバラツキが
大きい、したがって、従来の方法ではいずれもウェハ表
面の無欠陥層に形成される半導体デバイスの特性が完全
に満足なものであるとは言い難かった。
本発明は上記事情に鑑みてなされたものであり、゛ウェ
ハ表面の無欠陥層とウェハ内部の微小欠陥層とを制御性
よ、く形成し、これによりウェハ表面に形成される半導
体デバイスの特性をより向上させ得る半導体ウェハの製
造方法を提供しようとするものである。
ハ表面の無欠陥層とウェハ内部の微小欠陥層とを制御性
よ、く形成し、これによりウェハ表面に形成される半導
体デバイスの特性をより向上させ得る半導体ウェハの製
造方法を提供しようとするものである。
本発明者らは研究を重ねた結果、イントリンシック・ゲ
ッタリングの高温熱処理の雰囲気を選択することにより
ウェハ表面の無欠陥層とウェハ内部の微小欠陥層とを制
御性よく形成し得ることを見出し、本発明をなすに至っ
た。
ッタリングの高温熱処理の雰囲気を選択することにより
ウェハ表面の無欠陥層とウェハ内部の微小欠陥層とを制
御性よく形成し得ることを見出し、本発明をなすに至っ
た。
すなわち、本発明の半導体ウェハの製造方法は、半導体
ウェハを５００〜９００℃で０．５〜１６時間熱処理し
た後、水素ガス又は水素含有不活性ガス中においてｔ
ｏｏｏ℃以上の高温で熱処理することを特徴とするもめ
である。
ウェハを５００〜９００℃で０．５〜１６時間熱処理し
た後、水素ガス又は水素含有不活性ガス中においてｔ
ｏｏｏ℃以上の高温で熱処理することを特徴とするもめ
である。
本発明において低温熱処理の温度を５００〜９００℃の
範囲に限定したのは、５００℃未満又は９００℃を超え
た場合には微小欠陥の核が形成されないためである。
範囲に限定したのは、５００℃未満又は９００℃を超え
た場合には微小欠陥の核が形成されないためである。
また、本発明において低温熱処理の処理時間を０．５〜
１６時間の範囲に限定したのは、０．５時間未満である
と５００℃程度の比較的低い温度で処理した場合、一定
量の微小欠陥の核が発生せず、また１６時間を超えると
９００℃程度の比較的高い温度で処理した場合、表面近
傍にも欠陥が残存し易いためである。
１６時間の範囲に限定したのは、０．５時間未満である
と５００℃程度の比較的低い温度で処理した場合、一定
量の微小欠陥の核が発生せず、また１６時間を超えると
９００℃程度の比較的高い温度で処理した場合、表面近
傍にも欠陥が残存し易いためである。
更に、本発明において高温熱処理の温度を１０００℃以
上としたのは、１ｏｏｏ℃未満では表面の酸素及び析出
核の外方拡散が困難となるためである。また、高温熱処
理は通常５分〜５時間の処理時間で行なわれる。
上としたのは、１ｏｏｏ℃未満では表面の酸素及び析出
核の外方拡散が困難となるためである。また、高温熱処
理は通常５分〜５時間の処理時間で行なわれる。
以下、本発明の実施例を第３図（ａ）〜（Ｑ）を参照し
て説明する。
て説明する。
まず、チ履コラルスキー法により１種結晶と石英ガラス
ルツボとの回転比を２〜３、ルツボと結晶との直径比を
２．３〜２．８としてボロン濃度が約１０１８以上及び
１０ ” ｗ ｌ Ｏ” （ａｔｏｍ／ ｃｍ” ）の
２種のＰ型シリコンインゴットを引上げた。これらのイ
ンゴットを通常の工程に従い、切断した後、エツチング
、ポリシング等を行ない、シリコンウェハを得た。
ルツボとの回転比を２〜３、ルツボと結晶との直径比を
２．３〜２．８としてボロン濃度が約１０１８以上及び
１０ ” ｗ ｌ Ｏ” （ａｔｏｍ／ ｃｍ” ）の
２種のＰ型シリコンインゴットを引上げた。これらのイ
ンゴットを通常の工程に従い、切断した後、エツチング
、ポリシング等を行ない、シリコンウェハを得た。
次に、シリコンウェハ１１を６５０〜７００”０で数時
間熱処理し、酸素析出核１２、・・・を形成した。この
段階ではシリコンウェハ１１の状態は従来の■の方法の
低温熱処理後の状態と同様である（第３図（ａ）図示）
、つづいて、シリコンウェハ１１を、水素含有不活性ガ
スを ２〜２３０１／＊＋ｉｎの流量で流している還元
雰囲気中において１１００℃以上の温度で熱処理した。
間熱処理し、酸素析出核１２、・・・を形成した。この
段階ではシリコンウェハ１１の状態は従来の■の方法の
低温熱処理後の状態と同様である（第３図（ａ）図示）
、つづいて、シリコンウェハ１１を、水素含有不活性ガ
スを ２〜２３０１／＊＋ｉｎの流量で流している還元
雰囲気中において１１００℃以上の温度で熱処理した。
この結果、上述した２種のシリコンインゴットから得ら
れたウェハのいずれにもウェハ１１表面に無欠陥層１３
．１３が、ウェハ１１内部に微小欠陥１４、・・・が形
成された（同図（ｂ）図示）、更に。
れたウェハのいずれにもウェハ１１表面に無欠陥層１３
．１３が、ウェハ１１内部に微小欠陥１４、・・・が形
成された（同図（ｂ）図示）、更に。
デバイス拳プロセスに対応する９００〜１１００℃の温
度で熱処理を行ない、ウェハ１１内部の微小欠陥１４、
・・・を成長させた（同図（０）図示）。
度で熱処理を行ない、ウェハ１１内部の微小欠陥１４、
・・・を成長させた（同図（０）図示）。
しかして上記方法によれば、第３図（ｂ）に示すように
ウェハ１表面に形成される無欠陥層１３．１３の幅は約
４０終■となり、従来の■又は■の方法のように酸化性
又は不活性ガス雰囲気中で高温熱処理を行なった場合の
無欠陥層の暢２０〜３０終謹よりも大きくなった。また
、無欠陥ＰＪ１３．１３の幅のバラツキもはるかに小さ
くなった。更に、第３図（ｂ）のような構造がデバイス
昏プロセス前に制御性よく形成できるので、プロセス初
期からゲッタリング効果を発揮することができる。以上
のようなことから、上記方法により形成されたシリコン
ウェハ１１の表面の無欠陥層１３に形成される半導体デ
バイスはその素子特性が極めて良好となる。
ウェハ１表面に形成される無欠陥層１３．１３の幅は約
４０終■となり、従来の■又は■の方法のように酸化性
又は不活性ガス雰囲気中で高温熱処理を行なった場合の
無欠陥層の暢２０〜３０終謹よりも大きくなった。また
、無欠陥ＰＪ１３．１３の幅のバラツキもはるかに小さ
くなった。更に、第３図（ｂ）のような構造がデバイス
昏プロセス前に制御性よく形成できるので、プロセス初
期からゲッタリング効果を発揮することができる。以上
のようなことから、上記方法により形成されたシリコン
ウェハ１１の表面の無欠陥層１３に形成される半導体デ
バイスはその素子特性が極めて良好となる。
なお、上記実施例ではウェハ１１表面の無欠陥層１３に
直接半導体デバイスを形成する場合について説明したが
、第４図に示す如く第３図（ａ）の工程の後、ウェハ１
１上に更にエピタキシャル層１５を形成してもよい、こ
の場合、エピタキシャル成長時に用いる水素ガスの流量
等を制御することによりエピタキシャル成長と同時に第
３図（ｂ）のようなウェハ１１表面の無欠陥層１３．１
３とウェハ１１内部の微小欠陥１４、・・・を形成でき
、しかもエピタキシャル層１５に何ら悪影響を与えるこ
となくゲッタリング効果を発揮することができる。
直接半導体デバイスを形成する場合について説明したが
、第４図に示す如く第３図（ａ）の工程の後、ウェハ１
１上に更にエピタキシャル層１５を形成してもよい、こ
の場合、エピタキシャル成長時に用いる水素ガスの流量
等を制御することによりエピタキシャル成長と同時に第
３図（ｂ）のようなウェハ１１表面の無欠陥層１３．１
３とウェハ１１内部の微小欠陥１４、・・・を形成でき
、しかもエピタキシャル層１５に何ら悪影響を与えるこ
となくゲッタリング効果を発揮することができる。
以上詳述した如く本発明の半導体ウェハの製造方法によ
れば、ウェハ表面の無欠陥層とウェハ内部の微小欠陥層
とを制御性よく形成し、これによりウェハ表面に形成さ
れる半導体デバイスの特性をより向上させることができ
る等顕著な効果を奏するものである。
れば、ウェハ表面の無欠陥層とウェハ内部の微小欠陥層
とを制御性よく形成し、これによりウェハ表面に形成さ
れる半導体デバイスの特性をより向上させることができ
る等顕著な効果を奏するものである。
第１図は従来の方法により製造されるシリコンウェハの
状態を示す断面図、第２図は従来の他の方法により製造
されるシリコンウェハの状態を示す断面図、第３図（ａ
）〜（Ｃ）は本発明の実施例におけるシリコンウェハの
製造方法を示す断面図、第４図は本発明の他の実施例に
おいて製造されるシリコンウェハの状態を示す断面図で
ある。 １１・・・シリコンウェハ、１２・・・酸素析出核、１
３・・・無欠陥層、１４・・・微小欠陥、１５・・・エ
ピタキシャル層。 出願人代理人 弁理士 鈴 江 武 彦第１図 ］４ 第４図 ５ １４ １４ １４ 第１頁の続き Ｏ発明者 高橋 捷− ＠発明者渡辺 正晴
状態を示す断面図、第２図は従来の他の方法により製造
されるシリコンウェハの状態を示す断面図、第３図（ａ
）〜（Ｃ）は本発明の実施例におけるシリコンウェハの
製造方法を示す断面図、第４図は本発明の他の実施例に
おいて製造されるシリコンウェハの状態を示す断面図で
ある。 １１・・・シリコンウェハ、１２・・・酸素析出核、１
３・・・無欠陥層、１４・・・微小欠陥、１５・・・エ
ピタキシャル層。 出願人代理人 弁理士 鈴 江 武 彦第１図 ］４ 第４図 ５ １４ １４ １４ 第１頁の続き Ｏ発明者 高橋 捷− ＠発明者渡辺 正晴
Claims (1)
- 半導体ウェハを５００〜９００°Ｃで０．５〜１６時間
熱処理した後、水素ガス又は水素含有不活性ガス中にお
いて１０００℃以上の高温で熱処理することを特徴とす
る半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102715A JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102715A JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247935A true JPS60247935A (ja) | 1985-12-07 |
| JPH0518254B2 JPH0518254B2 (ja) | 1993-03-11 |
Family
ID=14334960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102715A Granted JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247935A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198334A (ja) * | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| JPH01202828A (ja) * | 1988-02-08 | 1989-08-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05102167A (ja) * | 1991-10-07 | 1993-04-23 | Shin Etsu Handotai Co Ltd | シリコンの熱処理方法 |
| JPH05121319A (ja) * | 1991-05-15 | 1993-05-18 | Mitsubishi Materials Corp | 半導体装置の製造法 |
| US6245311B1 (en) | 1998-06-09 | 2001-06-12 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafer and silicon wafer |
| US6531416B1 (en) | 1997-10-30 | 2003-03-11 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafer and silicon wafer heat-treated by the method |
| US6573159B1 (en) | 1998-12-28 | 2003-06-03 | Shin-Etsu Handotai Co., Ltd. | Method for thermally annealing silicon wafer and silicon wafer |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE10047345B4 (de) * | 2000-09-22 | 2008-11-13 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer |
| US7659216B2 (en) | 2004-10-13 | 2010-02-09 | Shin-Etsu Handotai Co., Ltd. | Method for producing annealed wafer and annealed wafer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5596641A (en) * | 1979-01-19 | 1980-07-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of fabricating silicon monocrystal wafer |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-05-23 JP JP59102715A patent/JPS60247935A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5596641A (en) * | 1979-01-19 | 1980-07-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of fabricating silicon monocrystal wafer |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198334A (ja) * | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| JPH01202828A (ja) * | 1988-02-08 | 1989-08-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05121319A (ja) * | 1991-05-15 | 1993-05-18 | Mitsubishi Materials Corp | 半導体装置の製造法 |
| JPH05102167A (ja) * | 1991-10-07 | 1993-04-23 | Shin Etsu Handotai Co Ltd | シリコンの熱処理方法 |
| US6531416B1 (en) | 1997-10-30 | 2003-03-11 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafer and silicon wafer heat-treated by the method |
| US6245311B1 (en) | 1998-06-09 | 2001-06-12 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafer and silicon wafer |
| US6573159B1 (en) | 1998-12-28 | 2003-06-03 | Shin-Etsu Handotai Co., Ltd. | Method for thermally annealing silicon wafer and silicon wafer |
| US6809015B2 (en) | 1998-12-28 | 2004-10-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| US7011717B2 (en) | 1998-12-28 | 2006-03-14 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| DE10047345B4 (de) * | 2000-09-22 | 2008-11-13 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7659216B2 (en) | 2004-10-13 | 2010-02-09 | Shin-Etsu Handotai Co., Ltd. | Method for producing annealed wafer and annealed wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518254B2 (ja) | 1993-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JP2001210650A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| KR100309462B1 (ko) | 반도체 소자의 웨이퍼 및 그 제조방법 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JP2008227060A (ja) | アニールウエハの製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS6326541B2 (ja) | ||
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JP2003100759A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
| JPS6115335A (ja) | シリコンウエ−ハのゲツタリング方法 | |
| JPS58111323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |