JP2001210650A - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法Info
- Publication number
- JP2001210650A JP2001210650A JP2000373456A JP2000373456A JP2001210650A JP 2001210650 A JP2001210650 A JP 2001210650A JP 2000373456 A JP2000373456 A JP 2000373456A JP 2000373456 A JP2000373456 A JP 2000373456A JP 2001210650 A JP2001210650 A JP 2001210650A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- crystal silicon
- single crystal
- wafer substrate
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 66
- 239000010703 silicon Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 30
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000013078 crystal Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 238000001816 cooling Methods 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 239000000356 contaminant Substances 0.000 abstract description 18
- 239000002184 metal Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 239000002244 precipitate Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】単結晶シリコンウェーハ基板にＯＳＦリングを
形成させないで結晶構造の均一性を向上させ、シリコン
エピタキシャル層内の金属汚染物を除去でき、エピタキ
シャルシリコンウェーハの製造時間を短縮し、生産単価
を低減し得るエピタキシャルシリコンウェーハ製造方法
を提供する。 【解決手段】種結晶５３の引き上げ速度及び単結晶シリ
コン鋳塊５５の冷却速度を調節して、単結晶シリコン鋳
塊５５を成長させる段階と、単結晶シリコン鋳塊５５を
スライシング、ラッピング及び研磨処理を施して単結晶
シリコンウェーハ基板１００を製造する段階と、単結晶
シリコンウェーハ基板１００を洗浄し、水素熱処理を施
す段階と、水素熱処理された単結晶シリコンウェーハ基
板１００の上面にシリコンエピタキシャル層２００を形
成する段階と、を包含して行う。
形成させないで結晶構造の均一性を向上させ、シリコン
エピタキシャル層内の金属汚染物を除去でき、エピタキ
シャルシリコンウェーハの製造時間を短縮し、生産単価
を低減し得るエピタキシャルシリコンウェーハ製造方法
を提供する。 【解決手段】種結晶５３の引き上げ速度及び単結晶シリ
コン鋳塊５５の冷却速度を調節して、単結晶シリコン鋳
塊５５を成長させる段階と、単結晶シリコン鋳塊５５を
スライシング、ラッピング及び研磨処理を施して単結晶
シリコンウェーハ基板１００を製造する段階と、単結晶
シリコンウェーハ基板１００を洗浄し、水素熱処理を施
す段階と、水素熱処理された単結晶シリコンウェーハ基
板１００の上面にシリコンエピタキシャル層２００を形
成する段階と、を包含して行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子製造用
のシリコンウェーハの製造方法に係るもので、詳しく
は、シリコンエピタキシャル層内の汚染物除去能力を向
上して、高性能の半導体素子の製造に適したエピタキシ
ャルシリコンウェーハの製造方法に関するものである。
のシリコンウェーハの製造方法に係るもので、詳しく
は、シリコンエピタキシャル層内の汚染物除去能力を向
上して、高性能の半導体素子の製造に適したエピタキシ
ャルシリコンウェーハの製造方法に関するものである。
【０００２】
【従来の技術】一般に、半導体基板用ウェーハの材料と
して使用される単結晶シリコンは、主にチョクラルスキ
ー（Czochralski）法（以下、「ＣＺ法」と称す）によ
り製造される。このようなＣＺ法を利用して、石英坩堝
内部の溶融されたシリコン内に種結晶を浸漬した後、石
英坩堝及び種結晶を回転させながら、単結晶シリコン鋳
塊を成長させた後、スライシング、ラッピング及び研磨
処理を施して、単結晶シリコンウェーハ基板を製造す
る。
して使用される単結晶シリコンは、主にチョクラルスキ
ー（Czochralski）法（以下、「ＣＺ法」と称す）によ
り製造される。このようなＣＺ法を利用して、石英坩堝
内部の溶融されたシリコン内に種結晶を浸漬した後、石
英坩堝及び種結晶を回転させながら、単結晶シリコン鋳
塊を成長させた後、スライシング、ラッピング及び研磨
処理を施して、単結晶シリコンウェーハ基板を製造す
る。
【０００３】しかし、図５に示したように、従来のＣＺ
法により製造された単結晶シリコンウェーハ基板１に
は、酸化誘起積層欠陥リング（oxidation induced stac
king faults ring；以下、「ＯＳＦリング」と称す）２
のような代表的な表面欠陥が生じていた。このＯＳＦリ
ング２は、単結晶シリコンウェーハ基板１の熱処理工程
時に発生し、種結晶の成長に伴い、漸次、単結晶シリコ
ンウェーハ基板１の外側に移動し、所定値以上の引き上
げ速度で成長した単結晶シリコンウェーハ基板１では、
ＯＳＦリング２が発生しない。
法により製造された単結晶シリコンウェーハ基板１に
は、酸化誘起積層欠陥リング（oxidation induced stac
king faults ring；以下、「ＯＳＦリング」と称す）２
のような代表的な表面欠陥が生じていた。このＯＳＦリ
ング２は、単結晶シリコンウェーハ基板１の熱処理工程
時に発生し、種結晶の成長に伴い、漸次、単結晶シリコ
ンウェーハ基板１の外側に移動し、所定値以上の引き上
げ速度で成長した単結晶シリコンウェーハ基板１では、
ＯＳＦリング２が発生しない。
【０００４】また、単結晶シリコンウェーハ基板１に
は、ＯＳＦリング２以外に、侵入型原子、原子空孔、空
洞及び析出物などの表面欠陥が生じ、特に、ＯＳＦリン
グ２の内側は、原子空孔が多く存在する領域になり、外
側は、侵入型シリコン原子が多く存在する領域になる。
さらに、半導体素子の高集積化に伴い、単結晶シリコン
ウェーハ基板１に生じる表面欠陥が半導体素子の信頼性
に及ぼす影響が増大するため、半導体素子の信頼性を向
上するには、単結晶シリコンウェーハ基板１の表面層の
表面欠陥の発生を抑制する必要がある。このため、ＣＺ
法により製造された単結晶シリコンウェーハ基板１の表
面にシリコンエピタキシャル層を形成する方法が使用さ
れていた。このようにすると、表面欠陥が半導体素子の
信頼性に及ぼす影響を低減することができる。
は、ＯＳＦリング２以外に、侵入型原子、原子空孔、空
洞及び析出物などの表面欠陥が生じ、特に、ＯＳＦリン
グ２の内側は、原子空孔が多く存在する領域になり、外
側は、侵入型シリコン原子が多く存在する領域になる。
さらに、半導体素子の高集積化に伴い、単結晶シリコン
ウェーハ基板１に生じる表面欠陥が半導体素子の信頼性
に及ぼす影響が増大するため、半導体素子の信頼性を向
上するには、単結晶シリコンウェーハ基板１の表面層の
表面欠陥の発生を抑制する必要がある。このため、ＣＺ
法により製造された単結晶シリコンウェーハ基板１の表
面にシリコンエピタキシャル層を形成する方法が使用さ
れていた。このようにすると、表面欠陥が半導体素子の
信頼性に及ぼす影響を低減することができる。
【０００５】図６（Ａ）は、従来のエピタキシャルシリ
コンウェーハ５を示した断面図であり、図６（Ｂ）は、
従来のエピタキシャルシリコンウェーハ５の基板として
使用される単結晶シリコンウェーハ基板１を示した平面
図である。図示されたように、エピタキシャルシリコン
ウェーハ５は、ＯＳＦリング２が形成された単結晶シリ
コンウェーハ基板１の上面にシリコンエピタキシャル層
１０が形成されて成る。ＯＳＦリング２の内側の領域
は、多数の原子空孔が存在する領域３であり、外側の領
域は、多数の侵入型シリコン原子が存在する領域４であ
り、前記多数の原子空孔が存在する領域３には、多数の
空洞１４が存在する。
コンウェーハ５を示した断面図であり、図６（Ｂ）は、
従来のエピタキシャルシリコンウェーハ５の基板として
使用される単結晶シリコンウェーハ基板１を示した平面
図である。図示されたように、エピタキシャルシリコン
ウェーハ５は、ＯＳＦリング２が形成された単結晶シリ
コンウェーハ基板１の上面にシリコンエピタキシャル層
１０が形成されて成る。ＯＳＦリング２の内側の領域
は、多数の原子空孔が存在する領域３であり、外側の領
域は、多数の侵入型シリコン原子が存在する領域４であ
り、前記多数の原子空孔が存在する領域３には、多数の
空洞１４が存在する。
【０００６】
【発明が解決しようとする課題】然るに、このような従
来のエピタキシャルシリコンウェーハ５においては、単
結晶シリコンウェーハ基板１の成長条件及び結晶特性を
考慮せずに、研磨処理された単結晶シリコンウェーハ基
板１の上面にシリコンエピタキシャル層１０を蒸着して
形成したので、次のような問題点があった。
来のエピタキシャルシリコンウェーハ５においては、単
結晶シリコンウェーハ基板１の成長条件及び結晶特性を
考慮せずに、研磨処理された単結晶シリコンウェーハ基
板１の上面にシリコンエピタキシャル層１０を蒸着して
形成したので、次のような問題点があった。
【０００７】第１に、単結晶シリコンウェーハ基板１を
後続工程で熱処理したとき、ＯＳＦリング２が形成さ
れ、かつ、前記単結晶シリコンウェーハ基板１内の格子
欠陥の状態が変化するため、ＯＳＦリング２を境界とし
て単結晶シリコンウェーハ基板１での金属汚染物の除去
効果が低下し、ＯＳＦリング２の領域及びその外側の領
域上に製造される素子の特性が劣化するという問題点が
あった。
後続工程で熱処理したとき、ＯＳＦリング２が形成さ
れ、かつ、前記単結晶シリコンウェーハ基板１内の格子
欠陥の状態が変化するため、ＯＳＦリング２を境界とし
て単結晶シリコンウェーハ基板１での金属汚染物の除去
効果が低下し、ＯＳＦリング２の領域及びその外側の領
域上に製造される素子の特性が劣化するという問題点が
あった。
【０００８】第２に、従来のシリコンエピタキシャル層
１０は、表面欠陥を除去するために形成されたものであ
って、単結晶シリコンウェーハ基板１は、ただ、シリコ
ンエピタキシャル層１０の形成用基板材料として使用さ
れるだけで、実際に、シリコンエピタキシャル層１０の
形成過程で外部から発生するシリコンエピタキシャル層
１０内の金属汚染物を除去することはできない。このと
き、金属汚染物は、シリコンエピタキシャル層１０の形
成時に使用される装置に起因するものであって、主に、
原料気体が供給される気体配管により発生する。このよ
うな金属汚染物は、シリコンエピタキシャル層１０上に
半導体素子を製造するとき、半導体素子に致命的な不良
を招くため、半導体素子の生産収率が低減するという問
題点があった。
１０は、表面欠陥を除去するために形成されたものであ
って、単結晶シリコンウェーハ基板１は、ただ、シリコ
ンエピタキシャル層１０の形成用基板材料として使用さ
れるだけで、実際に、シリコンエピタキシャル層１０の
形成過程で外部から発生するシリコンエピタキシャル層
１０内の金属汚染物を除去することはできない。このと
き、金属汚染物は、シリコンエピタキシャル層１０の形
成時に使用される装置に起因するものであって、主に、
原料気体が供給される気体配管により発生する。このよ
うな金属汚染物は、シリコンエピタキシャル層１０上に
半導体素子を製造するとき、半導体素子に致命的な不良
を招くため、半導体素子の生産収率が低減するという問
題点があった。
【０００９】第３に、単結晶シリコンウェーハ基板１は
引き上げ速度の遅いＣＺ法により製造しているため、単
結晶シリコンウェーハ基板１の製造に時間がかかり、エ
ピタキシャルシリコンウェーハ５の生産単価が増大する
という問題点があった。第４に、単結晶シリコンウェー
ハ基板１のドーピング濃度が高いので、単結晶シリコン
鋳塊に要する費用が高く、生産収率が低いため、エピタ
キシャルシリコンウェーハ５の原価が高いという問題点
があった。
引き上げ速度の遅いＣＺ法により製造しているため、単
結晶シリコンウェーハ基板１の製造に時間がかかり、エ
ピタキシャルシリコンウェーハ５の生産単価が増大する
という問題点があった。第４に、単結晶シリコンウェー
ハ基板１のドーピング濃度が高いので、単結晶シリコン
鋳塊に要する費用が高く、生産収率が低いため、エピタ
キシャルシリコンウェーハ５の原価が高いという問題点
があった。
【００１０】そこで、本発明は、このような従来の問題
点に鑑みてなされたもので、単結晶シリコンウェーハ基
板にＯＳＦリングを形成させないで結晶構造の均一性を
向上させ、シリコンエピタキシャル層内の金属汚染物を
除去でき、エピタキシャルシリコンウェーハの製造時間
を短縮し、生産単価を低減し得るエピタキシャルシリコ
ンウェーハの製造方法を提供することを目的とする。
点に鑑みてなされたもので、単結晶シリコンウェーハ基
板にＯＳＦリングを形成させないで結晶構造の均一性を
向上させ、シリコンエピタキシャル層内の金属汚染物を
除去でき、エピタキシャルシリコンウェーハの製造時間
を短縮し、生産単価を低減し得るエピタキシャルシリコ
ンウェーハの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るエピタキシャルシリコンウェーハ
の製造方法は、種結晶の引き上げ速度及び単結晶シリコ
ン鋳塊の冷却速度を調節して、単結晶シリコン鋳塊を成
長させる段階と、前記単結晶シリコン鋳塊に対してスラ
イシング、ラッピング及び研磨処理を施して、単結晶シ
リコンウェーハ基板を製造する段階と、前記単結晶シリ
コンウェーハ基板を洗浄し、水素熱処理を施す段階と、
前記水素熱処理された単結晶シリコンウェーハ基板の上
面にシリコンエピタキシャル層を形成する段階と、を包
含して行うものである。
るため、本発明に係るエピタキシャルシリコンウェーハ
の製造方法は、種結晶の引き上げ速度及び単結晶シリコ
ン鋳塊の冷却速度を調節して、単結晶シリコン鋳塊を成
長させる段階と、前記単結晶シリコン鋳塊に対してスラ
イシング、ラッピング及び研磨処理を施して、単結晶シ
リコンウェーハ基板を製造する段階と、前記単結晶シリ
コンウェーハ基板を洗浄し、水素熱処理を施す段階と、
前記水素熱処理された単結晶シリコンウェーハ基板の上
面にシリコンエピタキシャル層を形成する段階と、を包
含して行うものである。
【００１２】また、前記水素熱処理を施す段階の後に、
前記水素熱処理された単結晶シリコンウェーハ基板の上
面に不純物埋没層を形成する段階を行うこととする。こ
こで、前記不純物埋没層は、窒素を注入又は拡散して形
成することとする。そして、前記注入又は拡散する窒素
の濃度は、１×１０10〜１×１０16／cm2とする。
前記水素熱処理された単結晶シリコンウェーハ基板の上
面に不純物埋没層を形成する段階を行うこととする。こ
こで、前記不純物埋没層は、窒素を注入又は拡散して形
成することとする。そして、前記注入又は拡散する窒素
の濃度は、１×１０10〜１×１０16／cm2とする。
【００１３】また、前記引き上げ速度（Ｖ）は０．４mm
／分以上であり、引き上げ速度（Ｖ）と前記単結晶シリ
コン鋳塊の温度勾配（Ｇ）との比率（Ｖ／Ｇ）が０．２
mm2／℃・分以上とする。また、前記単結晶シリコン鋳
塊のドーピング濃度は、１×１０10〜１×１０18／cm3
の範囲を有する。
／分以上であり、引き上げ速度（Ｖ）と前記単結晶シリ
コン鋳塊の温度勾配（Ｇ）との比率（Ｖ／Ｇ）が０．２
mm2／℃・分以上とする。また、前記単結晶シリコン鋳
塊のドーピング濃度は、１×１０10〜１×１０18／cm3
の範囲を有する。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は、本実施形態に係るエ
ピタキシャルシリコンウェーハの製造方法の工程を順次
示したものである。先ず、図１（Ａ）は、ＣＺ法を利用
して単結晶シリコン鋳塊を成長させる工程を示したもの
である。
て図面を用いて説明する。図１は、本実施形態に係るエ
ピタキシャルシリコンウェーハの製造方法の工程を順次
示したものである。先ず、図１（Ａ）は、ＣＺ法を利用
して単結晶シリコン鋳塊を成長させる工程を示したもの
である。
【００１５】即ち、図示されたように、結晶成長炉４５
の石英坩堝５１内の溶融されたシリコン５０に種結晶５
３を浸漬し、石英坩堝５１及び種結晶５３を回転させな
がら該種結晶５３を引き上げて、単結晶シリコン鋳塊５
５を成長させる。このとき、引き上げ速度を調節して、
単結晶シリコンウェーハ基板にＯＳＦリングが形成され
ることを抑制する。
の石英坩堝５１内の溶融されたシリコン５０に種結晶５
３を浸漬し、石英坩堝５１及び種結晶５３を回転させな
がら該種結晶５３を引き上げて、単結晶シリコン鋳塊５
５を成長させる。このとき、引き上げ速度を調節して、
単結晶シリコンウェーハ基板にＯＳＦリングが形成され
ることを抑制する。
【００１６】また、単結晶シリコン鋳塊５５内に形成さ
れた原子空孔がクラスタリングされることを防止するた
め、前記結晶成長炉４５には、強制冷却部５７を利用し
た強制冷却方式のホットゾーンを備え、単結晶シリコン
鋳塊５５の冷却速度を速くする。具体的には、本実施形
態では、０．４mm／分以上の引き上げ速度で種結晶５３
を引き上げる。このとき、種結晶５３の引き上げ速度
（Ｖ）と、単結晶シリコン鋳塊５５の温度勾配（Ｇ）と
の比率（Ｖ／Ｇ）が、０．２mm2／℃・分以上の値を有
するようにする。
れた原子空孔がクラスタリングされることを防止するた
め、前記結晶成長炉４５には、強制冷却部５７を利用し
た強制冷却方式のホットゾーンを備え、単結晶シリコン
鋳塊５５の冷却速度を速くする。具体的には、本実施形
態では、０．４mm／分以上の引き上げ速度で種結晶５３
を引き上げる。このとき、種結晶５３の引き上げ速度
（Ｖ）と、単結晶シリコン鋳塊５５の温度勾配（Ｇ）と
の比率（Ｖ／Ｇ）が、０．２mm2／℃・分以上の値を有
するようにする。
【００１７】また、石英坩堝５１内の溶融されたシリコ
ン５０に、ｐ型又はｎ型にドーピング可能な不純物を、
溶融された状態で添加した後、単結晶シリコン鋳塊５５
を成長させて、該単結晶シリコン鋳塊５５をｐ型又はｎ
型にドーピングする。本実施形態において、単結晶シリ
コン鋳塊５５のドーピング濃度は、１×１０10〜１×１
０18／cm3の範囲を有するものとする。
ン５０に、ｐ型又はｎ型にドーピング可能な不純物を、
溶融された状態で添加した後、単結晶シリコン鋳塊５５
を成長させて、該単結晶シリコン鋳塊５５をｐ型又はｎ
型にドーピングする。本実施形態において、単結晶シリ
コン鋳塊５５のドーピング濃度は、１×１０10〜１×１
０18／cm3の範囲を有するものとする。
【００１８】図１（Ｂ）は、単結晶シリコンウェーハ基
板の断面図であり、前記単結晶シリコン鋳塊５５にスラ
イシング、ラッピング及び研磨処理を施して、図示され
たように、単結晶シリコンウェーハ基板１００を製造す
る。この場合、図２に示したように、前記製造された単
結晶シリコンウェーハ基板１００内にはＯＳＦリングが
存在せず、その結果、単結晶シリコンウェーハ基板１０
０全体に亘って原子空孔が多数存在する領域が形成さ
れ、図１（Ｂ）に示したように、単結晶シリコンウェー
ハ基板１００内の全ての領域に亘って複数の空洞１０２
が存在する。
板の断面図であり、前記単結晶シリコン鋳塊５５にスラ
イシング、ラッピング及び研磨処理を施して、図示され
たように、単結晶シリコンウェーハ基板１００を製造す
る。この場合、図２に示したように、前記製造された単
結晶シリコンウェーハ基板１００内にはＯＳＦリングが
存在せず、その結果、単結晶シリコンウェーハ基板１０
０全体に亘って原子空孔が多数存在する領域が形成さ
れ、図１（Ｂ）に示したように、単結晶シリコンウェー
ハ基板１００内の全ての領域に亘って複数の空洞１０２
が存在する。
【００１９】次に、単結晶シリコンウェーハ基板１００
をフッ酸（ＨＦ）を包含する気体を利用する気相洗浄又
はＳＣ１（Standard Chemical 1）を利用する液相洗浄
の何れかの方法を利用して洗浄した後、水素熱処理を施
して、表面に存在する自然酸化膜及びＣＯＰ（Crystal
Originated induced particle）欠陥を除去する。次
に、図１（Ｃ）に示したように、単結晶シリコンウェー
ハ基板１００の上面に不純物を拡散又は注入させて、不
純物埋没層１５０を形成する。本実施形態では、２０Ｋ
ｅＶ〜３．３ＭｅＶの注入エネルギーで窒素（Ｎ）を注
入して、１×１０10〜１×１０16／cm2の窒素濃度を有
する不純物埋没層１５０を形成する。
をフッ酸（ＨＦ）を包含する気体を利用する気相洗浄又
はＳＣ１（Standard Chemical 1）を利用する液相洗浄
の何れかの方法を利用して洗浄した後、水素熱処理を施
して、表面に存在する自然酸化膜及びＣＯＰ（Crystal
Originated induced particle）欠陥を除去する。次
に、図１（Ｃ）に示したように、単結晶シリコンウェー
ハ基板１００の上面に不純物を拡散又は注入させて、不
純物埋没層１５０を形成する。本実施形態では、２０Ｋ
ｅＶ〜３．３ＭｅＶの注入エネルギーで窒素（Ｎ）を注
入して、１×１０10〜１×１０16／cm2の窒素濃度を有
する不純物埋没層１５０を形成する。
【００２０】このように、単結晶シリコンウェーハ基板
１００に注入された窒素は、該単結晶シリコンウェーハ
基板１００内で酸素析出物として析出される酸素量を増
加させる。また、窒素などの不純物を単結晶シリコンウ
ェーハ基板１００に拡散又は注入すると共に、ＰＨ3又
はＢ2Ｈ6などの気体を利用して不純物埋没層１５０をド
ーピングにより形成することもできる。
１００に注入された窒素は、該単結晶シリコンウェーハ
基板１００内で酸素析出物として析出される酸素量を増
加させる。また、窒素などの不純物を単結晶シリコンウ
ェーハ基板１００に拡散又は注入すると共に、ＰＨ3又
はＢ2Ｈ6などの気体を利用して不純物埋没層１５０をド
ーピングにより形成することもできる。
【００２１】本実施形態では、エピタキシャル炉を利用
して、不純物を１×１０19〜１×１０22／cm2の濃度に
ドーピングする。図３は、２５６Ｍ ＤＲＡＭ熱工程を
施した後、窒素を注入した単結晶シリコンウェーハ基板
内の酸素析出量、及び、窒素を注入しなかった単結晶シ
リコンウェーハ基板内の酸素析出量の変化を示したグラ
フである。図示されたように、黒丸で示す窒素を注入し
なかった単結晶シリコンウェーハ基板に比べて、黒四角
で示す窒素を注入した単結晶シリコンウェーハ基板の方
が全体に高い酸素析出量が検出されることが分かる。
して、不純物を１×１０19〜１×１０22／cm2の濃度に
ドーピングする。図３は、２５６Ｍ ＤＲＡＭ熱工程を
施した後、窒素を注入した単結晶シリコンウェーハ基板
内の酸素析出量、及び、窒素を注入しなかった単結晶シ
リコンウェーハ基板内の酸素析出量の変化を示したグラ
フである。図示されたように、黒丸で示す窒素を注入し
なかった単結晶シリコンウェーハ基板に比べて、黒四角
で示す窒素を注入した単結晶シリコンウェーハ基板の方
が全体に高い酸素析出量が検出されることが分かる。
【００２２】最後に、図１（Ｄ）に示したように、不純
物埋没層１５０の上面にシリコンエピタキシャル層２０
０を形成する。本実施形態では、ＳｉＨＣｌ3又はＳｉ
Ｈ2Ｃｌ2を原料ガスとして使用し、Ｎ2、Ｈ2、ＨＣｌな
どをキャリヤガスとして使用して、約１．３３×１０-2
〜１．３３×１０-3Ｐａの圧力及び約９００〜１２００
℃の温度下で、シリコンエピタキシャル層２００を１〜
５０μｍの厚さに形成する。
物埋没層１５０の上面にシリコンエピタキシャル層２０
０を形成する。本実施形態では、ＳｉＨＣｌ3又はＳｉ
Ｈ2Ｃｌ2を原料ガスとして使用し、Ｎ2、Ｈ2、ＨＣｌな
どをキャリヤガスとして使用して、約１．３３×１０-2
〜１．３３×１０-3Ｐａの圧力及び約９００〜１２００
℃の温度下で、シリコンエピタキシャル層２００を１〜
５０μｍの厚さに形成する。
【００２３】この場合、エピタキシャル炉を利用した
り、化学気相蒸着（ＣＶＤ）法や物理気相蒸着（ＰＶ
Ｄ）法などの多様な蒸着方法を利用して、シリコンエピ
タキシャル層２００を形成することができる。シリコン
エピタキシャル層２００の代表的な生成反応式を表す
と、次の（１）式のようになる。
り、化学気相蒸着（ＣＶＤ）法や物理気相蒸着（ＰＶ
Ｄ）法などの多様な蒸着方法を利用して、シリコンエピ
タキシャル層２００を形成することができる。シリコン
エピタキシャル層２００の代表的な生成反応式を表す
と、次の（１）式のようになる。
【００２４】 ＳｉＨＣｌ3（気）＋Ｈ2（気）→Ｓｉ（固）＋３ＨＣｌ（気）・・・（１） このようなシリコンエピタキシャル層２００のドーピン
グは、ｎ型の場合はＰＨ3、ｐ型の場合はＢ2Ｈ6を利用
し、次の（２）、（３）式に示す反応式により施され
る。 ２ＰＨ3（気）→２Ｐ（固）＋３Ｈ2（気）・・・（２） Ｂ2Ｈ6（気）→２Ｂ（固）＋３Ｈ2（気）・・・（３） 更に、本発明により、シリコンエピタキシャル層２００
内の金属汚染物などの汚染物が除去される原理を説明す
ると次のようである。
グは、ｎ型の場合はＰＨ3、ｐ型の場合はＢ2Ｈ6を利用
し、次の（２）、（３）式に示す反応式により施され
る。 ２ＰＨ3（気）→２Ｐ（固）＋３Ｈ2（気）・・・（２） Ｂ2Ｈ6（気）→２Ｂ（固）＋３Ｈ2（気）・・・（３） 更に、本発明により、シリコンエピタキシャル層２００
内の金属汚染物などの汚染物が除去される原理を説明す
ると次のようである。
【００２５】金属汚染物などの殆どの汚染物は、汚染物
間で相互に引力が作用するため、質量の少ない汚染物が
質量の大きい汚染物側に移動して、相互作用が生じる。
このとき、酸素析出物などを形成する反応、又は、お互
いに集結する反応を生じさせることができる。図４
（Ａ）は、図１（Ｂ）に示す単結晶シリコンウェーハ基
板１００の上面に不純物埋没層１５０を形成せず、シリ
コンエピタキシャル層２００を形成した場合のエピタキ
シャルシリコンウェーハの断面を示した光学顕微鏡写真
による図であり、図４（Ｂ）は、図１（Ｂ）に示す単結
晶シリコンウェーハ基板１００の上面に不純物埋没層１
５０を形成した後、シリコンエピタキシャル層２００を
形成した場合のエピタキシャルシリコンウェーハの断面
を示した光学顕微鏡写真による図である。
間で相互に引力が作用するため、質量の少ない汚染物が
質量の大きい汚染物側に移動して、相互作用が生じる。
このとき、酸素析出物などを形成する反応、又は、お互
いに集結する反応を生じさせることができる。図４
（Ａ）は、図１（Ｂ）に示す単結晶シリコンウェーハ基
板１００の上面に不純物埋没層１５０を形成せず、シリ
コンエピタキシャル層２００を形成した場合のエピタキ
シャルシリコンウェーハの断面を示した光学顕微鏡写真
による図であり、図４（Ｂ）は、図１（Ｂ）に示す単結
晶シリコンウェーハ基板１００の上面に不純物埋没層１
５０を形成した後、シリコンエピタキシャル層２００を
形成した場合のエピタキシャルシリコンウェーハの断面
を示した光学顕微鏡写真による図である。
【００２６】図４（Ａ）と図４（Ｂ）を比較すると、図
４（Ｂ）に示したように、不純物埋没層１５０の形成さ
れたエピタキシャルシリコンウェーハの場合、シリコン
エピタキシャル層２００の下方に位置する不純物埋没層
１５０に多数の酸素析出物が形成されたことが分かる。
このように、酸素析出物がシリコンエピタキシャル層２
００内に存在すると、シリコンエピタキシャル層２００
内の金属汚染物などの汚染物が引き込まれて、汚染物が
除去されるようになる。
４（Ｂ）に示したように、不純物埋没層１５０の形成さ
れたエピタキシャルシリコンウェーハの場合、シリコン
エピタキシャル層２００の下方に位置する不純物埋没層
１５０に多数の酸素析出物が形成されたことが分かる。
このように、酸素析出物がシリコンエピタキシャル層２
００内に存在すると、シリコンエピタキシャル層２００
内の金属汚染物などの汚染物が引き込まれて、汚染物が
除去されるようになる。
【００２７】このときの酸素析出物の生成反応式を表す
と、次の（４）式のようになる。 ２Ｓｉ＋２Ｏｉ＋Ｖ→ＳｉＯ2・・・（４） 上記（４）式中、Ｓｉはシリコン原子、Ｏｉは侵入型酸
素原子、Ｖは原子空孔である。上記（４）式に示された
ように、酸素析出物の生成のためには、原子空孔が必要
となる。これは、酸素析出物の生成過程で、体積の膨張
を招き、このような体積膨張に伴う蓄積エネルギーを緩
和させるためである。
と、次の（４）式のようになる。 ２Ｓｉ＋２Ｏｉ＋Ｖ→ＳｉＯ2・・・（４） 上記（４）式中、Ｓｉはシリコン原子、Ｏｉは侵入型酸
素原子、Ｖは原子空孔である。上記（４）式に示された
ように、酸素析出物の生成のためには、原子空孔が必要
となる。これは、酸素析出物の生成過程で、体積の膨張
を招き、このような体積膨張に伴う蓄積エネルギーを緩
和させるためである。
【００２８】このように、単結晶シリコンウェーハ基板
１００に、侵入型シリコン原子が多い領域が形成された
場合より、原子空孔の多い領域が形成された場合に、酸
素析出物がより良く形成される。不純物埋没層を形成し
なかった場合にも、単結晶シリコンウェーハ基板１００
の原子空孔１０２の多い領域から酸素析出物が形成され
て、シリコンエピタキシャル層２００内の金属汚染物を
除去することはできるが、不純物埋没層１５０を形成し
た場合よりは、効率が低下する。
１００に、侵入型シリコン原子が多い領域が形成された
場合より、原子空孔の多い領域が形成された場合に、酸
素析出物がより良く形成される。不純物埋没層を形成し
なかった場合にも、単結晶シリコンウェーハ基板１００
の原子空孔１０２の多い領域から酸素析出物が形成され
て、シリコンエピタキシャル層２００内の金属汚染物を
除去することはできるが、不純物埋没層１５０を形成し
た場合よりは、効率が低下する。
【００２９】
【発明の効果】以上説明したように、本発明に係るエピ
タキシャルシリコンウェーハの製造方法においては、従
来よりも速い引き上げ速度で種結晶を引き上げて単結晶
シリコン鋳塊を成長させ、かつ、従来よりも速い冷却速
度で単結晶シリコン鋳塊を冷却することで、単結晶シリ
コンウェーハ基板にＯＳＦリングを形成させずに、単結
晶シリコンウェーハ基板全体に原子空孔の多い領域を形
成できるため、単結晶シリコンウェーハ基板の結晶構造
の均一性を向上し、シリコンエピタキシャル層内の不純
物除去能力を向上し得る。また、不純物埋没層を形成す
ることで、酸素析出物が従来よりも多く形成されるた
め、シリコンエピタキシャル層内の金属汚染物をより良
く除去することができる。これらにより、エピタキシャ
ルシリコンウェーハ上に製造される素子の信頼性を向上
させて、生産収率の向上を図り得るという効果がある。
タキシャルシリコンウェーハの製造方法においては、従
来よりも速い引き上げ速度で種結晶を引き上げて単結晶
シリコン鋳塊を成長させ、かつ、従来よりも速い冷却速
度で単結晶シリコン鋳塊を冷却することで、単結晶シリ
コンウェーハ基板にＯＳＦリングを形成させずに、単結
晶シリコンウェーハ基板全体に原子空孔の多い領域を形
成できるため、単結晶シリコンウェーハ基板の結晶構造
の均一性を向上し、シリコンエピタキシャル層内の不純
物除去能力を向上し得る。また、不純物埋没層を形成す
ることで、酸素析出物が従来よりも多く形成されるた
め、シリコンエピタキシャル層内の金属汚染物をより良
く除去することができる。これらにより、エピタキシャ
ルシリコンウェーハ上に製造される素子の信頼性を向上
させて、生産収率の向上を図り得るという効果がある。
【００３０】また、単結晶シリコン鋳塊の引き上げ速度
を速めることで、エピタキシャルシリコンウェーハの製
造時間を短縮することができるため、エピタキシャルシ
リコンウェーハの生産単価を低減し、生産収率を向上し
得るという効果がある。また、単結晶シリコン鋳塊のド
ーピング濃度を低くして、単結晶シリコン鋳塊成長に要
する生産単価を低減し、生産収率を向上し得るという効
果がある。
を速めることで、エピタキシャルシリコンウェーハの製
造時間を短縮することができるため、エピタキシャルシ
リコンウェーハの生産単価を低減し、生産収率を向上し
得るという効果がある。また、単結晶シリコン鋳塊のド
ーピング濃度を低くして、単結晶シリコン鋳塊成長に要
する生産単価を低減し、生産収率を向上し得るという効
果がある。
【図１】本発明に係るエピタキシャルシリコンウェーハ
の製造方法の一実施形態を示した工程図である。
の製造方法の一実施形態を示した工程図である。
【図２】本発明に係るエピタキシャルシリコンウェーハ
の製造方法により製造される単結晶シリコンウェーハ基
板の平面図である。
の製造方法により製造される単結晶シリコンウェーハ基
板の平面図である。
【図３】不純物埋没層の形成された単結晶シリコンウェ
ーハ基板内の酸素析出量及び不純物埋没層の形成されて
いない単結晶シリコンウェーハ基板内の酸素析出量とウ
ェーハ中央部からの距離との関係を示したグラフであ
る。
ーハ基板内の酸素析出量及び不純物埋没層の形成されて
いない単結晶シリコンウェーハ基板内の酸素析出量とウ
ェーハ中央部からの距離との関係を示したグラフであ
る。
【図４】本発明に係るエピタキシャルシリコンウェーハ
の製造方法により製造されるエピタキシャルシリコンウ
ェーハの断面図である。
の製造方法により製造されるエピタキシャルシリコンウ
ェーハの断面図である。
【図５】従来の単結晶シリコンウェーハ基板の平面図で
ある。
ある。
【図６】従来のエピタキシャルシリコンウェーハを示す
図であり、（Ａ）は、中央縦断面図、（Ｂ）は、シリコ
ンウェーハ基板の平面図である。
図であり、（Ａ）は、中央縦断面図、（Ｂ）は、シリコ
ンウェーハ基板の平面図である。
４５：結晶成長炉 ５０：溶融されたシリコン ５１：石英坩堝 ５３：種結晶 ５５：単結晶シリコン鋳塊 ５７：強制冷却部 １００：単結晶シリコンウェーハ基板 １０２：空洞 １５０：不純物埋没層 ２００：シリコンエピタキシャル層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 Ｈ０１Ｌ 21/265 Ｗ (72)発明者 ヒュン−スク シム 大韓民国、チューンチェオンブク−ド、チ ェオンジュ、フンダク−ク、サチャン−ド ン、ワピュン １−ロ（番地無し) (72)発明者 ヨウン−クク チャ 大韓民国、チューンチェオンブク−ド、チ ェオンジュ、サンダン−ク、タブ−ドン、 225−２ ７／６
Claims (6)
- 【請求項１】種結晶の引き上げ速度及び単結晶シリコン
鋳塊の冷却速度を調節して、単結晶シリコン鋳塊を成長
させる段階と、 前記単結晶シリコン鋳塊に対してスライシング、ラッピ
ング及び研磨処理を施して、単結晶シリコンウェーハ基
板を製造する段階と、 前記単結晶シリコンウェーハ基板を洗浄し、水素熱処理
を施す段階と、 前記水素熱処理された単結晶シリコンウェーハ基板の上
面にシリコンエピタキシャル層を形成する段階と、 を包含して行うことを特徴とするエピタキシャルシリコ
ンウェーハの製造方法。 - 【請求項２】前記水素熱処理を施す段階の後に、前記水
素熱処理された単結晶シリコンウェーハ基板の上面に不
純物埋没層を形成する段階を行うことを特徴とする請求
項１に記載のエピタキシャルシリコンウェーハの製造方
法。 - 【請求項３】前記不純物埋没層は、窒素を注入又は拡散
して形成することを特徴とする請求項２に記載のエピタ
キシャルシリコンウェーハの製造方法。 - 【請求項４】前記注入又は拡散する窒素の濃度は、１×
１０10〜１×１０16／cm2であることを特徴とする請求
項３に記載のエピタキシャルシリコンウェーハの製造方
法。 - 【請求項５】前記引き上げ速度（Ｖ）は０．４mm／分以
上であり、引き上げ速度（Ｖ）と前記単結晶シリコン鋳
塊の温度勾配（Ｇ）との比率（Ｖ／Ｇ）が０．２mm2／
℃・分以上であることを特徴とする請求項１〜請求項４
のいずれか１つに記載のエピタキシャルシリコンウェー
ハの製造方法。 - 【請求項６】前記単結晶シリコン鋳塊のドーピング濃度
は、１×１０10〜１×１０18／cm3の範囲を有すること
を特徴とする請求項１〜請求項５のいずれか１つに記載
のエピタキシャルシリコンウェーハの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR283/2000 | 2000-01-05 | ||
| KR1020000000283A KR100347141B1 (ko) | 2000-01-05 | 2000-01-05 | 에피택셜 실리콘 웨이퍼 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210650A true JP2001210650A (ja) | 2001-08-03 |
Family
ID=19636414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373456A Pending JP2001210650A (ja) | 2000-01-05 | 2000-12-07 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010006039A1 (ja) |
| JP (1) | JP2001210650A (ja) |
| KR (1) | KR100347141B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632463B1 (ko) | 2005-02-07 | 2006-10-11 | 삼성전자주식회사 | 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서 |
| US7229501B2 (en) | 2002-01-25 | 2007-06-12 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and process for manufacturing the same |
| CN102234840A (zh) * | 2010-05-07 | 2011-11-09 | 姚罡 | 薄形硅晶片的制备方法 |
| CN105543951B (zh) * | 2016-01-21 | 2019-01-01 | 浙江金瑞泓科技股份有限公司 | 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10034942B4 (de) * | 2000-07-12 | 2004-08-05 | Infineon Technologies Ag | Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung |
| KR100734615B1 (ko) * | 2005-12-20 | 2007-07-02 | 주식회사 실트론 | Ｎ-형 반도체 잉곳 및 그 제조 방법 |
| KR100786521B1 (ko) * | 2006-10-17 | 2007-12-17 | 주식회사 실트론 | 실리콘 에피택셜 웨이퍼의 세정 방법, 이 방법을 이용한실리콘 에피택셜 웨이퍼 제조방법 및 이 방법에 의해제조된 실리콘 에피택셜 웨이퍼 |
| SG142208A1 (en) * | 2006-10-18 | 2008-05-28 | Siltronic Ag | Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon |
| CN110620040B (zh) * | 2019-09-12 | 2022-04-22 | 长江存储科技有限责任公司 | 一种用于提高生产中工艺稳定性的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0162137B1 (ko) * | 1994-12-28 | 1999-02-01 | 김주용 | 웨이퍼 형성방법 |
| JP3449509B2 (ja) * | 1995-08-25 | 2003-09-22 | 三菱住友シリコン株式会社 | エピタキシャルウェーハの製造方法 |
| KR100240023B1 (ko) * | 1996-11-29 | 2000-01-15 | 윤종용 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
| JPH10209055A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| EP0959154B1 (en) * | 1998-05-22 | 2010-04-21 | Shin-Etsu Handotai Co., Ltd | A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer |
-
2000
- 2000-01-05 KR KR1020000000283A patent/KR100347141B1/ko not_active IP Right Cessation
- 2000-12-07 JP JP2000373456A patent/JP2001210650A/ja active Pending
- 2000-12-28 US US09/749,665 patent/US20010006039A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229501B2 (en) | 2002-01-25 | 2007-06-12 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and process for manufacturing the same |
| KR100632463B1 (ko) | 2005-02-07 | 2006-10-11 | 삼성전자주식회사 | 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서 |
| CN102234840A (zh) * | 2010-05-07 | 2011-11-09 | 姚罡 | 薄形硅晶片的制备方法 |
| CN105543951B (zh) * | 2016-01-21 | 2019-01-01 | 浙江金瑞泓科技股份有限公司 | 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010006039A1 (en) | 2001-07-05 |
| KR100347141B1 (ko) | 2002-08-03 |
| KR20010068377A (ko) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110053350A1 (en) | Silicon wafer | |
| KR101812889B1 (ko) | 단결정 실리콘 성장 방법 및 이로 제조된 단결정 실리콘 잉곳 | |
| JP4682508B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| JP2001210650A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| TWI442478B (zh) | 矽基板及其製造方法 | |
| JP2006216934A (ja) | エピタキシャル半導体基板の製造方法及び半導体装置の製造方法 | |
| CN110603350B (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| EP0973190A2 (en) | Silicon wafer and method for producing it | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP7231120B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| CN115135817B (zh) | 半导体硅晶片的制造方法 | |
| JP4144163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2009212351A (ja) | シリコン基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090916 |