JP4647732B2 - Ｐ／ｐ−エピタキシャルウェーハの製造方法 - Google Patents
Ｐ／ｐ−エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP4647732B2 JP4647732B2 JP29907998A JP29907998A JP4647732B2 JP 4647732 B2 JP4647732 B2 JP 4647732B2 JP 29907998 A JP29907998 A JP 29907998A JP 29907998 A JP29907998 A JP 29907998A JP 4647732 B2 JP4647732 B2 JP 4647732B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- oxygen
- wafer
- epitaxial
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｐ／Ｐ−エピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】
デバイスプロセスの高集積化に伴い、イオン注入技術等を用いたプロセスの低温化、短縮化が進められている。イオン注入技術は非常に微細な加工が可能である他、従来の拡散技術のような高温（１２００℃近辺）、かつ長時間（数十時間）の拡散アニールを必要としない。また、シリコンウェーハに対しては熱変形が低減されるとともに、デバイス工程における不純物の混入が低減されることがメリットとして挙げられる。しかしその反面、プロセスの低温化により不純物のゲッタリングサイトとなり得る酸素析出物が形成されにくくなるため、ゲッタリング能力の不足が懸念される。
【０００３】
また、次世代デバイスに使用されるシリコン基板の一つとして、デバイス活性領域にｇｒｏｗｎ−ｉｎ欠陥の存在しないＰ／Ｐ- エピタキシャルウェーハが挙げられる。図６はその製造工程を示すもので、Ｐ- シリコンウェーハをＳＣ−１洗浄した後、エピタキシャル成長を行っている。しかし、エピタキシャル成長時の高温熱履歴（最高温度：１１００〜１２００℃、ＲＴＡ（rapid thermal anneal））により酸素析出核が再溶解または収縮するため、図７に示すように、エピタキシャルウェーハはポリッシュドウェーハよりも更に酸素析出物が形成されにくくなる。
【０００４】
Ｐ／Ｐ- エピタキシャルウェーハにおいて、酸素析出を促進させる方法として次の４種類の方法が挙げられる。
（１）エピタキシャル成長工程において、最高温度までのランピングレートを下げる方法。
（２）エピタキシャル成長工程において、低温（６００〜８００℃）保持時間を加える方法。
（３）エピタキシャル成長後に低温アニールを行う方法（以下ポストアニールという）。
（４）エピタキシャル成長前に低温アニールを行う方法（以下プレアニールという）。
【０００５】
上記方法のうち、（１）のランピングレートを下げる方法及び（２）の低温保持時間を加える方法は、エピタキシャル成長工程のサイクルタイムが従来よりも長くなるが、エピタキシャル成長をバッチ式で処理するならば実用的な方法といえる。
【０００６】
【発明が解決しようとする課題】
しかしながら、現在エピタキシャルウェーハは直径８インチのものが主流となっており、将来的には更に大径化するものと考えられる。これに伴ってエピタキシャル成長炉が枚葉式で対応される点を考慮すると、上記（１）、（２）の方法は現実的とはいえない。また、（３）のポストアニールにおいては、再溶解化された酸素析出核、析出物を再び発生、成長させるのに大量の熱エネルギー（この場合アニール時間）を要することになる。
【０００７】
また、上記（４）のプレアニールについては、最も簡易的な方法として１ステッププレアニール（６００〜８００℃の低温を一定時間保持）が挙げられる。図８は、格子間酸素原子濃度Ｏi が１５×１０17atoms ／ccのＰ- シリコンウェーハに前記プレアニール処理を施し、酸化膜除去及びＳＣ−１洗浄の後エピタキシャル成長を行って得られたＰ／Ｐ- エピタキシャルウェーハのＢＭＤ密度の調査結果である。同図で明らかなように、１ステッププレアニールではエピタキシャル成長後において酸素析出物が形成されにくく、ＢＭＤ密度はプレアニール時間の大きさにかかわらず１×１０3 個／cm2 未満のものが大部分を占めている。また、酸素析出量はデバイスプロセスの熱履歴に大きく依存するため、特に低温デバイスプロセスにおけるイントリンシックゲッタリング能力（以下ＩＧ能力という）は期待できない。
【０００８】
本発明は上記従来の問題点に着目してなされたもので、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ−エピタキシャルウェーハの製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第１は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは５８０〜８２０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
デバイスの歩留りに大きく影響する汚染元素として、Ｆｅ，Ｎｉ，Ｃｕ等の重金属が挙げられるが、これらの不純物を酸素析出物によってゲッタリングするために２×１０ ４ 個／cm ２ 以上のＢＭＤ密度を必要とすることが知られている。ここでいうＢＭＤ密度とは、ライト液で片面２μｍのエッチングを行うことにより観察される酸素析出物の蝕像を、微分干渉顕微鏡によりカウントした密度をいう。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１５×１０１７atoms/cc以上のシリコン基板に対して行うプレアニール条件として、５８０〜８２０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１２】
本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第２は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１４×１０１７atoms/cc以上、１５×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは６２０〜８００℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１４×１０１７atoms/cc以上、１５×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、６２０〜８００℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１３】
また、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第３は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１３×１０１７atoms/cc以上、１４×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは６６０〜７８０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長工程とを有して、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１３×１０１７atoms/cc以上、１４×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、６６０〜７８０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１４】
本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第４は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１２×１０１７atoms/cc以上、１３×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは７００〜７５０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１２×１０１７atoms/cc以上、１３×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、７００〜７５０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１５】
また、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第５は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは７００℃の温度を５時間以上保持し、前記第２ステップでは９００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１５×１０１７atoms/cc以上のシリコン基板に対して行うプレアニール条件として、７００℃で５時間以上保持する低温熱処理と９００℃で０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１７】
【発明の実施の形態および実施例】
次に、本発明に係るＰ／Ｐ- エピタキシャルウェーハの実施例について図面を参照して説明する。
本発明によるＰ／Ｐ- エピタキシャルウェーハの製造工程は、図１に示すように、Ｐ- シリコンウェーハに２ステップのプレアニールを施す工程と、このウェーハから前記プレアニールによって生じた酸化膜を除去し、ＳＣ−１洗浄液で洗浄する工程と、枚葉式成長炉を用いるエピタキシャル成長工程とによって構成されている。２ステップのプレアニールによると、シリコンウェーハ内の酸素析出核、酸素析出物のサイズ及び密度が１ステップのプレアニールよりも大きくなるため、デバイスプロセスの初期工程から高いＩＧ効果が期待される。
【００１８】
プレアニール工程は、ほぼ６００〜８００℃の温度範囲を０.５時間以上保持する低温保持（第１ステップ）と、９００〜１１００℃の温度範囲を０.５時間以上保持する中温保持（第２ステップ）とをランピングでつないで構成されている。プレアニールによって形成された熱酸化膜はフッ酸によって除去し、その後通常のＳＣ−１洗浄を行う。エピタキシャル成長工程では通常の条件でエピタキシャル層を成長させることにより、２×１０４個／cm２以上のＢＭＤ密度を持つＰ／Ｐ−エピタキシャルウェーハが製造される。
【００１９】
上記２ステップのプレアニールをバッチ処理とすれば効率が良いので、枚葉式エピタキシャル成長炉によって成長を行うＰ／Ｐ- エピタキシャルウェーハに２×１０4 個／cm2 以上の密度のＢＭＤを発生させるには、バッチ式でプレアニールを行うのが望ましい。
【００２０】
本発明の第１実施例は図２に示すように、プレアニール条件をＴ℃×５時間と９００℃×４時間の２ステップとし、第１ステップの低温保持温度Ｔをパラメータとしてエピタキシャル成長後に目標とする２×１０4 個／cm2 以上のＢＭＤを形成させるようにした。その結果、シリコン基板の格子間酸素濃度Ｏi が１５×１０17 atoms／ccの場合（図中○印）は、Ｔ＝５８０〜８２０℃においてＢＭＤ密度が２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が１４×１０17 atoms／ccの場合（図中△印）は、Ｔ＝６２０〜８００℃においてＢＭＤ密度が２×１０4 個／cm2 以上となる。また、格子間酸素濃度Ｏi が１３×１０17 atoms／ccの場合（図中×印）は、Ｔ＝６６０〜７８０℃においてＢＭＤ密度が２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が１２×１０17 atoms／ccの場合（図中□印）は、Ｔ＝７００〜７５０℃においてＢＭＤ密度が２×１０4 個／cm2 以上になった。
【００２１】
上記結果から、格子間酸素濃度Ｏi が比較的高濃度のシリコン基板に対しては、プレアニールにおける第１ステップの保持温度をほぼ６００〜８００℃の範囲とすればＢＭＤ密度を制御しやすいことが分かる。また、プレアニール所要時間を考慮した場合、または図中に示す低酸素濃度のシリコン基板を使用した場合等においては、特に７００〜７５０℃の温度域を用いるのが好ましい。
【００２２】
本発明の第２実施例は図３に示すように、プレアニール条件をＴ℃×ｔ時間と９００℃×４時間の２ステップとし、第１ステップの低温保持時間ｔをパラメータとしてエピタキシャル成長後に２×１０4 個／cm2 以上のＢＭＤを形成させるようにした。シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccのものを用い、低温保持温度Ｔは６００℃、７００℃、８００℃の３水準とし、中温保持条件は９００℃×４時間に固定した。低温保持温度が７００℃の場合（図中○印）は、保温時間が４時間以上になるとＢＭＤ密度は過飽和となり差が不明確になる。また、低温保持温度が７００℃の場合、保持時間は０. ５時間までの短縮が可能であることがわかる。これに対し、低温保持温度が８００℃の場合（図中△印）は保温時間を少なくとも３. ５時間以上、低温保持温度が６００℃の場合（図中□印）は保温時間を少なくとも４. ５時間以上にする必要がある。
【００２３】
本発明の第３実施例は、プレアニールの第２ステップ温度すなわち９００〜１１００℃の中温保持温度をパラメータとしたもので、図４に示すようにプレアニール条件は、第１ステップを７００℃×５時間として酸素析出核を十分に発生させ、第２ステップをＴ℃×４時間とした。また、シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度のものを用いた。図４から、低温温度保持で発生させた酸素析出核あるいは酸素析出物を中温保持で成長させるには、９００℃以上の温度であれば十分であることが分かる。ただし、低温デバイスプロセスでは最高温度が１０００℃といわれているので、ウェーハ製造工程において１０００℃以上の高温域を使用するのは汚染の面から見て好ましくない。従って、プレアニールの第２ステップ温度としては９００〜１０００℃の温度域を使用することが望ましい。
【００２４】
次に、本発明の第４実施例として中温保持時間をパラメータとしたときのＢＭＤ密度の挙動を図５に示す。プレアニール条件は、第１ステップを７００℃×５時間として酸素析出核を十分に発生させ、第２ステップを９００℃×ｔ時間とした。シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度のものを用いた。この場合、中温保持時間は０. ５時間までの短縮が可能である。また、中温保持時間が４時間以上になるとＢＭＤ密度は過飽和となり、差が不明確になる。
【００２５】
上記の各実施例で明らかなように、２ステッププレアニールの第１ステップにおいてほぼ６００〜９００℃の低温温度域でＰ- シリコンウェーハに酸素析出核を作り込み、この酸素析出核を酸素析出物に成長させるため第２ステップで９００〜１１００℃の中温温度域で加熱することにより、シリコン基板の酸素濃度に係わりなくＢＭＤ密度の制御が可能となる。
【００２６】
以上説明したように本発明によれば、Ｐ- シリコンウェーハに低温域での温度保持と中温域での温度保持とをランピングで組み合わせた２ステップのプレアニール処理を施した後、エピタキシャル成長を行うようにしたので、低温デバイスプロセスの初期段階において十分なＩＧ能力を備えたＰ／Ｐ- エピタキシャルウェーハを得ることができる。
【図面の簡単な説明】
【図１】本発明に係わるＰ／Ｐ- エピタキシャルウェーハの製造工程図である。
【図２】２ステッププレアニールの低温保持温度をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図３】２ステッププレアニールの低温保持時間をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図４】２ステッププレアニールの中温保持温度をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図５】２ステッププレアニールの中温保持時間をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図６】従来技術によるＰ／Ｐ- エピタキシャルウェーハの製造工程図である。
【図７】Ｐ／Ｐ- エピタキシャルウェーハとＰ- ポリッシュドウェーハとについて析出熱処理後のＢＭＤ密度を比較した図である。
【図８】１ステッププレアニールの保持温度、保持時間に対するエピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【発明の属する技術分野】
本発明は、Ｐ／Ｐ−エピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】
デバイスプロセスの高集積化に伴い、イオン注入技術等を用いたプロセスの低温化、短縮化が進められている。イオン注入技術は非常に微細な加工が可能である他、従来の拡散技術のような高温（１２００℃近辺）、かつ長時間（数十時間）の拡散アニールを必要としない。また、シリコンウェーハに対しては熱変形が低減されるとともに、デバイス工程における不純物の混入が低減されることがメリットとして挙げられる。しかしその反面、プロセスの低温化により不純物のゲッタリングサイトとなり得る酸素析出物が形成されにくくなるため、ゲッタリング能力の不足が懸念される。
【０００３】
また、次世代デバイスに使用されるシリコン基板の一つとして、デバイス活性領域にｇｒｏｗｎ−ｉｎ欠陥の存在しないＰ／Ｐ- エピタキシャルウェーハが挙げられる。図６はその製造工程を示すもので、Ｐ- シリコンウェーハをＳＣ−１洗浄した後、エピタキシャル成長を行っている。しかし、エピタキシャル成長時の高温熱履歴（最高温度：１１００〜１２００℃、ＲＴＡ（rapid thermal anneal））により酸素析出核が再溶解または収縮するため、図７に示すように、エピタキシャルウェーハはポリッシュドウェーハよりも更に酸素析出物が形成されにくくなる。
【０００４】
Ｐ／Ｐ- エピタキシャルウェーハにおいて、酸素析出を促進させる方法として次の４種類の方法が挙げられる。
（１）エピタキシャル成長工程において、最高温度までのランピングレートを下げる方法。
（２）エピタキシャル成長工程において、低温（６００〜８００℃）保持時間を加える方法。
（３）エピタキシャル成長後に低温アニールを行う方法（以下ポストアニールという）。
（４）エピタキシャル成長前に低温アニールを行う方法（以下プレアニールという）。
【０００５】
上記方法のうち、（１）のランピングレートを下げる方法及び（２）の低温保持時間を加える方法は、エピタキシャル成長工程のサイクルタイムが従来よりも長くなるが、エピタキシャル成長をバッチ式で処理するならば実用的な方法といえる。
【０００６】
【発明が解決しようとする課題】
しかしながら、現在エピタキシャルウェーハは直径８インチのものが主流となっており、将来的には更に大径化するものと考えられる。これに伴ってエピタキシャル成長炉が枚葉式で対応される点を考慮すると、上記（１）、（２）の方法は現実的とはいえない。また、（３）のポストアニールにおいては、再溶解化された酸素析出核、析出物を再び発生、成長させるのに大量の熱エネルギー（この場合アニール時間）を要することになる。
【０００７】
また、上記（４）のプレアニールについては、最も簡易的な方法として１ステッププレアニール（６００〜８００℃の低温を一定時間保持）が挙げられる。図８は、格子間酸素原子濃度Ｏi が１５×１０17atoms ／ccのＰ- シリコンウェーハに前記プレアニール処理を施し、酸化膜除去及びＳＣ−１洗浄の後エピタキシャル成長を行って得られたＰ／Ｐ- エピタキシャルウェーハのＢＭＤ密度の調査結果である。同図で明らかなように、１ステッププレアニールではエピタキシャル成長後において酸素析出物が形成されにくく、ＢＭＤ密度はプレアニール時間の大きさにかかわらず１×１０3 個／cm2 未満のものが大部分を占めている。また、酸素析出量はデバイスプロセスの熱履歴に大きく依存するため、特に低温デバイスプロセスにおけるイントリンシックゲッタリング能力（以下ＩＧ能力という）は期待できない。
【０００８】
本発明は上記従来の問題点に着目してなされたもので、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ−エピタキシャルウェーハの製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第１は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは５８０〜８２０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
デバイスの歩留りに大きく影響する汚染元素として、Ｆｅ，Ｎｉ，Ｃｕ等の重金属が挙げられるが、これらの不純物を酸素析出物によってゲッタリングするために２×１０ ４ 個／cm ２ 以上のＢＭＤ密度を必要とすることが知られている。ここでいうＢＭＤ密度とは、ライト液で片面２μｍのエッチングを行うことにより観察される酸素析出物の蝕像を、微分干渉顕微鏡によりカウントした密度をいう。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１５×１０１７atoms/cc以上のシリコン基板に対して行うプレアニール条件として、５８０〜８２０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１２】
本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第２は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１４×１０１７atoms/cc以上、１５×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは６２０〜８００℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１４×１０１７atoms/cc以上、１５×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、６２０〜８００℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１３】
また、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第３は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１３×１０１７atoms/cc以上、１４×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは６６０〜７８０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長工程とを有して、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１３×１０１７atoms/cc以上、１４×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、６６０〜７８０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１４】
本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第４は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１２×１０１７atoms/cc以上、１３×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは７００〜７５０℃の温度を０．５時間以上保持し、前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１２×１０１７atoms/cc以上、１３×１０１７atoms/cc未満のシリコン基板に対して行うプレアニール条件として、７００〜７５０℃の温度を０．５時間以上保持する低温熱処理と９００〜１１００℃の温度を０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１５】
また、本発明に係るＰ／Ｐ−エピタキシャルウェーハの製造方法の第５は、枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、酸素析出核をＰ − シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、エピタキシャル成長工程と、を有し、格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、前記第１ステップでは７００℃の温度を５時間以上保持し、前記第２ステップでは９００℃の温度を０．５時間以上保持し、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得る方法としている。
上記方法によれば、エピタキシャル成長に先立って酸素析出核、析出物を発生、成長させる方法として最も有効なプレアニール処理を施すことにより、エピタキシャル成長時の高温熱履歴によっても再溶解しないサイズの酸素析出物が形成される。この酸素析出物がエピタキシャル成長後の段階でＢＭＤ密度として２×１０ ４ 個／cm ２ 以上作り込まれるので、デバイス工程の低温化にかかわらず、デバイス工程の初期段階において十分なＩＧ能力が期待できるＰ／Ｐ − エピタキシャルウェーハを製造することが可能となる。
また、上記方法によれば、格子間酸素濃度が１５×１０１７atoms/cc以上のシリコン基板に対して行うプレアニール条件として、７００℃で５時間以上保持する低温熱処理と９００℃で０．５時間以上保持する中温熱処理とを採用することにしたので、エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度をもつＰ／Ｐ−エピタキシャルウェーハを製造することができる。
【００１７】
【発明の実施の形態および実施例】
次に、本発明に係るＰ／Ｐ- エピタキシャルウェーハの実施例について図面を参照して説明する。
本発明によるＰ／Ｐ- エピタキシャルウェーハの製造工程は、図１に示すように、Ｐ- シリコンウェーハに２ステップのプレアニールを施す工程と、このウェーハから前記プレアニールによって生じた酸化膜を除去し、ＳＣ−１洗浄液で洗浄する工程と、枚葉式成長炉を用いるエピタキシャル成長工程とによって構成されている。２ステップのプレアニールによると、シリコンウェーハ内の酸素析出核、酸素析出物のサイズ及び密度が１ステップのプレアニールよりも大きくなるため、デバイスプロセスの初期工程から高いＩＧ効果が期待される。
【００１８】
プレアニール工程は、ほぼ６００〜８００℃の温度範囲を０.５時間以上保持する低温保持（第１ステップ）と、９００〜１１００℃の温度範囲を０.５時間以上保持する中温保持（第２ステップ）とをランピングでつないで構成されている。プレアニールによって形成された熱酸化膜はフッ酸によって除去し、その後通常のＳＣ−１洗浄を行う。エピタキシャル成長工程では通常の条件でエピタキシャル層を成長させることにより、２×１０４個／cm２以上のＢＭＤ密度を持つＰ／Ｐ−エピタキシャルウェーハが製造される。
【００１９】
上記２ステップのプレアニールをバッチ処理とすれば効率が良いので、枚葉式エピタキシャル成長炉によって成長を行うＰ／Ｐ- エピタキシャルウェーハに２×１０4 個／cm2 以上の密度のＢＭＤを発生させるには、バッチ式でプレアニールを行うのが望ましい。
【００２０】
本発明の第１実施例は図２に示すように、プレアニール条件をＴ℃×５時間と９００℃×４時間の２ステップとし、第１ステップの低温保持温度Ｔをパラメータとしてエピタキシャル成長後に目標とする２×１０4 個／cm2 以上のＢＭＤを形成させるようにした。その結果、シリコン基板の格子間酸素濃度Ｏi が１５×１０17 atoms／ccの場合（図中○印）は、Ｔ＝５８０〜８２０℃においてＢＭＤ密度が２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が１４×１０17 atoms／ccの場合（図中△印）は、Ｔ＝６２０〜８００℃においてＢＭＤ密度が２×１０4 個／cm2 以上となる。また、格子間酸素濃度Ｏi が１３×１０17 atoms／ccの場合（図中×印）は、Ｔ＝６６０〜７８０℃においてＢＭＤ密度が２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が１２×１０17 atoms／ccの場合（図中□印）は、Ｔ＝７００〜７５０℃においてＢＭＤ密度が２×１０4 個／cm2 以上になった。
【００２１】
上記結果から、格子間酸素濃度Ｏi が比較的高濃度のシリコン基板に対しては、プレアニールにおける第１ステップの保持温度をほぼ６００〜８００℃の範囲とすればＢＭＤ密度を制御しやすいことが分かる。また、プレアニール所要時間を考慮した場合、または図中に示す低酸素濃度のシリコン基板を使用した場合等においては、特に７００〜７５０℃の温度域を用いるのが好ましい。
【００２２】
本発明の第２実施例は図３に示すように、プレアニール条件をＴ℃×ｔ時間と９００℃×４時間の２ステップとし、第１ステップの低温保持時間ｔをパラメータとしてエピタキシャル成長後に２×１０4 個／cm2 以上のＢＭＤを形成させるようにした。シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccのものを用い、低温保持温度Ｔは６００℃、７００℃、８００℃の３水準とし、中温保持条件は９００℃×４時間に固定した。低温保持温度が７００℃の場合（図中○印）は、保温時間が４時間以上になるとＢＭＤ密度は過飽和となり差が不明確になる。また、低温保持温度が７００℃の場合、保持時間は０. ５時間までの短縮が可能であることがわかる。これに対し、低温保持温度が８００℃の場合（図中△印）は保温時間を少なくとも３. ５時間以上、低温保持温度が６００℃の場合（図中□印）は保温時間を少なくとも４. ５時間以上にする必要がある。
【００２３】
本発明の第３実施例は、プレアニールの第２ステップ温度すなわち９００〜１１００℃の中温保持温度をパラメータとしたもので、図４に示すようにプレアニール条件は、第１ステップを７００℃×５時間として酸素析出核を十分に発生させ、第２ステップをＴ℃×４時間とした。また、シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度のものを用いた。図４から、低温温度保持で発生させた酸素析出核あるいは酸素析出物を中温保持で成長させるには、９００℃以上の温度であれば十分であることが分かる。ただし、低温デバイスプロセスでは最高温度が１０００℃といわれているので、ウェーハ製造工程において１０００℃以上の高温域を使用するのは汚染の面から見て好ましくない。従って、プレアニールの第２ステップ温度としては９００〜１０００℃の温度域を使用することが望ましい。
【００２４】
次に、本発明の第４実施例として中温保持時間をパラメータとしたときのＢＭＤ密度の挙動を図５に示す。プレアニール条件は、第１ステップを７００℃×５時間として酸素析出核を十分に発生させ、第２ステップを９００℃×ｔ時間とした。シリコン基板は格子間酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度のものを用いた。この場合、中温保持時間は０. ５時間までの短縮が可能である。また、中温保持時間が４時間以上になるとＢＭＤ密度は過飽和となり、差が不明確になる。
【００２５】
上記の各実施例で明らかなように、２ステッププレアニールの第１ステップにおいてほぼ６００〜９００℃の低温温度域でＰ- シリコンウェーハに酸素析出核を作り込み、この酸素析出核を酸素析出物に成長させるため第２ステップで９００〜１１００℃の中温温度域で加熱することにより、シリコン基板の酸素濃度に係わりなくＢＭＤ密度の制御が可能となる。
【００２６】
以上説明したように本発明によれば、Ｐ- シリコンウェーハに低温域での温度保持と中温域での温度保持とをランピングで組み合わせた２ステップのプレアニール処理を施した後、エピタキシャル成長を行うようにしたので、低温デバイスプロセスの初期段階において十分なＩＧ能力を備えたＰ／Ｐ- エピタキシャルウェーハを得ることができる。
【図面の簡単な説明】
【図１】本発明に係わるＰ／Ｐ- エピタキシャルウェーハの製造工程図である。
【図２】２ステッププレアニールの低温保持温度をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図３】２ステッププレアニールの低温保持時間をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図４】２ステッププレアニールの中温保持温度をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図５】２ステッププレアニールの中温保持時間をパラメータとした場合の、エピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
【図６】従来技術によるＰ／Ｐ- エピタキシャルウェーハの製造工程図である。
【図７】Ｐ／Ｐ- エピタキシャルウェーハとＰ- ポリッシュドウェーハとについて析出熱処理後のＢＭＤ密度を比較した図である。
【図８】１ステッププレアニールの保持温度、保持時間に対するエピタキシャル成長後のＢＭＤ密度の挙動を示す図である。
Claims (5)
- 枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、
酸素析出核をＰ−シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、
前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、
エピタキシャル成長工程と、を有し、
格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、
前記第１ステップでは５８０〜８２０℃の温度を０．５時間以上保持し、
前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、
エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得ることを特徴とするＰ／Ｐ−エピタキシャルウェーハの製造方法。 - 枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、
酸素析出核をＰ−シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、
前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、
エピタキシャル成長工程と、を有し、
格子間酸素濃度Ｏｉが１４×１０１７atoms/cc以上、１５×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、
前記第１ステップでは６２０〜８００℃の温度を０．５時間以上保持し、
前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、
エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得ることを特徴とするＰ／Ｐ−エピタキシャルウェーハの製造方法。 - 枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、
酸素析出核をＰ−シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、
前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、
エピタキシャル成長工程と、を有し、
格子間酸素濃度Ｏｉが１３×１０１７atoms/cc以上、１４×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、
前記第１ステップでは６６０〜７８０℃の温度を０．５時間以上保持し、
前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、
エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得ることを特徴とするＰ／Ｐ−エピタキシャルウェーハの製造方法。 - 枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、
酸素析出核をＰ−シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、
前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、
エピタキシャル成長工程と、を有し、
格子間酸素濃度Ｏｉが１２×１０１７atoms/cc以上、１３×１０１７atoms/cc未満のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、
前記第１ステップでは７００〜７５０℃の温度を０．５時間以上保持し、
前記第２ステップでは９００〜１１００℃の温度を０．５時間以上保持し、
エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得ることを特徴とするＰ／Ｐ−エピタキシャルウェーハの製造方法。 - 枚葉式エピタキシャル成長炉を用いるＰ／Ｐ−エピタキシャルウェーハの製造方法において、
酸素析出核をＰ−シリコンウェーハに発生させるための第１ステップと前記酸素析出核を酸素析出物に成長させるための第２ステップとで構成されるプレアニール工程と、
前記プレアニール工程によって形成された熱酸化膜を除去する酸化膜除去工程と、
エピタキシャル成長工程と、を有し、
格子間酸素濃度Ｏｉが１５×１０１７atoms/cc以上のシリコン基板に対して酸素析出核、酸素析出物を発生あるいは成長させるために、
前記第１ステップでは７００℃の温度を５時間以上保持し、
前記第２ステップでは９００℃の温度を０．５時間以上保持し、
エピタキシャル成長後の段階で２×１０４個／cm２以上のＢＭＤ密度を有するＰ／Ｐ−エピタキシャルウェーハを得ることを特徴とするＰ／Ｐ−エピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29907998A JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29907998A JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000114176A JP2000114176A (ja) | 2000-04-21 |
| JP2000114176A5 JP2000114176A5 (ja) | 2005-11-17 |
| JP4647732B2 true JP4647732B2 (ja) | 2011-03-09 |
Family
ID=17867924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29907998A Expired - Lifetime JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4647732B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| KR101184380B1 (ko) * | 2008-08-28 | 2012-09-20 | 매그나칩 반도체 유한회사 | 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자 |
| US7977216B2 (en) * | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| CN116759325B (zh) * | 2023-08-23 | 2023-11-03 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166733A (ja) * | 1989-11-27 | 1991-07-18 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH0897220A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
-
1998
- 1998-10-06 JP JP29907998A patent/JP4647732B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166733A (ja) * | 1989-11-27 | 1991-07-18 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH0897220A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114176A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296365B1 (ko) | 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법 | |
| JP2002532875A (ja) | 内部ゲッタリングを有するエピタキシャルシリコンウエハおよびその製造法 | |
| JP3223847B2 (ja) | シリコン単結晶ウェーハの熱処理方法と製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JP5099023B2 (ja) | エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JP2001210650A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| WO2001086710A1 (fr) | Procede de production de plaquettes epitaxiales de silicium | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0234932A (ja) | 半導体ウエハのゲッタリング方法 | |
| JPS6326541B2 (ja) | ||
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |