JP2000114176A - Ｐ／ｐ− エピタキシャルウェーハ及びその製造方法 - Google Patents
Ｐ／ｐ− エピタキシャルウェーハ及びその製造方法Info
- Publication number
- JP2000114176A JP2000114176A JP29907998A JP29907998A JP2000114176A JP 2000114176 A JP2000114176 A JP 2000114176A JP 29907998 A JP29907998 A JP 29907998A JP 29907998 A JP29907998 A JP 29907998A JP 2000114176 A JP2000114176 A JP 2000114176A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- temperature
- epitaxial
- annealing
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 デバイス工程の初期段階において十分なＩＧ
能力が期待できるＰ／Ｐ- エピタキシャルウェーハ及び
その製造方法を提供する。 【解決手段】 枚葉式エピタキシャル成長炉を用いて製
造するＰ／Ｐ- エピタキシャルウェーハとその製造方法
であって、Ｐ／Ｐ- エピタキシャルウェーハは、酸素析
出核、酸素析出物を発生あるいは成長させるプレアニー
ル工程と、プレアニールによって形成された熱酸化膜を
除去する酸化膜除去工程と、これに続くエピタキシャル
成長工程とを経て製造される。このウェーハは２×１０
4 個／cm2以上のＢＭＤ密度を有する。
能力が期待できるＰ／Ｐ- エピタキシャルウェーハ及び
その製造方法を提供する。 【解決手段】 枚葉式エピタキシャル成長炉を用いて製
造するＰ／Ｐ- エピタキシャルウェーハとその製造方法
であって、Ｐ／Ｐ- エピタキシャルウェーハは、酸素析
出核、酸素析出物を発生あるいは成長させるプレアニー
ル工程と、プレアニールによって形成された熱酸化膜を
除去する酸化膜除去工程と、これに続くエピタキシャル
成長工程とを経て製造される。このウェーハは２×１０
4 個／cm2以上のＢＭＤ密度を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｐ／Ｐ- エピタキ
シャルウェーハ及びその製造方法に関する。
シャルウェーハ及びその製造方法に関する。
【０００２】
【従来の技術】デバイスプロセスの高集積化に伴い、イ
オン注入技術等を用いたプロセスの低温化、短縮化が進
められている。イオン注入技術は非常に微細な加工が可
能である他、従来の拡散技術のような高温（１２００℃
近辺）、かつ長時間（数十時間）の拡散アニールを必要
としない。また、シリコンウェーハに対しては熱変形が
低減されるとともに、デバイス工程における不純物の混
入が低減されることがメリットとして挙げられる。しか
しその反面、プロセスの低温化により不純物のゲッタリ
ングサイトとなり得る酸素析出物が形成されにくくなる
ため、ゲッタリング能力の不足が懸念される。
オン注入技術等を用いたプロセスの低温化、短縮化が進
められている。イオン注入技術は非常に微細な加工が可
能である他、従来の拡散技術のような高温（１２００℃
近辺）、かつ長時間（数十時間）の拡散アニールを必要
としない。また、シリコンウェーハに対しては熱変形が
低減されるとともに、デバイス工程における不純物の混
入が低減されることがメリットとして挙げられる。しか
しその反面、プロセスの低温化により不純物のゲッタリ
ングサイトとなり得る酸素析出物が形成されにくくなる
ため、ゲッタリング能力の不足が懸念される。
【０００３】また、次世代デバイスに使用されるシリコ
ン基板の一つとして、デバイス活性領域にｇｒｏｗｎ−
ｉｎ欠陥の存在しないＰ／Ｐ- エピタキシャルウェーハ
が挙げられる。図６はその製造工程を示すもので、Ｐ-
シリコンウェーハをＳＣ−１洗浄した後、エピタキシャ
ル成長を行っている。しかし、エピタキシャル成長時の
高温熱履歴（最高温度：１１００〜１２００℃、ＲＴＡ
（rapid thermal anneal））により酸素析出核が再溶解
または収縮するため、図７に示すように、エピタキシャ
ルウェーハはポリッシュドウェーハよりも更に酸素析出
物が形成されにくくなる。
ン基板の一つとして、デバイス活性領域にｇｒｏｗｎ−
ｉｎ欠陥の存在しないＰ／Ｐ- エピタキシャルウェーハ
が挙げられる。図６はその製造工程を示すもので、Ｐ-
シリコンウェーハをＳＣ−１洗浄した後、エピタキシャ
ル成長を行っている。しかし、エピタキシャル成長時の
高温熱履歴（最高温度：１１００〜１２００℃、ＲＴＡ
（rapid thermal anneal））により酸素析出核が再溶解
または収縮するため、図７に示すように、エピタキシャ
ルウェーハはポリッシュドウェーハよりも更に酸素析出
物が形成されにくくなる。
【０００４】Ｐ／Ｐ- エピタキシャルウェーハにおい
て、酸素析出を促進させる方法として次の４種類の方法
が挙げられる。 （１）エピタキシャル成長工程において、最高温度まで
のランピングレートを下げる方法。 （２）エピタキシャル成長工程において、低温（６００
〜８００℃）保持時間を加える方法。 （３）エピタキシャル成長後に低温アニールを行う方法
（以下ポストアニールという）。 （４）エピタキシャル成長前に低温アニールを行う方法
（以下プレアニールという）。
て、酸素析出を促進させる方法として次の４種類の方法
が挙げられる。 （１）エピタキシャル成長工程において、最高温度まで
のランピングレートを下げる方法。 （２）エピタキシャル成長工程において、低温（６００
〜８００℃）保持時間を加える方法。 （３）エピタキシャル成長後に低温アニールを行う方法
（以下ポストアニールという）。 （４）エピタキシャル成長前に低温アニールを行う方法
（以下プレアニールという）。
【０００５】上記方法のうち、（１）のランピングレー
トを下げる方法及び（２）の低温保持時間を加える方法
は、エピタキシャル成長工程のサイクルタイムが従来よ
りも長くなるが、エピタキシャル成長をバッチ式で処理
するならば実用的な方法といえる。
トを下げる方法及び（２）の低温保持時間を加える方法
は、エピタキシャル成長工程のサイクルタイムが従来よ
りも長くなるが、エピタキシャル成長をバッチ式で処理
するならば実用的な方法といえる。
【０００６】
【発明が解決しようとする課題】しかしながら、現在エ
ピタキシャルウェーハは直径８インチのものが主流とな
っており、将来的には更に大径化するものと考えられ
る。これに伴ってエピタキシャル成長炉が枚葉式で対応
される点を考慮すると、上記（１）、（２）の方法は現
実的とはいえない。また、（３）のポストアニールにお
いては、再溶解化された酸素析出核、析出物を再び発
生、成長させるのに大量の熱エネルギー（この場合アニ
ール時間）を要することになる。
ピタキシャルウェーハは直径８インチのものが主流とな
っており、将来的には更に大径化するものと考えられ
る。これに伴ってエピタキシャル成長炉が枚葉式で対応
される点を考慮すると、上記（１）、（２）の方法は現
実的とはいえない。また、（３）のポストアニールにお
いては、再溶解化された酸素析出核、析出物を再び発
生、成長させるのに大量の熱エネルギー（この場合アニ
ール時間）を要することになる。
【０００７】また、上記（４）のプレアニールについて
は、最も簡易的な方法として１ステッププレアニール
（６００〜８００℃の低温を一定時間保持）が挙げられ
る。図８は、格子間酸素原子濃度Ｏi が１５×１０17at
oms ／ccのＰ- シリコンウェーハに前記プレアニール処
理を施し、酸化膜除去及びＳＣ−１洗浄の後エピタキシ
ャル成長を行って得られたＰ／Ｐ- エピタキシャルウェ
ーハのＢＭＤ密度の調査結果である。同図で明らかなよ
うに、１ステッププレアニールではエピタキシャル成長
後において酸素析出物が形成されにくく、ＢＭＤ密度は
プレアニール時間の大きさにかかわらず１×１０3 個／
cm2 未満のものが大部分を占めている。また、酸素析出
量はデバイスプロセスの熱履歴に大きく依存するため、
特に低温デバイスプロセスにおけるイントリンシックゲ
ッタリング能力（以下ＩＧ能力という）は期待できな
い。
は、最も簡易的な方法として１ステッププレアニール
（６００〜８００℃の低温を一定時間保持）が挙げられ
る。図８は、格子間酸素原子濃度Ｏi が１５×１０17at
oms ／ccのＰ- シリコンウェーハに前記プレアニール処
理を施し、酸化膜除去及びＳＣ−１洗浄の後エピタキシ
ャル成長を行って得られたＰ／Ｐ- エピタキシャルウェ
ーハのＢＭＤ密度の調査結果である。同図で明らかなよ
うに、１ステッププレアニールではエピタキシャル成長
後において酸素析出物が形成されにくく、ＢＭＤ密度は
プレアニール時間の大きさにかかわらず１×１０3 個／
cm2 未満のものが大部分を占めている。また、酸素析出
量はデバイスプロセスの熱履歴に大きく依存するため、
特に低温デバイスプロセスにおけるイントリンシックゲ
ッタリング能力（以下ＩＧ能力という）は期待できな
い。
【０００８】本発明は上記従来の問題点に着目してなさ
れたもので、デバイス工程の初期段階において十分なＩ
Ｇ能力が期待できるＰ／Ｐ- エピタキシャルウェーハ及
びその製造方法を提供することを目的としている。
れたもので、デバイス工程の初期段階において十分なＩ
Ｇ能力が期待できるＰ／Ｐ- エピタキシャルウェーハ及
びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るＰ／Ｐ- エピタキシャルウェーハは、
枚葉式エピタキシャル成長炉を用いて製造するＰ／Ｐ-
エピタキシャルウェーハであって、酸素析出核、酸素析
出物を発生あるいは成長させるプレアニール工程と、プ
レアニールによって形成された熱酸化膜を除去する酸化
膜除去工程と、エピタキシャル成長工程とを経て製作さ
れ、２×１０4 個／cm2 以上のＢＭＤ密度を有すること
を特徴とする。デバイスの歩留りに大きく影響する汚染
元素として、Ｆｅ，Ｎｉ，Ｃｕ等の重金属が挙げられる
が、これらの不純物を酸素析出物によってゲッタリング
するために２×１０4 個／cm2 以上のＢＭＤ密度を必要
とすることが知られている。ここでいうＢＭＤ密度と
は、ライト液で片面２μｍのエッチングを行うことによ
り観察される酸素析出物の蝕像を、微分干渉顕微鏡によ
りカウントした密度をいう。上記構成によれば、エピタ
キシャル成長に先立って酸素析出核、酸素析出物を発
生、成長させる方法として最も有効なプレアニール処理
を施したので、エピタキシャル成長時の高温熱履歴によ
っても再溶解しないサイズの酸素析出物を形成させ、エ
ピタキシャル成長後の段階で２×１０4 個／cm2 以上の
密度をもつＢＭＤを作り込むことができる。したがっ
て、これにより製造されたＰ／Ｐ- エピタキシャルウェ
ーハは、デバイス工程の低温化にかかわらず、低温デバ
イス工程の初期段階において十分なＩＧ能力を備えるこ
とができる。
め、本発明に係るＰ／Ｐ- エピタキシャルウェーハは、
枚葉式エピタキシャル成長炉を用いて製造するＰ／Ｐ-
エピタキシャルウェーハであって、酸素析出核、酸素析
出物を発生あるいは成長させるプレアニール工程と、プ
レアニールによって形成された熱酸化膜を除去する酸化
膜除去工程と、エピタキシャル成長工程とを経て製作さ
れ、２×１０4 個／cm2 以上のＢＭＤ密度を有すること
を特徴とする。デバイスの歩留りに大きく影響する汚染
元素として、Ｆｅ，Ｎｉ，Ｃｕ等の重金属が挙げられる
が、これらの不純物を酸素析出物によってゲッタリング
するために２×１０4 個／cm2 以上のＢＭＤ密度を必要
とすることが知られている。ここでいうＢＭＤ密度と
は、ライト液で片面２μｍのエッチングを行うことによ
り観察される酸素析出物の蝕像を、微分干渉顕微鏡によ
りカウントした密度をいう。上記構成によれば、エピタ
キシャル成長に先立って酸素析出核、酸素析出物を発
生、成長させる方法として最も有効なプレアニール処理
を施したので、エピタキシャル成長時の高温熱履歴によ
っても再溶解しないサイズの酸素析出物を形成させ、エ
ピタキシャル成長後の段階で２×１０4 個／cm2 以上の
密度をもつＢＭＤを作り込むことができる。したがっ
て、これにより製造されたＰ／Ｐ- エピタキシャルウェ
ーハは、デバイス工程の低温化にかかわらず、低温デバ
イス工程の初期段階において十分なＩＧ能力を備えるこ
とができる。
【００１０】次に、本発明に係るＰ／Ｐ- エピタキシャ
ルウェーハの製造方法の第１は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、酸素析出核、酸素析出物を発生あるいは
成長させるプレアニール工程と、プレアニールによって
形成された熱酸化膜を除去する酸化膜除去工程と、これ
に続くエピタキシャル成長工程とを有して、２×１０4
個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシ
ャルウェーハを得る方法としている。上記方法によれ
ば、エピタキシャル成長に先立って酸素析出核、析出物
を発生、成長させる方法として最も有効なプレアニール
処理を施すことにより、エピタキシャル成長時の高温熱
履歴によっても再溶解しないサイズの酸素析出物が形成
される。この酸素析出物がエピタキシャル成長後の段階
でＢＭＤ密度として２×１０4 個／cm2 以上作り込まれ
るので、デバイス工程の低温化にかかわらず、デバイス
工程の初期段階において十分なＩＧ能力が期待できるＰ
／Ｐ- エピタキシャルウェーハを製造することが可能と
なる。
ルウェーハの製造方法の第１は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、酸素析出核、酸素析出物を発生あるいは
成長させるプレアニール工程と、プレアニールによって
形成された熱酸化膜を除去する酸化膜除去工程と、これ
に続くエピタキシャル成長工程とを有して、２×１０4
個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシ
ャルウェーハを得る方法としている。上記方法によれ
ば、エピタキシャル成長に先立って酸素析出核、析出物
を発生、成長させる方法として最も有効なプレアニール
処理を施すことにより、エピタキシャル成長時の高温熱
履歴によっても再溶解しないサイズの酸素析出物が形成
される。この酸素析出物がエピタキシャル成長後の段階
でＢＭＤ密度として２×１０4 個／cm2 以上作り込まれ
るので、デバイス工程の低温化にかかわらず、デバイス
工程の初期段階において十分なＩＧ能力が期待できるＰ
／Ｐ- エピタキシャルウェーハを製造することが可能と
なる。
【００１１】本発明に係るＰ／Ｐ- エピタキシャルウェ
ーハの製造方法の第２は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１５×１０17atoms/cc以
上のシリコン基板に対して酸素析出核、酸素析出物を発
生あるいは成長させると共に、５８０〜８２０℃の温度
を０. ５時間以上保持する低温保持と９００〜１１００
℃の温度を０. ５時間以上保持する中温保持とをランピ
ングアニールによって構成したプレアニール工程と、プ
レアニール工程によって形成された熱酸化膜を除去する
酸化膜除去工程と、これに続くエピタキシャル成長工程
とを有して、２×１０4 個／cm2 以上のＢＭＤ密度を有
するＰ／Ｐ- エピタキシャルウェーハを得る方法として
いる。上記方法によれば、格子間酸素濃度が１５×１０
17atoms/cc以上のシリコン基板に対して行うプレアニー
ル条件として、５８０〜８２０℃の温度を０. ５時間以
上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
ーハの製造方法の第２は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１５×１０17atoms/cc以
上のシリコン基板に対して酸素析出核、酸素析出物を発
生あるいは成長させると共に、５８０〜８２０℃の温度
を０. ５時間以上保持する低温保持と９００〜１１００
℃の温度を０. ５時間以上保持する中温保持とをランピ
ングアニールによって構成したプレアニール工程と、プ
レアニール工程によって形成された熱酸化膜を除去する
酸化膜除去工程と、これに続くエピタキシャル成長工程
とを有して、２×１０4 個／cm2 以上のＢＭＤ密度を有
するＰ／Ｐ- エピタキシャルウェーハを得る方法として
いる。上記方法によれば、格子間酸素濃度が１５×１０
17atoms/cc以上のシリコン基板に対して行うプレアニー
ル条件として、５８０〜８２０℃の温度を０. ５時間以
上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
【００１２】本発明に係るＰ／Ｐ- エピタキシャルウェ
ーハの製造方法の第３は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１４×１０17atoms/cc以
上、１５×１０17atoms/cc未満のシリコン基板に対して
酸素析出核、酸素析出物を発生あるいは成長させると共
に、６２０〜８００℃の温度を０. ５時間以上保持する
低温保持と９００〜１１００℃の温度を０. ５時間以上
保持する中温保持とをランピングアニールによって構成
したプレアニール工程と、プレアニール工程によって形
成された熱酸化膜を除去する酸化膜除去工程と、これに
続くエピタキシャル成長工程とを有して、２×１０4 個
／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャ
ルウェーハを得る方法としている。上記方法によれば、
格子間酸素濃度が１４×１０17atoms/cc以上、１５×１
０17atoms/cc未満のシリコン基板に対して行うプレアニ
ール条件として、６２０〜８００℃の温度を０. ５時間
以上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
ーハの製造方法の第３は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１４×１０17atoms/cc以
上、１５×１０17atoms/cc未満のシリコン基板に対して
酸素析出核、酸素析出物を発生あるいは成長させると共
に、６２０〜８００℃の温度を０. ５時間以上保持する
低温保持と９００〜１１００℃の温度を０. ５時間以上
保持する中温保持とをランピングアニールによって構成
したプレアニール工程と、プレアニール工程によって形
成された熱酸化膜を除去する酸化膜除去工程と、これに
続くエピタキシャル成長工程とを有して、２×１０4 個
／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャ
ルウェーハを得る方法としている。上記方法によれば、
格子間酸素濃度が１４×１０17atoms/cc以上、１５×１
０17atoms/cc未満のシリコン基板に対して行うプレアニ
ール条件として、６２０〜８００℃の温度を０. ５時間
以上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
【００１３】また、本発明に係るＰ／Ｐ- エピタキシャ
ルウェーハの製造方法の第４は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、格子間酸素濃度Ｏi が１３×１０17atom
s/cc以上、１４×１０17atoms/cc未満のシリコン基板に
対して酸素析出核、酸素析出物を発生あるいは成長させ
ると共に、６６０〜７８０℃の温度を０. ５時間以上保
持する低温保持と９００〜１１００℃の温度を０. ５時
間以上保持する中温保持とをランピングアニールによっ
て構成したプレアニール工程と、プレアニール工程によ
って形成された熱酸化膜を除去する酸化膜除去工程と、
これに続くエピタキシャル成長工程とを有して、２×１
０4 個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタ
キシャルウェーハを得る方法としている。上記方法によ
れば、格子間酸素濃度が１３×１０17atoms/cc以上、１
４×１０17atoms/cc未満のシリコン基板に対して行うプ
レアニール条件として、６６０〜７８０℃の温度を０.
５時間以上保持する低温熱処理と９００〜１１００℃の
温度を０. ５時間以上保持する中温熱処理とをランピン
グでつなぐことにしたので、エピタキシャル成長後の段
階で２×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ
- エピタキシャルウェーハを製造することができる。
ルウェーハの製造方法の第４は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、格子間酸素濃度Ｏi が１３×１０17atom
s/cc以上、１４×１０17atoms/cc未満のシリコン基板に
対して酸素析出核、酸素析出物を発生あるいは成長させ
ると共に、６６０〜７８０℃の温度を０. ５時間以上保
持する低温保持と９００〜１１００℃の温度を０. ５時
間以上保持する中温保持とをランピングアニールによっ
て構成したプレアニール工程と、プレアニール工程によ
って形成された熱酸化膜を除去する酸化膜除去工程と、
これに続くエピタキシャル成長工程とを有して、２×１
０4 個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタ
キシャルウェーハを得る方法としている。上記方法によ
れば、格子間酸素濃度が１３×１０17atoms/cc以上、１
４×１０17atoms/cc未満のシリコン基板に対して行うプ
レアニール条件として、６６０〜７８０℃の温度を０.
５時間以上保持する低温熱処理と９００〜１１００℃の
温度を０. ５時間以上保持する中温熱処理とをランピン
グでつなぐことにしたので、エピタキシャル成長後の段
階で２×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ
- エピタキシャルウェーハを製造することができる。
【００１４】本発明に係るＰ／Ｐ- エピタキシャルウェ
ーハの製造方法の第５は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１２×１０17atoms/cc以
上、１３×１０17atoms/cc未満のシリコン基板に対して
酸素析出核、酸素析出物を発生あるいは成長させると共
に、７００〜７５０℃の温度を０. ５時間以上保持する
低温保持と９００〜１１００℃の温度を０. ５時間以上
保持する中温保持とをランピングアニールによって構成
したプレアニール工程と、プレアニール工程によって形
成された熱酸化膜を除去する酸化膜除去工程と、これに
続くエピタキシャル成長工程とを有して、２×１０4 個
／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャ
ルウェーハを得る方法としている。上記方法によれば、
格子間酸素濃度が１２×１０17atoms/cc以上、１３×１
０17atoms/cc未満のシリコン基板に対して行うプレアニ
ール条件として、７００〜７５０℃の温度を０. ５時間
以上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
ーハの製造方法の第５は、枚葉式エピタキシャル成長炉
を用いるＰ／Ｐ- エピタキシャルウェーハの製造方法に
おいて、格子間酸素濃度Ｏi が１２×１０17atoms/cc以
上、１３×１０17atoms/cc未満のシリコン基板に対して
酸素析出核、酸素析出物を発生あるいは成長させると共
に、７００〜７５０℃の温度を０. ５時間以上保持する
低温保持と９００〜１１００℃の温度を０. ５時間以上
保持する中温保持とをランピングアニールによって構成
したプレアニール工程と、プレアニール工程によって形
成された熱酸化膜を除去する酸化膜除去工程と、これに
続くエピタキシャル成長工程とを有して、２×１０4 個
／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャ
ルウェーハを得る方法としている。上記方法によれば、
格子間酸素濃度が１２×１０17atoms/cc以上、１３×１
０17atoms/cc未満のシリコン基板に対して行うプレアニ
ール条件として、７００〜７５０℃の温度を０. ５時間
以上保持する低温熱処理と９００〜１１００℃の温度を
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
【００１５】また、本発明に係るＰ／Ｐ- エピタキシャ
ルウェーハの製造方法の第６は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、格子間酸素濃度Ｏi が１５×１０17atom
s/cc以上のシリコン基板に対して酸素析出核、酸素析出
物を発生あるいは成長させると共に、７００℃の温度を
５時間以上保持する低温保持と９００℃の温度を０. ５
時間以上保持する中温保持とをランピングアニールによ
って構成したプレアニール工程と、プレアニール工程に
よって形成された熱酸化膜を除去する酸化膜除去工程
と、これに続くエピタキシャル成長工程とを有して、２
×１０4 個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エ
ピタキシャルウェーハを得る方法としている。上記方法
によれば、格子間酸素濃度が１５×１０17atoms/cc以上
のシリコン基板に対して行うプレアニール条件として、
７００℃で５時間以上保持する低温熱処理と９００℃で
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
ルウェーハの製造方法の第６は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、格子間酸素濃度Ｏi が１５×１０17atom
s/cc以上のシリコン基板に対して酸素析出核、酸素析出
物を発生あるいは成長させると共に、７００℃の温度を
５時間以上保持する低温保持と９００℃の温度を０. ５
時間以上保持する中温保持とをランピングアニールによ
って構成したプレアニール工程と、プレアニール工程に
よって形成された熱酸化膜を除去する酸化膜除去工程
と、これに続くエピタキシャル成長工程とを有して、２
×１０4 個／cm2 以上のＢＭＤ密度を有するＰ／Ｐ- エ
ピタキシャルウェーハを得る方法としている。上記方法
によれば、格子間酸素濃度が１５×１０17atoms/cc以上
のシリコン基板に対して行うプレアニール条件として、
７００℃で５時間以上保持する低温熱処理と９００℃で
０. ５時間以上保持する中温熱処理とをランピングでつ
なぐことにしたので、エピタキシャル成長後の段階で２
×１０4 個／cm2 以上のＢＭＤ密度をもつＰ／Ｐ- エピ
タキシャルウェーハを製造することができる。
【００１６】更に、本発明に係るＰ／Ｐ- エピタキシャ
ルウェーハの製造方法の第７は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、プレアニール工程のみバッチ式熱処理で
行う方法としている。上記構成によれば、プレアニール
工程のみバッチ式熱処理で行うことにしたので、２ステ
ップのプレアニール工程を実施する場合でも、各ステッ
プ毎の時間はかかるが、全体として効率向上を図ること
ができる。
ルウェーハの製造方法の第７は、枚葉式エピタキシャル
成長炉を用いるＰ／Ｐ- エピタキシャルウェーハの製造
方法において、プレアニール工程のみバッチ式熱処理で
行う方法としている。上記構成によれば、プレアニール
工程のみバッチ式熱処理で行うことにしたので、２ステ
ップのプレアニール工程を実施する場合でも、各ステッ
プ毎の時間はかかるが、全体として効率向上を図ること
ができる。
【００１７】
【発明の実施の形態および実施例】次に、本発明に係る
Ｐ／Ｐ- エピタキシャルウェーハの実施例について図面
を参照して説明する。本発明によるＰ／Ｐ- エピタキシ
ャルウェーハの製造工程は、図１に示すように、Ｐ- シ
リコンウェーハに２ステップのプレアニールを施す工程
と、このウェーハから前記プレアニールによって生じた
酸化膜を除去し、ＳＣ−１洗浄液で洗浄する工程と、枚
葉式成長炉を用いるエピタキシャル成長工程とによって
構成されている。２ステップのプレアニールによると、
シリコンウェーハ内の酸素析出核、酸素析出物のサイズ
及び密度が１ステップのプレアニールよりも大きくなる
ため、デバイスプロセスの初期工程から高いＩＧ効果が
期待される。
Ｐ／Ｐ- エピタキシャルウェーハの実施例について図面
を参照して説明する。本発明によるＰ／Ｐ- エピタキシ
ャルウェーハの製造工程は、図１に示すように、Ｐ- シ
リコンウェーハに２ステップのプレアニールを施す工程
と、このウェーハから前記プレアニールによって生じた
酸化膜を除去し、ＳＣ−１洗浄液で洗浄する工程と、枚
葉式成長炉を用いるエピタキシャル成長工程とによって
構成されている。２ステップのプレアニールによると、
シリコンウェーハ内の酸素析出核、酸素析出物のサイズ
及び密度が１ステップのプレアニールよりも大きくなる
ため、デバイスプロセスの初期工程から高いＩＧ効果が
期待される。
【００１８】プレアニール工程は、ほぼ６００〜８００
℃の温度範囲を０. ５時間以上保持する低温保持と、９
００〜１１００℃の温度範囲を０. ５時間以上保持する
中温保持とをランピングでつないで構成されている。プ
レアニールによって形成された熱酸化膜はフッ酸によっ
て除去し、その後通常のＳＣ−１洗浄を行う。エピタキ
シャル成長工程では通常の条件でエピタキシャル層を成
長させることにより、２×１０4 個／cm2 以上のＢＭＤ
密度を持つＰ／Ｐ- エピタキシャルウェーハが製造され
る。
℃の温度範囲を０. ５時間以上保持する低温保持と、９
００〜１１００℃の温度範囲を０. ５時間以上保持する
中温保持とをランピングでつないで構成されている。プ
レアニールによって形成された熱酸化膜はフッ酸によっ
て除去し、その後通常のＳＣ−１洗浄を行う。エピタキ
シャル成長工程では通常の条件でエピタキシャル層を成
長させることにより、２×１０4 個／cm2 以上のＢＭＤ
密度を持つＰ／Ｐ- エピタキシャルウェーハが製造され
る。
【００１９】上記２ステップのプレアニールをバッチ処
理とすれば効率が良いので、枚葉式エピタキシャル成長
炉によって成長を行うＰ／Ｐ- エピタキシャルウェーハ
に２×１０4 個／cm2 以上の密度のＢＭＤを発生させる
には、バッチ式でプレアニールを行うのが望ましい。
理とすれば効率が良いので、枚葉式エピタキシャル成長
炉によって成長を行うＰ／Ｐ- エピタキシャルウェーハ
に２×１０4 個／cm2 以上の密度のＢＭＤを発生させる
には、バッチ式でプレアニールを行うのが望ましい。
【００２０】本発明の第１実施例は図２に示すように、
プレアニール条件をＴ℃×５時間と９００℃×４時間の
２ステップとし、第１ステップの低温保持温度Ｔをパラ
メータとしてエピタキシャル成長後に目標とする２×１
０4 個／cm2 以上のＢＭＤを形成させるようにした。そ
の結果、シリコン基板の格子間酸素濃度Ｏi が１５×１
０17 atoms／ccの場合（図中○印）は、Ｔ＝５８０〜８
２０℃においてＢＭＤ密度が２×１０4 個／cm2 以上と
なり、格子間酸素濃度Ｏi が１４×１０17 atoms／ccの
場合（図中△印）は、Ｔ＝６２０〜８００℃においてＢ
ＭＤ密度が２×１０4 個／cm2 以上となる。また、格子
間酸素濃度Ｏi が１３×１０17 atoms／ccの場合（図中
×印）は、Ｔ＝６６０〜７８０℃においてＢＭＤ密度が
２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が
１２×１０17 atoms／ccの場合（図中□印）は、Ｔ＝７
００〜７５０℃においてＢＭＤ密度が２×１０4 個／cm
2以上になった。
プレアニール条件をＴ℃×５時間と９００℃×４時間の
２ステップとし、第１ステップの低温保持温度Ｔをパラ
メータとしてエピタキシャル成長後に目標とする２×１
０4 個／cm2 以上のＢＭＤを形成させるようにした。そ
の結果、シリコン基板の格子間酸素濃度Ｏi が１５×１
０17 atoms／ccの場合（図中○印）は、Ｔ＝５８０〜８
２０℃においてＢＭＤ密度が２×１０4 個／cm2 以上と
なり、格子間酸素濃度Ｏi が１４×１０17 atoms／ccの
場合（図中△印）は、Ｔ＝６２０〜８００℃においてＢ
ＭＤ密度が２×１０4 個／cm2 以上となる。また、格子
間酸素濃度Ｏi が１３×１０17 atoms／ccの場合（図中
×印）は、Ｔ＝６６０〜７８０℃においてＢＭＤ密度が
２×１０4 個／cm2 以上となり、格子間酸素濃度Ｏi が
１２×１０17 atoms／ccの場合（図中□印）は、Ｔ＝７
００〜７５０℃においてＢＭＤ密度が２×１０4 個／cm
2以上になった。
【００２１】上記結果から、格子間酸素濃度Ｏi が比較
的高濃度のシリコン基板に対しては、プレアニールにお
ける第１ステップの保持温度をほぼ６００〜８００℃の
範囲とすればＢＭＤ密度を制御しやすいことが分かる。
また、プレアニール所要時間を考慮した場合、または図
中に示す低酸素濃度のシリコン基板を使用した場合等に
おいては、特に７００〜７５０℃の温度域を用いるのが
好ましい。
的高濃度のシリコン基板に対しては、プレアニールにお
ける第１ステップの保持温度をほぼ６００〜８００℃の
範囲とすればＢＭＤ密度を制御しやすいことが分かる。
また、プレアニール所要時間を考慮した場合、または図
中に示す低酸素濃度のシリコン基板を使用した場合等に
おいては、特に７００〜７５０℃の温度域を用いるのが
好ましい。
【００２２】本発明の第２実施例は図３に示すように、
プレアニール条件をＴ℃×ｔ時間と９００℃×４時間の
２ステップとし、第１ステップの低温保持時間ｔをパラ
メータとしてエピタキシャル成長後に２×１０4 個／cm
2 以上のＢＭＤを形成させるようにした。シリコン基板
は格子間酸素濃度Ｏi が１５×１０17 atoms／ccのもの
を用い、低温保持温度Ｔは６００℃、７００℃、８００
℃の３水準とし、中温保持条件は９００℃×４時間に固
定した。低温保持温度が７００℃の場合（図中○印）
は、保温時間が４時間以上になるとＢＭＤ密度は過飽和
となり差が不明確になる。また、低温保持温度が７００
℃の場合、保持時間は０. ５時間までの短縮が可能であ
ることがわかる。これに対し、低温保持温度が８００℃
の場合（図中△印）は保温時間を少なくとも３. ５時間
以上、低温保持温度が６００℃の場合（図中□印）は保
温時間を少なくとも４. ５時間以上にする必要がある。
プレアニール条件をＴ℃×ｔ時間と９００℃×４時間の
２ステップとし、第１ステップの低温保持時間ｔをパラ
メータとしてエピタキシャル成長後に２×１０4 個／cm
2 以上のＢＭＤを形成させるようにした。シリコン基板
は格子間酸素濃度Ｏi が１５×１０17 atoms／ccのもの
を用い、低温保持温度Ｔは６００℃、７００℃、８００
℃の３水準とし、中温保持条件は９００℃×４時間に固
定した。低温保持温度が７００℃の場合（図中○印）
は、保温時間が４時間以上になるとＢＭＤ密度は過飽和
となり差が不明確になる。また、低温保持温度が７００
℃の場合、保持時間は０. ５時間までの短縮が可能であ
ることがわかる。これに対し、低温保持温度が８００℃
の場合（図中△印）は保温時間を少なくとも３. ５時間
以上、低温保持温度が６００℃の場合（図中□印）は保
温時間を少なくとも４. ５時間以上にする必要がある。
【００２３】本発明の第３実施例は、プレアニールの第
２ステップ温度すなわち９００〜１１００℃の中温保持
温度をパラメータとしたもので、図４に示すようにプレ
アニール条件は、第１ステップを７００℃×５時間とし
て酸素析出核を十分に発生させ、第２ステップをＴ℃×
４時間とした。また、シリコン基板は格子間酸素濃度Ｏ
i が１５×１０17 atoms／ccの高酸素濃度のものを用い
た。図４から、低温温度保持で発生させた酸素析出核あ
るいは酸素析出物を中温保持で成長させるには、９００
℃以上の温度であれば十分であることが分かる。ただ
し、低温デバイスプロセスでは最高温度が１０００℃と
いわれているので、ウェーハ製造工程において１０００
℃以上の高温域を使用するのは汚染の面から見て好まし
くない。従って、プレアニールの第２ステップ温度とし
ては９００〜１０００℃の温度域を使用することが望ま
しい。
２ステップ温度すなわち９００〜１１００℃の中温保持
温度をパラメータとしたもので、図４に示すようにプレ
アニール条件は、第１ステップを７００℃×５時間とし
て酸素析出核を十分に発生させ、第２ステップをＴ℃×
４時間とした。また、シリコン基板は格子間酸素濃度Ｏ
i が１５×１０17 atoms／ccの高酸素濃度のものを用い
た。図４から、低温温度保持で発生させた酸素析出核あ
るいは酸素析出物を中温保持で成長させるには、９００
℃以上の温度であれば十分であることが分かる。ただ
し、低温デバイスプロセスでは最高温度が１０００℃と
いわれているので、ウェーハ製造工程において１０００
℃以上の高温域を使用するのは汚染の面から見て好まし
くない。従って、プレアニールの第２ステップ温度とし
ては９００〜１０００℃の温度域を使用することが望ま
しい。
【００２４】次に、本発明の第４実施例として中温保持
時間をパラメータとしたときのＢＭＤ密度の挙動を図５
に示す。プレアニール条件は、第１ステップを７００℃
×５時間として酸素析出核を十分に発生させ、第２ステ
ップを９００℃×ｔ時間とした。シリコン基板は格子間
酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度の
ものを用いた。この場合、中温保持時間は０. ５時間ま
での短縮が可能である。また、中温保持時間が４時間以
上になるとＢＭＤ密度は過飽和となり、差が不明確にな
る。
時間をパラメータとしたときのＢＭＤ密度の挙動を図５
に示す。プレアニール条件は、第１ステップを７００℃
×５時間として酸素析出核を十分に発生させ、第２ステ
ップを９００℃×ｔ時間とした。シリコン基板は格子間
酸素濃度Ｏi が１５×１０17 atoms／ccの高酸素濃度の
ものを用いた。この場合、中温保持時間は０. ５時間ま
での短縮が可能である。また、中温保持時間が４時間以
上になるとＢＭＤ密度は過飽和となり、差が不明確にな
る。
【００２５】上記の各実施例で明らかなように、２ステ
ッププレアニールの第１ステップにおいてほぼ６００〜
９００℃の低温温度域でＰ- シリコンウェーハに酸素析
出核を作り込み、この酸素析出核を酸素析出物に成長さ
せるため第２ステップで９００〜１１００℃の中温温度
域で加熱することにより、シリコン基板の酸素濃度に係
わりなくＢＭＤ密度の制御が可能となる。
ッププレアニールの第１ステップにおいてほぼ６００〜
９００℃の低温温度域でＰ- シリコンウェーハに酸素析
出核を作り込み、この酸素析出核を酸素析出物に成長さ
せるため第２ステップで９００〜１１００℃の中温温度
域で加熱することにより、シリコン基板の酸素濃度に係
わりなくＢＭＤ密度の制御が可能となる。
【００２６】以上説明したように本発明によれば、Ｐ-
シリコンウェーハに低温域での温度保持と中温域での温
度保持とをランピングで組み合わせた２ステップのプレ
アニール処理を施した後、エピタキシャル成長を行うよ
うにしたので、低温デバイスプロセスの初期段階におい
て十分なＩＧ能力を備えたＰ／Ｐ- エピタキシャルウェ
ーハを得ることができる。
シリコンウェーハに低温域での温度保持と中温域での温
度保持とをランピングで組み合わせた２ステップのプレ
アニール処理を施した後、エピタキシャル成長を行うよ
うにしたので、低温デバイスプロセスの初期段階におい
て十分なＩＧ能力を備えたＰ／Ｐ- エピタキシャルウェ
ーハを得ることができる。
【図１】本発明に係わるＰ／Ｐ- エピタキシャルウェー
ハの製造工程図である。
ハの製造工程図である。
【図２】２ステッププレアニールの低温保持温度をパラ
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
【図３】２ステッププレアニールの低温保持時間をパラ
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
【図４】２ステッププレアニールの中温保持温度をパラ
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
【図５】２ステッププレアニールの中温保持時間をパラ
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
メータとした場合の、エピタキシャル成長後のＢＭＤ密
度の挙動を示す図である。
【図６】従来技術によるＰ／Ｐ- エピタキシャルウェー
ハの製造工程図である。
ハの製造工程図である。
【図７】Ｐ／Ｐ- エピタキシャルウェーハとＰ- ポリッ
シュドウェーハとについて析出熱処理後のＢＭＤ密度を
比較した図である。
シュドウェーハとについて析出熱処理後のＢＭＤ密度を
比較した図である。
【図８】１ステッププレアニールの保持温度、保持時間
に対するエピタキシャル成長後のＢＭＤ密度の挙動を示
す図である。
に対するエピタキシャル成長後のＢＭＤ密度の挙動を示
す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 広一郎 神奈川県平塚市四之宮2612 コマツ電子金 属株式会社内 Ｆターム(参考） 5F052 DA01 DB01 EA15 HA03 KA05
Claims (8)
- 【請求項１】 枚葉式エピタキシャル成長炉を用いて製
造するＰ／Ｐ- エピタキシャルウェーハであって、酸素
析出核、酸素析出物を発生あるいは成長させるプレアニ
ール工程と、プレアニールによって形成された熱酸化膜
を除去する酸化膜除去工程と、エピタキシャル成長工程
とを経て製作され、２×１０4 個／cm2 以上のＢＭＤ密
度を有することを特徴とするＰ／Ｐ- エピタキシャルウ
ェーハ。 - 【請求項２】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、酸
素析出核、酸素析出物を発生あるいは成長させるプレア
ニール工程と、プレアニールによって形成された熱酸化
膜を除去する酸化膜除去工程と、これに続くエピタキシ
ャル成長工程とを有して、２×１０4個／cm2 以上のＢ
ＭＤ密度を有するＰ／Ｐ- エピタキシャルウェーハを得
ることを特徴とするＰ／Ｐ- エピタキシャルウェーハの
製造方法。 - 【請求項３】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、格
子間酸素濃度Ｏi が１５×１０17atoms/cc以上のシリコ
ン基板に対して酸素析出核、酸素析出物を発生あるいは
成長させると共に、５８０〜８２０℃の温度を０. ５時
間以上保持する低温保持と９００〜１１００℃の温度を
０. ５時間以上保持する中温保持とをランピングアニー
ルによって構成したプレアニール工程と、プレアニール
工程によって形成された熱酸化膜を除去する酸化膜除去
工程と、これに続くエピタキシャル成長工程とを有し
て、２×１０4 個／cm2 以上のＢＭＤ密度を有するＰ／
Ｐ- エピタキシャルウェーハを得ることを特徴とするＰ
／Ｐ- エピタキシャルウェーハの製造方法。 - 【請求項４】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、格
子間酸素濃度Ｏi が１４×１０17atoms/cc以上、１５×
１０17atoms/cc未満のシリコン基板に対して酸素析出
核、酸素析出物を発生あるいは成長させると共に、６２
０〜８００℃の温度を０. ５時間以上保持する低温保持
と９００〜１１００℃の温度を０. ５時間以上保持する
中温保持とをランピングアニールによって構成したプレ
アニール工程と、プレアニール工程によって形成された
熱酸化膜を除去する酸化膜除去工程と、これに続くエピ
タキシャル成長工程とを有して、２×１０4 個／cm2 以
上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャルウェー
ハを得ることを特徴とするＰ／Ｐ- エピタキシャルウェ
ーハの製造方法。 - 【請求項５】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、格
子間酸素濃度Ｏi が１３×１０17atoms/cc以上、１４×
１０17atoms/cc未満のシリコン基板に対して酸素析出
核、酸素析出物を発生あるいは成長させると共に、６６
０〜７８０℃の温度を０. ５時間以上保持する低温保持
と９００〜１１００℃の温度を０. ５時間以上保持する
中温保持とをランピングアニールによって構成したプレ
アニール工程と、プレアニール工程によって形成された
熱酸化膜を除去する酸化膜除去工程と、これに続くエピ
タキシャル成長工程とを有して、２×１０4 個／cm2 以
上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャルウェー
ハを得ることを特徴とするＰ／Ｐ- エピタキシャルウェ
ーハの製造方法。 - 【請求項６】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、格
子間酸素濃度Ｏi が１２×１０17atoms/cc以上、１３×
１０17atoms/cc未満のシリコン基板に対して酸素析出
核、酸素析出物を発生あるいは成長させると共に、７０
０〜７５０℃の温度を０. ５時間以上保持する低温保持
と９００〜１１００℃の温度を０. ５時間以上保持する
中温保持とをランピングアニールによって構成したプレ
アニール工程と、プレアニール工程によって形成された
熱酸化膜を除去する酸化膜除去工程と、これに続くエピ
タキシャル成長工程とを有して、２×１０4 個／cm2 以
上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャルウェー
ハを得ることを特徴とするＰ／Ｐ- エピタキシャルウェ
ーハの製造方法。 - 【請求項７】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、格
子間酸素濃度Ｏi が１５×１０17atoms/cc以上のシリコ
ン基板に対して酸素析出核、酸素析出物を発生あるいは
成長させると共に、７００℃の温度を５時間以上保持す
る低温保持と９００℃の温度を０. ５時間以上保持する
中温保持とをランピングアニールによって構成したプレ
アニール工程と、プレアニール工程によって形成された
熱酸化膜を除去する酸化膜除去工程と、これに続くエピ
タキシャル成長工程とを有して、２×１０4 個／cm2 以
上のＢＭＤ密度を有するＰ／Ｐ- エピタキシャルウェー
ハを得ることを特徴とするＰ／Ｐ- エピタキシャルウェ
ーハの製造方法。 - 【請求項８】 枚葉式エピタキシャル成長炉を用いるＰ
／Ｐ- エピタキシャルウェーハの製造方法において、プ
レアニール工程のみバッチ式熱処理で行うことを特徴と
するＰ／Ｐ- エピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29907998A JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29907998A JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000114176A true JP2000114176A (ja) | 2000-04-21 |
| JP2000114176A5 JP2000114176A5 (ja) | 2005-11-17 |
| JP4647732B2 JP4647732B2 (ja) | 2011-03-09 |
Family
ID=17867924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29907998A Expired - Lifetime JP4647732B2 (ja) | 1998-10-06 | 1998-10-06 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4647732B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1475829A1 (en) * | 2002-01-25 | 2004-11-10 | Shin-Etsu Handotai Co., Ltd | Silicon epitaxial wafer and its production method |
| EP2169708A3 (en) * | 2008-09-29 | 2011-03-02 | MagnaChip Semiconductor Ltd. | Silicon wafer and fabrication method thereof |
| KR101184380B1 (ko) * | 2008-08-28 | 2012-09-20 | 매그나칩 반도체 유한회사 | 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자 |
| CN116759325A (zh) * | 2023-08-23 | 2023-09-15 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166733A (ja) * | 1989-11-27 | 1991-07-18 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH0897220A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
-
1998
- 1998-10-06 JP JP29907998A patent/JP4647732B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166733A (ja) * | 1989-11-27 | 1991-07-18 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH0897220A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1475829A1 (en) * | 2002-01-25 | 2004-11-10 | Shin-Etsu Handotai Co., Ltd | Silicon epitaxial wafer and its production method |
| EP1475829A4 (en) * | 2002-01-25 | 2008-01-23 | Shinetsu Handotai Kk | SILICON PITAXIS WAFERS AND METHOD FOR THE PRODUCTION THEREOF |
| KR101184380B1 (ko) * | 2008-08-28 | 2012-09-20 | 매그나칩 반도체 유한회사 | 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자 |
| EP2169708A3 (en) * | 2008-09-29 | 2011-03-02 | MagnaChip Semiconductor Ltd. | Silicon wafer and fabrication method thereof |
| US7977216B2 (en) | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| US8486813B2 (en) | 2008-09-29 | 2013-07-16 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| US9018735B2 (en) | 2008-09-29 | 2015-04-28 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| CN116759325A (zh) * | 2023-08-23 | 2023-09-15 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
| CN116759325B (zh) * | 2023-08-23 | 2023-11-03 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4647732B2 (ja) | 2011-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700333A (en) | Thin-film photoelectric conversion device and a method of manufacturing the same | |
| JP3384506B2 (ja) | 半導体基板の製造方法 | |
| CN101010805A (zh) | Simox基板的制造方法以及由该方法得到的simox基板 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JP3223847B2 (ja) | シリコン単結晶ウェーハの熱処理方法と製造方法 | |
| WO2005014898A1 (ja) | ウエーハの製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP2000114176A (ja) | Ｐ／ｐ− エピタキシャルウェーハ及びその製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| WO2001086710A1 (fr) | Procede de production de plaquettes epitaxiales de silicium | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS6326541B2 (ja) | ||
| JP2005064254A (ja) | アニールウエーハの製造方法 | |
| JPH0234932A (ja) | 半導体ウエハのゲッタリング方法 | |
| JP2000114176A5 (ja) | ||
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JP2010062503A (ja) | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ | |
| JPH02164040A (ja) | シリコン半導体基板の処理方法 | |
| JPH0479228A (ja) | 半導体層の形成方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |