JPH0737893A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0737893A JPH0737893A JP18292793A JP18292793A JPH0737893A JP H0737893 A JPH0737893 A JP H0737893A JP 18292793 A JP18292793 A JP 18292793A JP 18292793 A JP18292793 A JP 18292793A JP H0737893 A JPH0737893 A JP H0737893A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- silicon film
- single crystal
- silicon substrate
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
るいは低温の熱処理でもシリコン基板内の汚染物質を十
分に取り除くことができるゲッタリングを提供するこ
と。 【構成】シリコン基板1の全面に、ピーク濃度が1020
atoms/cm 2 以上の濃度分布を有するボロンを含むアモ
ルファスシリコン膜2を形成する工程と、アモルファス
シリコン膜2を固相成長により単結晶シリコン膜3に変
える工程と、熱処理によって、シリコン基板1内の汚染
物質を単結晶シリコン膜3内に取り込む工程とを有す
る。
Description
製造方法に係わり、特にシリコン基板内の汚染物質の除
去に係わる半導体装置およびその製造方法の改良に関す
る。
物質、例えば、鉄,銅等の重金属は、少数キャリアの生
成消滅中心の形成や,pn接合のリ−ク電流の増大や、
過剰キャリア寿命の短命化等を引き起こし、その結果と
して半導体装置の電気的特性が劣化する。
電荷蓄積セル内に重金属が存在すると蓄積された電荷が
減少し、これにより蓄積電荷が臨界電荷以下になると、
メモリセルの状態が1から0へ反転し、蓄積情報が失わ
れる。
性の劣化を引き起こし、特に超LSIの生産において
は、少量の汚染でも素子特性が劣化・変動するため、生
産歩留まりを低下させる大きな原因となっている。
対策がなされてきた。一つは生産環境の清浄化を行なう
ことによって、ウェハーへの汚染を極力減らすことであ
る。汚染源としては、例えば、クリーンルーム内のダス
ト、各種製造装置からのダストや汚染、或いは純水、ガ
ス、化学薬品等からの汚染等が考えられる。これらのダ
スト、汚染等を低減する技術は、ウルトラクリーンテク
ノロジーとして開発が行なわれている。
清浄化達成には、時間、コスト等の色々な要因から困難
な点が多い。もう一つは重金属等の汚染物質を素子の活
性領域から取り除いてしまうこと、すなわち、ゲッタリ
ングである。
リンシックゲッタリング(IG)とエクストリンシック
ゲッタリング(EG)とがある。IGでは、650〜7
50℃程度の低温熱処理によって酸素の析出核を形成し
た後、1000〜1100℃程度の高温熱処理によって
酸素を析出させ、この酸素に重金属等の汚染物質を取り
込む。また、基板表面近傍の素子活性領域内に析出物が
発生するのを防止するために、1200℃程度の高温熱
処理を低温熱処理の前に行なうことも多い。通常、上記
低温熱処理はウェハー製造工程で行ない、一方、上記高
温熱処理は超LSI製造工程で行なっている。
出状態を作り出すため、低温から高温までの全ての熱プ
ロセスにおけるウェハーの熱履歴管理が必要となり、ウ
ェハーの転位強度との兼ね合いから高度の技術が必要に
なる。
酸素濃度の低いFZ結晶ではその効果は望めない。ま
た、最近では、IGはシリコン基板中で各熱処理温度で
過飽和となった金属不純物を捕まえるだけで、固溶限以
下の不純物に関してはゲッタリング効果がないという報
告がある。このため、IGでは一旦低温で捕まえた不純
物も次の高温熱処理によって再放出されるという問題も
ある。更に、一般に、各金属不純物の固溶限は高温ほど
高くなり、過飽和な金属不純物量は低下するので、IG
では高温状態においてゲッタリング効果がほとんど望め
ない。
ハー裏面ダメージゲッタリング、p/p+ 気相エピタキ
シャル界面に発生するミスフィット転移によるゲッタリ
ング、ウェハー裏面ポリシリコンゲッタリング等があ
る。
程でウェハー裏面からリンを拡散させ、金属不純物をリ
ン拡散層に偏析させることによって、素子活性領域から
金属不純物を取り除いている。しかしながら、リンゲッ
タリングを行なうには、POCl3 等をリンの原料ガス
として用い、1021 atoms/cm 3 以上の高濃度のリン拡
散層を形成する必要があるために、ウェハーを900〜
1000℃程度の温度の下で酸化性雰囲気に晒す必要が
ある。更に、十分なリン拡散層を形成するためには高温
長時間の熱処理が必要になる。
では、ウェハー裏面に故意に機械的歪みを形成し、この
機械的歪みを核にして最初の酸化工程で酸化誘起積層欠
陥(OSF)を発生させ、そこに金属不純物をトラップ
させる。機械的歪みは、例えば、SiO2 微粉をウェハ
ー裏面に吹き付ければ形成できる。しかしながら、この
ゲッタリングにおいても高温熱処理が必要であり、且つ
金属不純物の捕獲容量がOSF密度と相関があり、その
容量に限界があり容量が少ない。
ィット転移によるゲッタリングでは、高濃度のボロン等
の不純物が添加された基板上に高温状態でシリコン膜を
気相エピタキシャル成長させ、界面にミスフィット転移
を発生させ、そこに金属不純物をゲッタリングさせる。
これも上記ゲッタリングと同様に転移によるゲッタリン
グであるため、その容量に限界があり、且つ比較的容量
は少ない。
ングでは、ウェハーの裏面にポリシリコン膜を堆積さ
せ、ウェハー中の金属不純物をポリシリコン膜中の粒
界、或いはシリコン基板との界面に析出させているが、
高温状態ではゲッタリング効果が小さいという問題があ
る。
ェハーの裏面になっているため、上記問題以外に、これ
らゲッタリング技術には次のような問題がある。今後の
半導体産業において微細化が進むと、コストと歩留まり
との関係から必然的にウェハーの大直径化が進み、その
結果としてウェハーの反りや、強度の問題からウェハー
の厚さが増加する。また、高集積化のために、浅い不純
物の拡散層が必要になり、その結果として熱処理温度が
低くなるとともに、熱処理時間も短くなる。したがっ
て、ウェハー表面近傍の金属不純物を裏面のゲッタリン
グサイトまで拡散させ、汚染物質を素子形成層から十分
に除去することが非常に困難になる。
タリングサイトを形成する必要が生じ、その結果とし
て、EG等のゲッタリング効果を有するウェハー上に別
の生ウェハーを張り合わせ、生ウェハーを表面から研磨
し、薄くすることによって表面近傍に別のウェハーのE
G層を形成する技術や、ウェハー表面に高エネルギーイ
オンを注入することによって、素子形成層から数ミクロ
ンの深い所にゲッタリングサイトを形成する技術や、p
/p+ 気相エピタキシャル成長の界面に形成されるミス
フィット転移層に不純物をゲッタリングする技術などが
開発された。
ッタリングはウェハーが二枚必要になるためコスト高の
問題がある。また、高エネルギーイオン注入によるゲッ
タリングは高エネルギーのイオン注入を行なうため、チ
ャンバー内の金属不純物により深いサイトが汚染されて
しまうという問題がある。更に、浅い素子形成領域に結
晶欠陥を発生させる恐れもある。
グは前記したようにミスフィット転移層がゲッタリング
サイトとなるため、その容量が比較的少ないという問題
がある。
種々のゲッタリングが提案され、それなりの効果も認め
られ、有望視されているが、その欠点も顕著になり、今
後の微細化に対して本命視されるものはまだ無い。
で、その目的とするところは、今後の素子の微細化に要
求される高温短時間あるいは低温の熱処理でもシリコン
基板内の汚染物質を十分に取り除くことができる半導体
装置およびその製造方法を提供することにある。
めに、本発明の半導体装置は、シリコン基板と、このシ
リコン基板上の少なくとも一部分に形成され、ピーク濃
度が1020 atoms/cm2 以上の濃度分布を有するボロン
またはリンの少なくとも一方を含み、素子が形成されて
ない単結晶シリコン膜とを備えたことを特徴とする。
シリコン基板上の少なくとも一部分に、ピーク濃度が1
020 atoms/cm 2 以上の濃度分布を有するボロンまたは
リンの少なくとも一方を含むアモルファスシリコン膜を
形成する工程と、前記アモルファスシリコン膜を固相成
長により単結晶シリコン膜に変える工程と、熱処理によ
って、前記シリコン基板内の汚染物質を前記単結晶シリ
コン膜内に取り込む工程とを備えたことを特徴とする。
にゲッタリングサイトとして、ピーク濃度が1020 ato
ms/cm 2 以上の濃度分布を有するボロンまたはリンを含
み、素子が形成されてない単結晶シリコン膜を用いる
と、熱処理温度に関係なく(600〜1200℃程度)
良好なゲッタリング効果が得られることが分かった。ま
た、上記単結晶シリコン膜はシリコン基板の表面に形成
することもできるので、シリコン基板の表面から深い所
(例えばシリコン基板の裏面)にゲッタリングサイトを
形成する場合に比べて、汚染物質の除去のための熱処理
の時間を短くできる。したがって、上記知見に基づいた
本発明の半導体装置の製造方法によれば、高温短時間あ
るいは低温の熱処理でもシリコン基板内の汚染物質を十
分に取り除くことができる。
る。図1は、本発明の第1の実施例に係るゲッタリング
方法を説明するための工程断面図である。
n型シリコン基板1の(100)面上に、Si2 H6 ガ
ス、B2 H6 ガスを用いたLPCVD法等によって、膜
厚が300nm程度で、ボロンのピーク濃度が1020a
toms/cm3 以上のアモルファスシリコン膜2を堆
積する。
度の低温熱処理による固相エピタキシャル成長によっ
て、アモルファスシリコン膜2をゲッタリングサイトと
しての単結晶シリコン膜3に変える。
ングサイトとして単独に用いるものであり、パイポーラ
トランジスタの埋め込みエピタキシャル層に用いられて
いる単結晶シリコン膜のように、外部の電極と電気的に
接続されているものではないので、この単結晶シリコン
膜3の上部にはあらゆる構造の素子を形成することがで
きる。
間施し、シリコン基板1内の重金属等の汚染物を単結晶
シリコン膜3内に偏析させ、素子活性領域となる領域内
の汚染物を取り除く。
純物(Fe)の濃度プロファイルである。これは、シリ
コン基板の表面側にボロン濃度1020atoms/cm
3 、膜厚約300nmのゲッタリングサイトとしての単
結晶シリコン膜を形成した後、このシリコン基板の裏面
側にFeを強制汚染し(Fe濃度:100ppmの酸性
溶液)、1000℃、30分の熱処理を行なったものに
対し、単結晶シリコン膜が形成されている表面側からS
IMS分析して得られたものである。
単結晶シリコン膜中に均一に捕獲されていることが分か
る。すなわち、シリコン基板の裏面側に汚染したFeが
熱処理によってシリコン基板中を拡散し、単結晶シリコ
ン膜に捕獲されていることが分かる。
層にはFeがゲッタリングされていないことから、シリ
コン基板中の高濃度のボロン拡散層よりも、固相エピタ
キシャル成長によって形成され、ボロンが添加された単
結晶シリコン膜の方がゲッタリング効果が高いことが分
かる。
成したボロンが添加されたポリシリコン膜のゲッタリン
グ効果を、前述と同様の方法(SIMS分析)にて検討
してみた。
コン膜と同様にボロンが添加されたポリシリコン膜中に
もFeが均一にゲッタリングされていることが分かっ
た。すなわち、ポリシリコンゲッタリングのゲッタリン
グサイトは、一般に、ポリシリコンの結晶粒界、或いは
ポリシリコン膜とシリコン基板との界面と考えられてい
るが、上記結果から考えると、ポリシリコン膜の結晶粒
界が必ずしもゲッタリングサイトとして必要な訳ではな
く、ポリシリコン結晶粒中若しくは固相エピタキシャル
成長層中の点欠点、又は高濃度の不純物を添加すること
によって発生した点欠陥がゲッタリングサイトとして働
いているものと考えられる。
リシリコン膜でなく単結晶シリコン膜であるため、その
上部に半導体薄膜をエピタキシャル成長によって容易に
形成することができる。このため、上述したポリシリコ
ンゲッタリングの場合とは異なり、別の半導体基板を張
り付けることなく、容易に埋め込みゲッタリングサイト
を形成することができる。
の少数キャリアーの再結合寿命と熱処理温度との関係を
示す特性図である。また、比較のために、本実施例の単
結晶シリコン膜と同じ膜厚の裏面ポリシリコンゲッタリ
ング(比較例1)と、2ステップIG(比較例2)につ
いても調べてみた。
たシリコン基板は、全ての温度領域(600〜1200
℃程度)において、比較例1,2のゲッタリングが施さ
れたシリコン基板よりも、再結合寿命を長くできること
が分かる。
温ほどゲッタリング効果が増しているが、熱処理温度が
高くても従来のゲッタリングよりも十分に高いゲッタリ
ング効果が得られるものである。
膜3を用いた場合に、シリコン基板1の表面に形成した
pn接合における接合リーク電流と熱処理時間との関係
を示す図である。また、比較のために、従来の裏面EG
の一つである裏面ポリシリコン付きウェハーの場合につ
いても調べてみた。
トサイドゲッタリング)は、従来例のゲッタリング(バ
ックサイドゲッタリング)に比べて、低温短時間でもリ
ーク電流が小さく、ゲッタリング効果が高いことが分か
る。
の表面側に形成されているので、裏面側に形成されてい
る場合に比べて、短い時間で済む。このため、今後予想
されるウェハーの大直径化に伴ってウェハー厚さが増大
しても高温の熱処理を長く行なう必要が無く、シリコン
基板に形成された拡散層の再拡散を防止できる。
れば、今後の素子の微細化に要求される高温短時間ある
いは低温の熱処理でもシリコン基板内の汚染物質を十分
に取り除くことができる。
の基板表面に設けられている本実施例のシリコン基板を
用い、半導体集積回路を製造すれば、製造プロセスの最
初の段階からプロセスをスルーした効果的なゲッタリン
グを行なうことができる。
種々のゲッタリングと比べると次のようになる。まず、
本実施例のゲッタリングは、高温気相エピタキシャル成
長によってp/p+ の基板側に形成されるミスフィット
転移に金属不純物をゲッタリングさせる方法とは全く異
なる。
濃度の不純物(ボロン,リン等)が添加された固相エピ
タキシャル成長の単結晶シリコン膜がゲッタリングサイ
トとして働いており、ミスフィット転移によるゲッタリ
ングとはゲッタリングサイトが異なる。
グは、IGと同様にシリコン基板中で過飽和になった不
純物しかゲッタリングできないが、本実施例のゲッタリ
ングは、図4に示したように、高温状態でシリコン基板
中に固溶しているFe等の金属汚染物も効果的にゲッタ
リングできる。
高エネルギーイオン注入によるゲッタリングとを比較す
ると、高エネルギーイオン注入によるゲッタリングで
は、イオン注入による欠陥がゲッタリングサイトとして
働いているため、一旦高温熱処理を施すことによって欠
陥の一部が回復し、ゲッタリング効果は低下する。
タリングサイトをLPCVD等によるアモルファスシリ
コン膜の堆積と、固相成長のための熱処理によって形成
するため、高エネルギーイオン注入により形成するゲッ
タリングサイトよりも遥かに容量の大きいゲッタリング
サイトをシリコン基板に欠陥等のダメージを与えること
なく形成することができる。しかも、実効的には熱処理
を何回行ってもゲッタリング効果は低下しない。
ン濃度はリン拡散の熱処理温度、拡散時間によって決ま
り、高濃度のリン不純物層を形成するには少なくとも8
50℃以上の高温熱処理を数時間施す必要があるが、本
実施例によれば、LPCVD等の堆積方法によって、例
えば、600℃程度の低温で、且つ1020atoms/cm3以
上の高濃度のリンやボロンを含む不純物層(単結晶シリ
コン膜3)を容易に形成できる。
グサイトとしての高濃度のリン不純物層を幅広く形成す
るのが難しいが、本実施例によれば、ゲッタリングサイ
トとしての単結晶シリコン膜を厚く形成できるので、容
量の大きいゲッタリングサイトを容易に設けることがで
きる。すなわち、従来のゲッタリングに比べ、容量の大
きいゲッタリングサイトを容易に形成できるため、ゲッ
タリング効果の持続性の面においても優れている。
タリングサイトの構造を示す断面図である。本実施例が
先の実施例と異なる点は、ゲッタリングサイトとしての
単結晶シリコン膜3が、シリコン基板1の表面の一部に
形成されていることにある。このような構造は以下のよ
うにして形成することができる。例えば、シリコン基板
1の表面を部分的にエッチングし、溝或いは穴を形成し
た後、第1の実施例と同様にして、全面に単結晶シリコ
ン膜3を形成する。その後、単結晶シリコン膜3と同じ
エッチング速度の膜により平坦化し、最後に、エッチバ
ックすることにより完成する。
タリングサイトの構造を示す断面図である。シリコン基
板1の全面には固相エピタキシャル成長によって不純物
(ボロンまたはリン)が添加された単結晶シリコン膜3
が形成され、この単結晶シリコン膜3上にはシリコン薄
膜4が形成されている。このシリコン薄膜4は、例え
ば、気相エピタキシャル成長や、固相エピタキシャル成
長によって形成する。
リングサイトを形成した場合、素子形成層となるシリコ
ン薄膜4に混入した重金属等のゲッタリングによる汚染
物の除去は、素子形成工程中の熱処理により行なわれ
る。
IMS分析による汚染物であるFeの深さ方向の分布図
である。図9からFeはゲッタリングサイトである単結
晶シリコン膜中に均一に捕獲されていることが分かる。
物は、ボロンまたはリンの一方だけでも、ボロンおよび
リンの両方であっても良い。更に、この添加するボロン
またはリンの濃度は、1020atoms/cm3 以上
で、好ましくは1021atoms/cm3 以上にする。
その内部に添加されるドーパントの濃度が、単結晶シリ
コン膜3中に添加される不純物(ボロンまたはリン)の
濃度よりも低ければ良い。
り合わせ技術を用いて、シリコン薄膜の代わりに別のシ
リコン基板を張り付けても良い。すなわち、単結晶シリ
コン膜上に形成する半導体膜や半導体基板等は、どの様
な手法によって形成されても問題ない。
タリングサイトの構造を示す断面図である。本実施例が
第3の実施例と異なる点は、ゲッタリングサイトである
単結晶シリコン膜3が、シリコン基板1の表面に部分的
に形成されていることにある。このような構造は、例え
ば、シリコン基板1の表面を部分的にエッチングし、溝
或いは穴を形成した後、第2の実施例と同様に、全面に
単結晶シリコン膜3を形成し、単結晶シリコン膜3とエ
ッチング速度が等しい膜で平坦化した後、エッチバック
によって単結晶シリコン膜3の埋め込みを行ない、その
後、全面にシリコン薄膜4を堆積することにより形成す
ることができる。
コン膜3を形成し、この単結晶シリコン膜3を部分的に
エッチング除去した後、全面にシリコン薄膜4を堆積し
ても同様な構造が得られる。
されたアモルファスシリコン層をエピタキシャル成長に
よって単結晶シリコン膜に変えても得られる。図8は、
本発明の第5の実施例に係るゲッタリングサイトの構造
を示す断面図である。
リコン基板1の裏面側にもゲッタリングサイトである単
結晶シリコン膜3aが形成されていることにある。本実
施例でも先の実施例と同様な効果が得られるのは勿論の
こと、シリコン基板1の裏面側から混入する重金属等の
汚染物の素子形成領域への拡散を防止することができ
る。
ッタリングサイトの構造を示す断面図である。シリコン
基板1の表面には、固相エピタキシャル成長によって、
ボロンまたはリンの少なくも一方を含む複数の単結晶シ
リコン膜3が形成されている。
の単結晶シリコン膜3を固相エピタキシャル成長させて
形成したり、全面に単結晶シリコン膜3を形成した後
に、この単結晶シリコン膜3をエッチング分離したりす
ることで実現できる。
ッタリングサイトの形成方法を示す工程図である。ま
ず、図11(a)に示すように、シリコン基板1の表面
に複数の溝を形成する。次いでボロンまたはリンの少な
くとも一方が添加されたアモルファスシリコン膜(不図
示)を全面に形成した後、エッチバックを行ない、アモ
ルファスシリコン膜を溝内にのみに残置させる。
タキシャル成長によってアモルファスシリコン膜を単結
晶シリコン膜3に変える。このような方法により、複数
の単結晶シリコン膜3が表面に埋め込まれた構造のゲッ
タリングサイトが得られる。
るものではない。例えば、第1の実施例では、ゲッタリ
ングサイトである単結晶シリコン膜3をシリコン基板1
の素子形成領域となる表面に形成したが、図12に示す
ように、シリコン基板1の裏面全面に形成しても良い
し、また、裏面に部分的に形成しても良い。
合についての効果の説明したが、本発明は、他の汚染
物、例えば、Cu、Ni、Cr等の金属不純物に対して
も有効である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
後の素子の微細化に要求される高温短時間あるいは低温
の熱処理でもシリコン基板内の汚染物質を十分に取り除
くことができる。
を説明するための工程断面図。
トの構造を示す断面図。
プロファイル。
再結合寿命とに関する特性図。
リーク電流とに関する特性図。
トの構造を示す断面図。
トの構造を示す断面図。
トの構造を示す断面図。
プロファイル
イトの構造を示す断面図。
イトの形成方法を示す工程図。
Claims (2)
- 【請求項1】シリコン基板と、このシリコン基板上の少
なくとも一部分に形成され、ピーク濃度が1020 atoms
/cm 2 以上の濃度分布を有するボロンまたはリンの少な
くとも一方を含み、素子が形成されてない単結晶シリコ
ン膜とを有することを特徴とする半導体装置。 - 【請求項2】シリコン基板上の少なくとも一部分に、ピ
ーク濃度が1020 atoms/cm 2 以上の濃度分布を有する
ボロンまたはリンの少なくとも一方を含むアモルファス
シリコン膜を形成する工程と、 前記アモルファスシリコン膜を固相成長により単結晶シ
リコン膜に変える工程と、 熱処理によって、前記シリコン基板内の汚染物質を前記
単結晶シリコン膜内に取り込む工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18292793A JP3579069B2 (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18292793A JP3579069B2 (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0737893A true JPH0737893A (ja) | 1995-02-07 |
JP3579069B2 JP3579069B2 (ja) | 2004-10-20 |
Family
ID=16126814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18292793A Expired - Fee Related JP3579069B2 (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3579069B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
US6277194B1 (en) * | 1999-10-21 | 2001-08-21 | Applied Materials, Inc. | Method for in-situ cleaning of surfaces in a substrate processing chamber |
JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
WO2004086488A1 (ja) * | 2003-03-26 | 2004-10-07 | Komatsu Denshi Kinzoku Kabushiki Kaisha | 半導体エピタキシャルウェーハ |
US6959112B1 (en) | 2001-06-29 | 2005-10-25 | Cognex Technology And Investment Corporation | Method for finding a pattern which may fall partially outside an image |
KR100718265B1 (ko) * | 2005-05-23 | 2007-05-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP2013201275A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置およびその製造方法、基板 |
-
1993
- 1993-07-23 JP JP18292793A patent/JP3579069B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
US6277194B1 (en) * | 1999-10-21 | 2001-08-21 | Applied Materials, Inc. | Method for in-situ cleaning of surfaces in a substrate processing chamber |
US6959112B1 (en) | 2001-06-29 | 2005-10-25 | Cognex Technology And Investment Corporation | Method for finding a pattern which may fall partially outside an image |
JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
JP4534412B2 (ja) * | 2002-06-26 | 2010-09-01 | 株式会社ニコン | 固体撮像装置 |
WO2004086488A1 (ja) * | 2003-03-26 | 2004-10-07 | Komatsu Denshi Kinzoku Kabushiki Kaisha | 半導体エピタキシャルウェーハ |
JPWO2004086488A1 (ja) * | 2003-03-26 | 2006-06-29 | コマツ電子金属株式会社 | 半導体エピタキシャルウェーハ |
KR100718265B1 (ko) * | 2005-05-23 | 2007-05-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP2013201275A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置およびその製造方法、基板 |
US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
Also Published As
Publication number | Publication date |
---|---|
JP3579069B2 (ja) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874348A (en) | Semiconductor wafer and method of manufacturing same | |
US4766086A (en) | Method of gettering a semiconductor device and forming an isolation region therein | |
EP0948037B1 (en) | Method for manufacturing a silicon epitaxial wafer | |
JPH05206146A (ja) | 半導体装置の製造方法 | |
JP2010040864A (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
JPH10223640A (ja) | 半導体基板およびその製造方法 | |
US6111325A (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
KR100647940B1 (ko) | 무결함 영역을 가진 반도체 | |
JP3579069B2 (ja) | 半導体装置の製造方法 | |
JP2755185B2 (ja) | Soi基板 | |
US5342805A (en) | Method of growing a semiconductor material by epilaxy | |
JP5200412B2 (ja) | Soi基板の製造方法 | |
JPH06216137A (ja) | 半導体装置およびその製造方法 | |
JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
JPS6120337A (ja) | 半導体装置の製造方法 | |
US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
JPH05235005A (ja) | 半導体基板及びその製造方法 | |
JPH1174276A (ja) | エピタキシャルシリコン半導体基板とその製造方法 | |
JP4826993B2 (ja) | p型シリコン単結晶ウェーハの製造方法 | |
JP3173392B2 (ja) | 太陽電池素子及びその製造方法 | |
JPH11162991A (ja) | 半導体装置の製造方法 | |
JP3207551B2 (ja) | 半導体装置の製造方法 | |
JPS6065528A (ja) | pn接合形成法 | |
JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
Joshi et al. | Minority Carrier Diffusion Length Improvement in Czochralski Silicon by Aluminum Gettering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20040426 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |