JP2004031677A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2004031677A JP2004031677A JP2002186590A JP2002186590A JP2004031677A JP 2004031677 A JP2004031677 A JP 2004031677A JP 2002186590 A JP2002186590 A JP 2002186590A JP 2002186590 A JP2002186590 A JP 2002186590A JP 2004031677 A JP2004031677 A JP 2004031677A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- imaging device
- region
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 63
- 238000005247 gettering Methods 0.000 claims abstract description 122
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 31
- 229910052742 iron Inorganic materials 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 230000007547 defect Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 25
- 238000011109 contamination Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】固体撮像装置の画素領域の汚染除去に効果的なゲッタリング技術を提示する。
【解決手段】本発明の固体撮像装置は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、単位画素の領域内に、ゲッタリング領域を設けたことを特徴とする。このようなゲッタリング領域は、単位画素と距離的に近いため、固体撮像装置の画素領域に対するゲッタリング能力を顕著に高めることができる。
【選択図】 図３
【解決手段】本発明の固体撮像装置は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、単位画素の領域内に、ゲッタリング領域を設けたことを特徴とする。このようなゲッタリング領域は、単位画素と距離的に近いため、固体撮像装置の画素領域に対するゲッタリング能力を顕著に高めることができる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置に関する。
【０００２】
【従来の技術】
従来、半導体ウェハの裏面にゲッタリング層を形成し、ウェハ内の金属汚染を裏面側に集めて捕捉するゲッタリング技術が知られている。その他、一般的なゲッタリング技術については、『電子通信学会編”ＬＳＩハンドブック”第１版第１刷，３５８頁〜３６４頁，オーム社発行』に記載されている。
【０００３】
また、特開２００２−４３５５７号公報には、固体撮像装置にゲッタリング技術を適用した例が記載されている。この従来公報では、画素領域を取り囲むウェルの外側（主にウェルの下方）にゲッタリング層を層形成している。
【０００４】
【発明が解決しようとする課題】
一般に、固体撮像装置が金属などで汚染されると、その汚染箇所から暗出力が発生し、画像信号のＳ／Ｎを低下させる。
特に、エピタキシャル層に画素領域を形成した場合には、洗浄やエッチング等の形成プロセス中に、固体撮像装置に通常導入される金属不純物に加えて、エピタキシャル層形成時に導入される金属不純物が加わる。このような金属不純物の汚染源としては、エピタキシャル成長の材料ガス中の金属や、プロセス装置（ガス配管など）に使用される金属などが挙げられる。このような金属不純物によって、画像信号のＳ／Ｎは低下する。
【０００５】
そこで、本願発明者は、プロセス装置に多々使用され、暗出力の主要因となる『鉄』について、プロセス過程を想定した汚染実験を行った。この実験では、シリコン基板を９００゜Ｃに加熱した状態で、シリコン基板に鉄を固溶させた。このとき、暗出力などの素子特性を悪化させる鉄汚染は、基板表面から５μｍの深さまで発生していた。
この実験結果から、固体撮像装置のプロセス過程で生じる金属汚染は、表面近傍の画素領域を直に汚染することが想像される。
【０００６】
ところで、上述した従来のゲッタリング技術では、ゲッタリング層を『基板裏面』または『ウェルの下方』に形成する。そのため、ゲッタリング層と画素領域（基板表面）との間隔が実質的に遠く、金属汚染の集中する画素領域に対してゲッタリング能力が不足しやすいという問題点があった。
【０００７】
特に、固体撮像装置の素子微細化が進んでプロセスが低温化すると、ゲッタリング能力が全般に低下するため、画素領域に対する汚染除去の効果が不十分になりやすい。
【０００８】
そこで、本発明は、固体撮像装置（画素領域）の汚染除去に効果的なゲッタリング技術を提示することを目的とする。
【０００９】
【課題を解決するための手段】
以下、本発明について説明する。
《請求項１》
請求項１の固体撮像装置は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、少なくとも一部の単位画素の領域内に、ゲッタリング領域を設けたことを特徴とする。
《請求項２》
請求項２の固体撮像装置は、請求項１に記載の固体撮像装置において、複数の単位画素は、半導体基板に設けたウェルに形成され、ゲッタリング領域は、ウェルの内部に存在することを特徴とする。
《請求項３》
請求項３の固体撮像装置は、請求項１ないし請求項２のいずれか１項に記載の固体撮像装置であって、ゲッタリング領域は、単位画素ごとに独立して設けられることを特徴とする。
《請求項４》
請求項４の固体撮像装置は、請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、単位画素の光電変換を行う層と略等しい深さに形成されることを特徴とする。
《請求項５》
請求項５の固体撮像装置は、請求項１ないし請求項４のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、単位画素の領域内の遮光された箇所に設けられることを特徴とする。
《請求項６》
請求項６の固体撮像装置は、請求項１ないし請求項５のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、平均不純物濃度が１Ｅ２０ｃｍ−３以上の領域であることを特徴とする。
《請求項７》
請求項７の固体撮像装置は、請求項１ないし請求項６のいずれか１項に記載の固体撮像装置において、ゲッタリング領域内の鉄の平均面積濃度が、１Ｅ１０ｃｍ−２以上であることを特徴とする。
《請求項８》
請求項８の固体撮像装置は、請求項１ないし請求項７のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、格子欠陥が存在する領域であることを特徴とする。
《請求項９》
請求項９の固体撮像装置は、請求項１ないし請求項８のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、不純物としてボロン、リン、砒素、およびアンチモンの少なくとも一つを含む領域であることを特徴とする。
《請求項１０》
請求項１０の固体撮像装置は、請求項１ないし請求項９のいずれか１項に記載の固体撮像装置において、定電圧が印加される場所にゲッタリング領域を設けたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面に基づいて本発明にかかる実施形態を説明する。
【００１１】
《第１の実施形態》
図１は、固体撮像装置１０の受光面の構成を示す図である。
図１に示すように、固体撮像装置１０は、アレイ状に配列された単位画素１１と、垂直走査回路などを含む周辺回路１２とから概略構成される。これら複数の単位画素１１は、ウェル１３の内側に形成される。
【００１２】
図２は、この単位画素１１の等価回路を示す図である。
単位画素１１は、入射光を信号電荷に光電変換するホトダイオードＰＤ、リセット用のＭＯＳスイッチＱｒ、信号電荷をホトダイオードＰＤから読み出すためのＭＯＳスイッチＱｔ、読み出した信号電荷を電圧信号に変換する増幅素子Ｑａ、出力行を選択するためのＭＯＳスイッチＱｓとを備えてパターン構成される。
【００１３】
図３は、図１に示すＡ−Ａ′ラインの断面図である。
図３に示すように、ホトダイオードＰＤの開口部分を除いて、単位画素１１の表面は、遮光膜１５で覆われる。
単位画素１１の回路素子を除く領域には、フィールド酸化膜１７が適宜に形成され、隣接する単位画素１１を互いに分離・絶縁する。このフィールド酸化膜１７の下には、ゲッタリング領域２０が形成される。このゲッタリング領域２０は、ボロンなどの平均不純物濃度が下式を満たす高濃度不純物領域である。
１Ｅ２０ｃｍ−３≦平均不純物濃度≦１Ｅ２３ｃｍ−３
この上限値１Ｅ２３ｃｍ−３については、金属ボロンの濃度に略等しい値である。一方、下限値１Ｅ２０ｃｍ−３の根拠については、後述の実験データの説明において詳しく解説する。
【００１４】
また、このゲッタリング領域２０の内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥が存在する。この格子欠陥は、ゲッタリング領域２０内に存在するため、ホトダイオードＰＤの空乏化領域には達しておらず、ホトダイオードＰＤにリーク電流を引き起こすおそれは少ない。
このようなゲッタリング領域２０は、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
【００１５】
例えば、このようなゲッタリング領域２０の形成方法としては、フィールド酸化膜１７の形成前にボロンをイオン注入し、窒素雰囲気中で（９５０゜Ｃ，３０分）のアニール処理を施せばよい。このような処理後、１０００゜Ｃ程度の高温下で酸化を行い、厚いフィールド酸化膜１７をゲッタリング領域２０の上に形成する。
また、ゲッタリング領域２０の別の形成方法としては、フィールド酸化膜１７を通して、高エネルギーイオン注入法によりボロンをフィールド酸化膜１７の下に導入してもよい。
【００１６】
（第１の実施形態の効果など）
上述したゲッタリング領域２０は、次のような特徴を有する。
【００１７】
（Ａ）ゲッタリング領域２０は、単位画素１１を回路形成する領域内（または、単位画素１１を回路形成する複数層の中）に設けられる。したがって、上述した従来技術よりも、ゲッタリング領域２０と単位画素１１との間隔が実質的に短縮され、単位画素１１に対する高いゲッタリング効果を得ることができる。その結果、ゲッタリング領域２０は、金属汚染の影響を受けやすい単位画素１１に対して強力にゲッタリング効果を発揮し、固体撮像装置１０のＳ／Ｎを高めることが容易となる。
【００１８】
（Ｂ）ゲッタリング領域２０は、単位画素１１を取り囲むウェル１３の内部に存在する。したがって、ゲッタリング領域２０は、ウェル１３の内側から単位画素１１に直に作用して、より高いゲッタリング効果を得ることができる。
【００１９】
（Ｃ）ゲッタリング領域２０は、ホトダイオードＰＤの空乏化領域と略等しい深さに形成されている。したがって、ホトダイオードＰＤの空乏化領域に対して高いゲッタリング効果を得ることができる。その結果、ホトダイオードＰＤの空乏化領域に存在する汚染金属を顕著に引き出し、この空乏化領域内で発生する暗出力を顕著に低減することが可能になる。その結果、固体撮像装置１０のＳ／Ｎを確実に高めることが可能になる。
【００２０】
（Ｄ）ゲッタリング領域２０は、遮光膜１５によって遮光された箇所に設けられている。そのため、固体撮像装置１０が光照射下にあっても、ゲッタリング領域２０は暗状態に保たれる。通常、ゲッタリング領域２０内においてボロンと対をなす重金属のドナーは、白色光の照射によって一部が乖離する。しかしながら、本実施形態では、ゲッタリング領域２０が暗状態に置かれるため、捕捉した金属の乖離が少なく、より安定したゲッタリング効果を持続的に得ることが可能になる。
【００２１】
（Ｅ）ゲッタリング領域２０には、格子欠陥が存在する。格子欠陥はその不規則的な構造から周囲の結晶に格子歪を及ぼす。この格子歪みは、重金属類のゲッタリング中心として働く。したがって、ゲッタリング領域２０は、この格子歪のゲッタリング作用によって、金属汚染を更に有効に捕捉することが可能になる。
次に、別の実施形態について説明する。
【００２２】
《第２の実施形態》
第２の実施形態における単位画素の構成は、第１の実施形態（図１，図２）と同様であるため、ここでの説明を省略する。
図４は、図１に示すＢ−Ｂ′ラインの断面図である。
図４に示すように、第２の実施形態では、ＭＯＳスイッチＱｒの領域（リセット電圧が印加される領域）、増幅素子Ｑａのドレイン領域、およびＭＯＳスイッチＱｓの領域（垂直読み出し線と接続される領域）に、ゲッタリング領域２０ａを設ける。これらのゲッタリング領域２０ａには、不純物として例えばリンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。
【００２３】
また、このゲッタリング領域２０ａの内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥も存在する。
これらゲッタリング領域２０ａの形成方法としては、例えば、イオン注入法により半導体基板の表面からリンを導入し、その後、例えば窒素雰囲気中９５０゜Ｃ以下の温度で３０分程度アニールしてリンを活性化すればよい。
このようなゲッタリング領域２０ａは、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
【００２４】
（第２の実施形態の効果など）
このように、第２の実施形態では、ゲッタリング領域２０ａを追加する。そのため、第１の実施形態で説明したゲッタリング効果をさらに高めることが可能になる。
次に、別の実施形態について説明する。
【００２５】
《第３の実施形態》
図５は、固体撮像装置３０の受光面の構成を示す図である。
図５に示すように、固体撮像装置３０は、アレイ状に配列された単位画素４１と、垂直走査回路などを含む周辺回路４２とから概略構成される。
図６は、この単位画素４１の等価回路を示す図である。
【００２６】
単位画素４１は、入射光を信号電荷に光電変換するホトダイオードＰＤ、信号電荷をホトダイオードＰＤから読み出すためのＭＯＳスイッチＱｔ、リセット用のＭＯＳスイッチＱｒ、読み出した信号電荷を電圧信号に変換する接合型ＦＥＴの増幅素子Ｑａとを備えてパターン構成される。
図７は、図５に示すＣ−Ｃ′ラインの断面図である。
【００２７】
図８は、図５に示すＤ−Ｄ′ラインの断面図である。
図７および図８に示すように、第３の実施形態では、ＭＯＳスイッチＱｒの主電極３２（リセット電圧を印加する側）、および増幅素子Ｑａのドレイン３３に、ゲッタリング領域３２ａ，３３ａをそれぞれ設ける。このゲッタリング領域３２ａには、例えばボロンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。またゲッタリング領域３３ａには、例えばリンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。
【００２８】
さらに、これらのゲッタリング領域３２ａ，３３ａの内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥も存在する。
これらゲッタリング領域３２ａ，３３ａの形成方法としては、例えばイオン注入法によりフッ化ボロンやリンを導入し、その後、例えば窒素雰囲気中９５０゜Ｃ以下の温度で３０分程度アニールすればよい。
【００２９】
このようなゲッタリング領域３２ａ、３３ａは、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
なお、第３の実施形態では、半導体基板に対して、従来技術であるイントリンシックゲッタリング（ＩＧ）処理を施し、微小欠陥領域（バルクマイクロデフォルトＢＭＤ）３１ｂと、基板表面の無欠陥領域（ＤＺ領域）３１ａとを形成している。
この微小欠陥領域３１ｂによって、単位画素４１の領域の下方からも金属汚染を捕捉することが可能になり、より確実なゲッタリング効果を得ることが可能になる。
【００３０】
（第３の実施形態の効果など）
第３の実施形態においても、ゲッタリング領域３２ａ，３３ａによって、第１の実施形態と同様の効果を得ることが可能になる。
さらに、第３の実施形態では、下記３点のような効果を得ることもできる。
【００３１】
（１） 一般に、従来のゲッタリング技術では、ゲッタリング層を基板単位やウェル単位に設けるため、ゲッタリング層のサイズが大きかった。このようなゲッタリング層は、サイズが大きい上に不純物や欠陥を高濃度に含むため、単位画素の素子構造や機能や動作に悪影響を及ばさないようにすることが難しい。そのため、従来は、ゲッタリング層と単位画素とを充分に離して設計する必要があった。
しかしながら、本実施形態では、ゲッタリング領域３２ａ，３３ａを、単位画素４１ごとに独立した形状に設計する。したがって、単位画素４１の素子構造や機能や動作に支障のない場所を選んで、ゲッタリング領域を局所的に配置することが可能になる。その結果、単位画素４１に対してより強力なゲッタリング作用を及ぼしつつ、かつ単位画素４１の素子構造や機能や動作に及ぼす悪影響を確実に少なくできる。
【００３２】
（２） 第３の実施形態では、ゲッタリング領域３２ａ，３３ａを、単位画素４１を構成する回路素子の一部領域に形成する。そのため、もとから存在する一部領域のサイズが若干拡大することはあっても、ゲッタリング領域専用に新たな場所を確保する必要がない。そのため、限られた単位画素４１の領域内にゲッタリング領域３２ａ，３３ａを追加しているにもかかわらず、単位画素４１の無用なサイズ拡大、チップサイズの拡大、および有効受光面積の縮小といった弊害が極めて少ない。
【００３３】
（３） 第３の実施形態では、定電圧が印加される場所を特に選んで、ゲッタリング領域３２ａ，３３ａを設けている。このような場所は、定電圧回路やアースラインによって回路的に低インピーダンスに維持される。そのため、ゲッタリング領域３２ａ，３３ａ内に捕捉した汚染物質が暗電流を発生しても、その暗電流を速やかに吸収することができる。その結果、捕捉後の汚染物質が発生する暗電流を確実に封じ込め、画像信号のＳ／Ｎを更に高めることが可能になる。
なお、第３の実施形態では、定電圧がもともと印加されている場所を選んで、ゲッタリング領域を配置したが、発明としてはこれに限定されるものではない。新規にゲッタリング領域を配置する場合には、そのゲッタリング領域に定電圧ラインを新たに配線接続してもよい。
【００３４】
《実験データ》
ここでは、本発明におけるゲッタリング領域の平均不純物濃度と、固体撮像装置の暗出力との関係を実験データを用いて検証する。
以下、この実験の手順について説明する。まず、第１〜第３の実施形態で説明したように、単位画素の領域内にゲッタリング領域を設けた固体撮像装置を多数準備する。これらの試料は、ゲッタリング領域に導入するボロン濃度が種々に変更されている。
【００３５】
これらの試料に対し、鉄を９００゜Ｃで最大固溶度４．２Ｅ１３ｃｍ−３まで含ませる。このような鉄汚染の後、各試料について暗出力を計測する。
図９は、このように計測された暗出力と、ゲッタリング領域におけるボロンの平均不純物濃度との関係をプロットしたものである。
この図９の実験結果から、ゲッタリング領域の平均不純物濃度を１Ｅ２０ｃｍ−３まで上げると、急激に暗出力が半減することが分かる。この平均不純物濃度１Ｅ２０ｃｍ−３の付近において、暗出力の減少カーブの変曲点が現れ、それまでの急激な暗出力の減少傾向が若干緩やかに変化する。なお、この平均不純物濃度１Ｅ２０ｃｍ−３を超えても更に暗出力の減少傾向は続き、ついに平均不純物濃度２Ｅ２０ｃｍ−３において暗出力がほぼゼロ（すなわち計測限界以下）になる。
【００３６】
この実験結果から、単位画素の領域内に形成するゲッタリング領域については、平均不純物濃度を１Ｅ２０ｃｍ−３以上（さらに好ましくは２Ｅ２０ｃｍ−３以上）に設定することが好ましい。このような平均不純物濃度の設定により、固体撮像装置の暗出力を半分程度（あるいはほぼゼロ）まで減少させることが可能になる。
なお、暗出力が半減したことから、ゲッタリング領域が単位画素内の鉄汚染を半分程度まで捕捉したと推定すると、このときのゲッタリング領域内の鉄の平均面積濃度は、下式により１Ｅ１０ｃｍ−２程度となる。
（４．２Ｅ１３ｃｍ−３）×（汚染深さ５μｍ）／２≒１Ｅ１０ｃｍ−２
【００３７】
したがって、鉄が本来存在しない単位画素内の高濃度不純物領域において、鉄の平均面積濃度が高濃度（一例として、１Ｅ１０ｃｍ−２以上）を示した場合、その高濃度不純物領域は本発明のゲッタリング領域であると断定できる。
ただし、鉄の汚染量に従って、ゲッタリング領域内の鉄の平均面積濃度は当然ながら変化する。そのため、鉄の平均面積濃度が低濃度（一例として、１Ｅ１０ｃｍ−２未満）であるからといって、本発明のゲッタリング領域ではないと一概に断定できない。
【００３８】
《実施形態の補足事項》
なお、上述した実施形態では、不純物導入によりゲッタリング領域を形成している。この不純物導入は、上述した実施形態のように局所的にゲッタリング領域を形成する方法として特に好ましい。しかしながら、本発明は、このようなゲッタリング領域の形成方法に限定されるものではない。例えば、加工ひずみによりゲッタリング領域を形成してもよい。また、膜形成によりゲッタリング領域を形成してもよい。あるいは、熱処理雰囲気を制御することによってゲッタリング領域を形成してもよい。
【００３９】
また、上述した実施形態では、ボロンまたはリンを導入してゲッタリング領域を形成している。特に、ボロンは、画素領域の主たる汚染物質である鉄をゲッタリングする上で高い効果を発揮する。しかしながら、本発明は、このような不純物に限定されるものではない。例えば、ゲッタリング領域を形成するための不純物としては、ボロン、リン、砒素、およびアンチモンの少なくとも一つが好ましい。
【００４０】
【発明の効果】
以上説明したように、本発明では、ゲッタリング領域を、単位画素の領域内に形成する。したがって、従来技術よりも、ゲッタリング領域と単位画素との間隔が近く、単位画素に対するゲッタリング効果を高めることが可能になる。その結果、暗出力の少ない固体撮像装置を実現することが容易となる。
【図面の簡単な説明】
【図１】固体撮像装置１０の受光面の構成を示す図である。
【図２】単位画素１１の等価回路を示す図である。
【図３】図１に示すＡ−Ａ′ラインの断面図である。
【図４】図１に示すＢ−Ｂ′ラインの断面図である。
【図５】固体撮像装置３０の受光面の構成を示す図である。
【図６】単位画素４１の等価回路を示す図である。
【図７】図５に示すＣ−Ｃ′ラインの断面図である。
【図８】図５に示すＤ−Ｄ′ラインの断面図である。
【図９】『ゲッタリング領域の平均不純物濃度』と『固体撮像装置の暗出力』との関係を示す実験データである。
【符号の説明】
ＰＤ ホトダイオード
Ｑａ 増幅素子
Ｑｒ、Ｑｔ、Ｑｓ ＭＯＳスイッチ
１０ 固体撮像装置
１１ 単位画素
１２ 周辺回路
１３ ウェル
１５ 遮光膜
１７ フィールド酸化膜
２０ ゲッタリング領域
２０ａ ゲッタリング領域
３０ 固体撮像装置
３２ａ ゲッタリング領域
３３ａ ゲッタリング領域
４１ 単位画素
４２ 周辺回路
【発明の属する技術分野】
本発明は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置に関する。
【０００２】
【従来の技術】
従来、半導体ウェハの裏面にゲッタリング層を形成し、ウェハ内の金属汚染を裏面側に集めて捕捉するゲッタリング技術が知られている。その他、一般的なゲッタリング技術については、『電子通信学会編”ＬＳＩハンドブック”第１版第１刷，３５８頁〜３６４頁，オーム社発行』に記載されている。
【０００３】
また、特開２００２−４３５５７号公報には、固体撮像装置にゲッタリング技術を適用した例が記載されている。この従来公報では、画素領域を取り囲むウェルの外側（主にウェルの下方）にゲッタリング層を層形成している。
【０００４】
【発明が解決しようとする課題】
一般に、固体撮像装置が金属などで汚染されると、その汚染箇所から暗出力が発生し、画像信号のＳ／Ｎを低下させる。
特に、エピタキシャル層に画素領域を形成した場合には、洗浄やエッチング等の形成プロセス中に、固体撮像装置に通常導入される金属不純物に加えて、エピタキシャル層形成時に導入される金属不純物が加わる。このような金属不純物の汚染源としては、エピタキシャル成長の材料ガス中の金属や、プロセス装置（ガス配管など）に使用される金属などが挙げられる。このような金属不純物によって、画像信号のＳ／Ｎは低下する。
【０００５】
そこで、本願発明者は、プロセス装置に多々使用され、暗出力の主要因となる『鉄』について、プロセス過程を想定した汚染実験を行った。この実験では、シリコン基板を９００゜Ｃに加熱した状態で、シリコン基板に鉄を固溶させた。このとき、暗出力などの素子特性を悪化させる鉄汚染は、基板表面から５μｍの深さまで発生していた。
この実験結果から、固体撮像装置のプロセス過程で生じる金属汚染は、表面近傍の画素領域を直に汚染することが想像される。
【０００６】
ところで、上述した従来のゲッタリング技術では、ゲッタリング層を『基板裏面』または『ウェルの下方』に形成する。そのため、ゲッタリング層と画素領域（基板表面）との間隔が実質的に遠く、金属汚染の集中する画素領域に対してゲッタリング能力が不足しやすいという問題点があった。
【０００７】
特に、固体撮像装置の素子微細化が進んでプロセスが低温化すると、ゲッタリング能力が全般に低下するため、画素領域に対する汚染除去の効果が不十分になりやすい。
【０００８】
そこで、本発明は、固体撮像装置（画素領域）の汚染除去に効果的なゲッタリング技術を提示することを目的とする。
【０００９】
【課題を解決するための手段】
以下、本発明について説明する。
《請求項１》
請求項１の固体撮像装置は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、少なくとも一部の単位画素の領域内に、ゲッタリング領域を設けたことを特徴とする。
《請求項２》
請求項２の固体撮像装置は、請求項１に記載の固体撮像装置において、複数の単位画素は、半導体基板に設けたウェルに形成され、ゲッタリング領域は、ウェルの内部に存在することを特徴とする。
《請求項３》
請求項３の固体撮像装置は、請求項１ないし請求項２のいずれか１項に記載の固体撮像装置であって、ゲッタリング領域は、単位画素ごとに独立して設けられることを特徴とする。
《請求項４》
請求項４の固体撮像装置は、請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、単位画素の光電変換を行う層と略等しい深さに形成されることを特徴とする。
《請求項５》
請求項５の固体撮像装置は、請求項１ないし請求項４のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、単位画素の領域内の遮光された箇所に設けられることを特徴とする。
《請求項６》
請求項６の固体撮像装置は、請求項１ないし請求項５のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、平均不純物濃度が１Ｅ２０ｃｍ−３以上の領域であることを特徴とする。
《請求項７》
請求項７の固体撮像装置は、請求項１ないし請求項６のいずれか１項に記載の固体撮像装置において、ゲッタリング領域内の鉄の平均面積濃度が、１Ｅ１０ｃｍ−２以上であることを特徴とする。
《請求項８》
請求項８の固体撮像装置は、請求項１ないし請求項７のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、格子欠陥が存在する領域であることを特徴とする。
《請求項９》
請求項９の固体撮像装置は、請求項１ないし請求項８のいずれか１項に記載の固体撮像装置において、ゲッタリング領域は、不純物としてボロン、リン、砒素、およびアンチモンの少なくとも一つを含む領域であることを特徴とする。
《請求項１０》
請求項１０の固体撮像装置は、請求項１ないし請求項９のいずれか１項に記載の固体撮像装置において、定電圧が印加される場所にゲッタリング領域を設けたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面に基づいて本発明にかかる実施形態を説明する。
【００１１】
《第１の実施形態》
図１は、固体撮像装置１０の受光面の構成を示す図である。
図１に示すように、固体撮像装置１０は、アレイ状に配列された単位画素１１と、垂直走査回路などを含む周辺回路１２とから概略構成される。これら複数の単位画素１１は、ウェル１３の内側に形成される。
【００１２】
図２は、この単位画素１１の等価回路を示す図である。
単位画素１１は、入射光を信号電荷に光電変換するホトダイオードＰＤ、リセット用のＭＯＳスイッチＱｒ、信号電荷をホトダイオードＰＤから読み出すためのＭＯＳスイッチＱｔ、読み出した信号電荷を電圧信号に変換する増幅素子Ｑａ、出力行を選択するためのＭＯＳスイッチＱｓとを備えてパターン構成される。
【００１３】
図３は、図１に示すＡ−Ａ′ラインの断面図である。
図３に示すように、ホトダイオードＰＤの開口部分を除いて、単位画素１１の表面は、遮光膜１５で覆われる。
単位画素１１の回路素子を除く領域には、フィールド酸化膜１７が適宜に形成され、隣接する単位画素１１を互いに分離・絶縁する。このフィールド酸化膜１７の下には、ゲッタリング領域２０が形成される。このゲッタリング領域２０は、ボロンなどの平均不純物濃度が下式を満たす高濃度不純物領域である。
１Ｅ２０ｃｍ−３≦平均不純物濃度≦１Ｅ２３ｃｍ−３
この上限値１Ｅ２３ｃｍ−３については、金属ボロンの濃度に略等しい値である。一方、下限値１Ｅ２０ｃｍ−３の根拠については、後述の実験データの説明において詳しく解説する。
【００１４】
また、このゲッタリング領域２０の内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥が存在する。この格子欠陥は、ゲッタリング領域２０内に存在するため、ホトダイオードＰＤの空乏化領域には達しておらず、ホトダイオードＰＤにリーク電流を引き起こすおそれは少ない。
このようなゲッタリング領域２０は、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
【００１５】
例えば、このようなゲッタリング領域２０の形成方法としては、フィールド酸化膜１７の形成前にボロンをイオン注入し、窒素雰囲気中で（９５０゜Ｃ，３０分）のアニール処理を施せばよい。このような処理後、１０００゜Ｃ程度の高温下で酸化を行い、厚いフィールド酸化膜１７をゲッタリング領域２０の上に形成する。
また、ゲッタリング領域２０の別の形成方法としては、フィールド酸化膜１７を通して、高エネルギーイオン注入法によりボロンをフィールド酸化膜１７の下に導入してもよい。
【００１６】
（第１の実施形態の効果など）
上述したゲッタリング領域２０は、次のような特徴を有する。
【００１７】
（Ａ）ゲッタリング領域２０は、単位画素１１を回路形成する領域内（または、単位画素１１を回路形成する複数層の中）に設けられる。したがって、上述した従来技術よりも、ゲッタリング領域２０と単位画素１１との間隔が実質的に短縮され、単位画素１１に対する高いゲッタリング効果を得ることができる。その結果、ゲッタリング領域２０は、金属汚染の影響を受けやすい単位画素１１に対して強力にゲッタリング効果を発揮し、固体撮像装置１０のＳ／Ｎを高めることが容易となる。
【００１８】
（Ｂ）ゲッタリング領域２０は、単位画素１１を取り囲むウェル１３の内部に存在する。したがって、ゲッタリング領域２０は、ウェル１３の内側から単位画素１１に直に作用して、より高いゲッタリング効果を得ることができる。
【００１９】
（Ｃ）ゲッタリング領域２０は、ホトダイオードＰＤの空乏化領域と略等しい深さに形成されている。したがって、ホトダイオードＰＤの空乏化領域に対して高いゲッタリング効果を得ることができる。その結果、ホトダイオードＰＤの空乏化領域に存在する汚染金属を顕著に引き出し、この空乏化領域内で発生する暗出力を顕著に低減することが可能になる。その結果、固体撮像装置１０のＳ／Ｎを確実に高めることが可能になる。
【００２０】
（Ｄ）ゲッタリング領域２０は、遮光膜１５によって遮光された箇所に設けられている。そのため、固体撮像装置１０が光照射下にあっても、ゲッタリング領域２０は暗状態に保たれる。通常、ゲッタリング領域２０内においてボロンと対をなす重金属のドナーは、白色光の照射によって一部が乖離する。しかしながら、本実施形態では、ゲッタリング領域２０が暗状態に置かれるため、捕捉した金属の乖離が少なく、より安定したゲッタリング効果を持続的に得ることが可能になる。
【００２１】
（Ｅ）ゲッタリング領域２０には、格子欠陥が存在する。格子欠陥はその不規則的な構造から周囲の結晶に格子歪を及ぼす。この格子歪みは、重金属類のゲッタリング中心として働く。したがって、ゲッタリング領域２０は、この格子歪のゲッタリング作用によって、金属汚染を更に有効に捕捉することが可能になる。
次に、別の実施形態について説明する。
【００２２】
《第２の実施形態》
第２の実施形態における単位画素の構成は、第１の実施形態（図１，図２）と同様であるため、ここでの説明を省略する。
図４は、図１に示すＢ−Ｂ′ラインの断面図である。
図４に示すように、第２の実施形態では、ＭＯＳスイッチＱｒの領域（リセット電圧が印加される領域）、増幅素子Ｑａのドレイン領域、およびＭＯＳスイッチＱｓの領域（垂直読み出し線と接続される領域）に、ゲッタリング領域２０ａを設ける。これらのゲッタリング領域２０ａには、不純物として例えばリンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。
【００２３】
また、このゲッタリング領域２０ａの内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥も存在する。
これらゲッタリング領域２０ａの形成方法としては、例えば、イオン注入法により半導体基板の表面からリンを導入し、その後、例えば窒素雰囲気中９５０゜Ｃ以下の温度で３０分程度アニールしてリンを活性化すればよい。
このようなゲッタリング領域２０ａは、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
【００２４】
（第２の実施形態の効果など）
このように、第２の実施形態では、ゲッタリング領域２０ａを追加する。そのため、第１の実施形態で説明したゲッタリング効果をさらに高めることが可能になる。
次に、別の実施形態について説明する。
【００２５】
《第３の実施形態》
図５は、固体撮像装置３０の受光面の構成を示す図である。
図５に示すように、固体撮像装置３０は、アレイ状に配列された単位画素４１と、垂直走査回路などを含む周辺回路４２とから概略構成される。
図６は、この単位画素４１の等価回路を示す図である。
【００２６】
単位画素４１は、入射光を信号電荷に光電変換するホトダイオードＰＤ、信号電荷をホトダイオードＰＤから読み出すためのＭＯＳスイッチＱｔ、リセット用のＭＯＳスイッチＱｒ、読み出した信号電荷を電圧信号に変換する接合型ＦＥＴの増幅素子Ｑａとを備えてパターン構成される。
図７は、図５に示すＣ−Ｃ′ラインの断面図である。
【００２７】
図８は、図５に示すＤ−Ｄ′ラインの断面図である。
図７および図８に示すように、第３の実施形態では、ＭＯＳスイッチＱｒの主電極３２（リセット電圧を印加する側）、および増幅素子Ｑａのドレイン３３に、ゲッタリング領域３２ａ，３３ａをそれぞれ設ける。このゲッタリング領域３２ａには、例えばボロンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。またゲッタリング領域３３ａには、例えばリンが１Ｅ２０ｃｍ−３以上の平均不純物濃度で導入される。
【００２８】
さらに、これらのゲッタリング領域３２ａ，３３ａの内部には、転位ループや積層欠陥あるいは空孔等の格子欠陥も存在する。
これらゲッタリング領域３２ａ，３３ａの形成方法としては、例えばイオン注入法によりフッ化ボロンやリンを導入し、その後、例えば窒素雰囲気中９５０゜Ｃ以下の温度で３０分程度アニールすればよい。
【００２９】
このようなゲッタリング領域３２ａ、３３ａは、鉄汚染を捕捉することにより、鉄の平均面積濃度が結果的に１Ｅ１０ｃｍ−２以上を示す。
なお、第３の実施形態では、半導体基板に対して、従来技術であるイントリンシックゲッタリング（ＩＧ）処理を施し、微小欠陥領域（バルクマイクロデフォルトＢＭＤ）３１ｂと、基板表面の無欠陥領域（ＤＺ領域）３１ａとを形成している。
この微小欠陥領域３１ｂによって、単位画素４１の領域の下方からも金属汚染を捕捉することが可能になり、より確実なゲッタリング効果を得ることが可能になる。
【００３０】
（第３の実施形態の効果など）
第３の実施形態においても、ゲッタリング領域３２ａ，３３ａによって、第１の実施形態と同様の効果を得ることが可能になる。
さらに、第３の実施形態では、下記３点のような効果を得ることもできる。
【００３１】
（１） 一般に、従来のゲッタリング技術では、ゲッタリング層を基板単位やウェル単位に設けるため、ゲッタリング層のサイズが大きかった。このようなゲッタリング層は、サイズが大きい上に不純物や欠陥を高濃度に含むため、単位画素の素子構造や機能や動作に悪影響を及ばさないようにすることが難しい。そのため、従来は、ゲッタリング層と単位画素とを充分に離して設計する必要があった。
しかしながら、本実施形態では、ゲッタリング領域３２ａ，３３ａを、単位画素４１ごとに独立した形状に設計する。したがって、単位画素４１の素子構造や機能や動作に支障のない場所を選んで、ゲッタリング領域を局所的に配置することが可能になる。その結果、単位画素４１に対してより強力なゲッタリング作用を及ぼしつつ、かつ単位画素４１の素子構造や機能や動作に及ぼす悪影響を確実に少なくできる。
【００３２】
（２） 第３の実施形態では、ゲッタリング領域３２ａ，３３ａを、単位画素４１を構成する回路素子の一部領域に形成する。そのため、もとから存在する一部領域のサイズが若干拡大することはあっても、ゲッタリング領域専用に新たな場所を確保する必要がない。そのため、限られた単位画素４１の領域内にゲッタリング領域３２ａ，３３ａを追加しているにもかかわらず、単位画素４１の無用なサイズ拡大、チップサイズの拡大、および有効受光面積の縮小といった弊害が極めて少ない。
【００３３】
（３） 第３の実施形態では、定電圧が印加される場所を特に選んで、ゲッタリング領域３２ａ，３３ａを設けている。このような場所は、定電圧回路やアースラインによって回路的に低インピーダンスに維持される。そのため、ゲッタリング領域３２ａ，３３ａ内に捕捉した汚染物質が暗電流を発生しても、その暗電流を速やかに吸収することができる。その結果、捕捉後の汚染物質が発生する暗電流を確実に封じ込め、画像信号のＳ／Ｎを更に高めることが可能になる。
なお、第３の実施形態では、定電圧がもともと印加されている場所を選んで、ゲッタリング領域を配置したが、発明としてはこれに限定されるものではない。新規にゲッタリング領域を配置する場合には、そのゲッタリング領域に定電圧ラインを新たに配線接続してもよい。
【００３４】
《実験データ》
ここでは、本発明におけるゲッタリング領域の平均不純物濃度と、固体撮像装置の暗出力との関係を実験データを用いて検証する。
以下、この実験の手順について説明する。まず、第１〜第３の実施形態で説明したように、単位画素の領域内にゲッタリング領域を設けた固体撮像装置を多数準備する。これらの試料は、ゲッタリング領域に導入するボロン濃度が種々に変更されている。
【００３５】
これらの試料に対し、鉄を９００゜Ｃで最大固溶度４．２Ｅ１３ｃｍ−３まで含ませる。このような鉄汚染の後、各試料について暗出力を計測する。
図９は、このように計測された暗出力と、ゲッタリング領域におけるボロンの平均不純物濃度との関係をプロットしたものである。
この図９の実験結果から、ゲッタリング領域の平均不純物濃度を１Ｅ２０ｃｍ−３まで上げると、急激に暗出力が半減することが分かる。この平均不純物濃度１Ｅ２０ｃｍ−３の付近において、暗出力の減少カーブの変曲点が現れ、それまでの急激な暗出力の減少傾向が若干緩やかに変化する。なお、この平均不純物濃度１Ｅ２０ｃｍ−３を超えても更に暗出力の減少傾向は続き、ついに平均不純物濃度２Ｅ２０ｃｍ−３において暗出力がほぼゼロ（すなわち計測限界以下）になる。
【００３６】
この実験結果から、単位画素の領域内に形成するゲッタリング領域については、平均不純物濃度を１Ｅ２０ｃｍ−３以上（さらに好ましくは２Ｅ２０ｃｍ−３以上）に設定することが好ましい。このような平均不純物濃度の設定により、固体撮像装置の暗出力を半分程度（あるいはほぼゼロ）まで減少させることが可能になる。
なお、暗出力が半減したことから、ゲッタリング領域が単位画素内の鉄汚染を半分程度まで捕捉したと推定すると、このときのゲッタリング領域内の鉄の平均面積濃度は、下式により１Ｅ１０ｃｍ−２程度となる。
（４．２Ｅ１３ｃｍ−３）×（汚染深さ５μｍ）／２≒１Ｅ１０ｃｍ−２
【００３７】
したがって、鉄が本来存在しない単位画素内の高濃度不純物領域において、鉄の平均面積濃度が高濃度（一例として、１Ｅ１０ｃｍ−２以上）を示した場合、その高濃度不純物領域は本発明のゲッタリング領域であると断定できる。
ただし、鉄の汚染量に従って、ゲッタリング領域内の鉄の平均面積濃度は当然ながら変化する。そのため、鉄の平均面積濃度が低濃度（一例として、１Ｅ１０ｃｍ−２未満）であるからといって、本発明のゲッタリング領域ではないと一概に断定できない。
【００３８】
《実施形態の補足事項》
なお、上述した実施形態では、不純物導入によりゲッタリング領域を形成している。この不純物導入は、上述した実施形態のように局所的にゲッタリング領域を形成する方法として特に好ましい。しかしながら、本発明は、このようなゲッタリング領域の形成方法に限定されるものではない。例えば、加工ひずみによりゲッタリング領域を形成してもよい。また、膜形成によりゲッタリング領域を形成してもよい。あるいは、熱処理雰囲気を制御することによってゲッタリング領域を形成してもよい。
【００３９】
また、上述した実施形態では、ボロンまたはリンを導入してゲッタリング領域を形成している。特に、ボロンは、画素領域の主たる汚染物質である鉄をゲッタリングする上で高い効果を発揮する。しかしながら、本発明は、このような不純物に限定されるものではない。例えば、ゲッタリング領域を形成するための不純物としては、ボロン、リン、砒素、およびアンチモンの少なくとも一つが好ましい。
【００４０】
【発明の効果】
以上説明したように、本発明では、ゲッタリング領域を、単位画素の領域内に形成する。したがって、従来技術よりも、ゲッタリング領域と単位画素との間隔が近く、単位画素に対するゲッタリング効果を高めることが可能になる。その結果、暗出力の少ない固体撮像装置を実現することが容易となる。
【図面の簡単な説明】
【図１】固体撮像装置１０の受光面の構成を示す図である。
【図２】単位画素１１の等価回路を示す図である。
【図３】図１に示すＡ−Ａ′ラインの断面図である。
【図４】図１に示すＢ−Ｂ′ラインの断面図である。
【図５】固体撮像装置３０の受光面の構成を示す図である。
【図６】単位画素４１の等価回路を示す図である。
【図７】図５に示すＣ−Ｃ′ラインの断面図である。
【図８】図５に示すＤ−Ｄ′ラインの断面図である。
【図９】『ゲッタリング領域の平均不純物濃度』と『固体撮像装置の暗出力』との関係を示す実験データである。
【符号の説明】
ＰＤ ホトダイオード
Ｑａ 増幅素子
Ｑｒ、Ｑｔ、Ｑｓ ＭＯＳスイッチ
１０ 固体撮像装置
１１ 単位画素
１２ 周辺回路
１３ ウェル
１５ 遮光膜
１７ フィールド酸化膜
２０ ゲッタリング領域
２０ａ ゲッタリング領域
３０ 固体撮像装置
３２ａ ゲッタリング領域
３３ａ ゲッタリング領域
４１ 単位画素
４２ 周辺回路
Claims (10)
- 入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、
少なくとも一部の前記単位画素の領域内に、ゲッタリング領域を設けた
ことを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
複数の前記単位画素は、半導体基板に設けたウェルに形成され、
前記ゲッタリング領域は、前記ウェルの内部に存在する
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項２のいずれか１項に記載の固体撮像装置であって、
前記ゲッタリング領域は、前記単位画素ごとに独立して設けられる
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域は、前記単位画素の光電変換を行う層と略等しい深さに形成される
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項４のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域は、前記単位画素の領域内の遮光された箇所に設けられる
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項５のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域は、平均不純物濃度が１Ｅ２０ｃｍ−３以上の領域である
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項６のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域内の鉄の平均面積濃度が、１Ｅ１０ｃｍ−２以上である
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項７のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域は、格子欠陥が存在する領域である
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項８のいずれか１項に記載の固体撮像装置において、
前記ゲッタリング領域は、不純物としてボロン、リン、砒素、およびアンチモンの少なくとも一つを含む領域である
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項９のいずれか１項に記載の固体撮像装置において、
定電圧が印加される場所に前記ゲッタリング領域を設けた
ことを特徴とする固体撮像装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186590A JP4534412B2 (ja) | 2002-06-26 | 2002-06-26 | 固体撮像装置 |
| CNB038152177A CN100463197C (zh) | 2002-06-26 | 2003-06-17 | 固体摄像器件 |
| AU2003241706A AU2003241706A1 (en) | 2002-06-26 | 2003-06-17 | Solid imaging device |
| PCT/JP2003/007648 WO2004004012A1 (ja) | 2002-06-26 | 2003-06-17 | 固体撮像装置 |
| EP03733470A EP1533847A4 (en) | 2002-06-26 | 2003-06-17 | SOLID IMAGING DEVICE |
| TW092117358A TWI271856B (en) | 2002-06-26 | 2003-06-26 | Solid state camera |
| US11/007,284 US7470944B2 (en) | 2002-06-26 | 2004-12-09 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186590A JP4534412B2 (ja) | 2002-06-26 | 2002-06-26 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031677A true JP2004031677A (ja) | 2004-01-29 |
| JP4534412B2 JP4534412B2 (ja) | 2010-09-01 |
Family
ID=29996774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002186590A Expired - Fee Related JP4534412B2 (ja) | 2002-06-26 | 2002-06-26 | 固体撮像装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1533847A4 (ja) |
| JP (1) | JP4534412B2 (ja) |
| CN (1) | CN100463197C (ja) |
| AU (1) | AU2003241706A1 (ja) |
| TW (1) | TWI271856B (ja) |
| WO (1) | WO2004004012A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261452A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2007088450A (ja) * | 2005-08-26 | 2007-04-05 | Sony Corp | 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置 |
| JP2007088406A (ja) * | 2005-09-21 | 2007-04-05 | Dongbu Electronics Co Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2009266842A (ja) * | 2008-04-21 | 2009-11-12 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| US8093089B2 (en) | 2009-04-21 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods of manufacturing image sensors including gettering regions |
| KR101122365B1 (ko) * | 2004-04-02 | 2012-03-26 | 소니 주식회사 | 고체 촬상 디바이스 및 그 제조 방법 |
| WO2015194582A1 (ja) * | 2014-06-20 | 2015-12-23 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| US9704909B2 (en) | 2015-03-25 | 2017-07-11 | Canon Kabushiki Kaisha | Image sensor and method of manufacturing the same |
| JP2021106286A (ja) * | 2015-03-31 | 2021-07-26 | ダートマス カレッジ | Ｊｆｅｔソースフォロアを有するイメージセンサ及びイメージセンサ画素 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831826A (zh) * | 2018-06-26 | 2018-11-16 | 上海华力微电子有限公司 | 一种减少图像传感器污点的方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266465A (ja) * | 1990-03-16 | 1991-11-27 | Hitachi Ltd | 固体撮像装置 |
| JPH04101428A (ja) * | 1990-08-21 | 1992-04-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH06342798A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH0737893A (ja) * | 1993-07-23 | 1995-02-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH07106544A (ja) * | 1993-09-01 | 1995-04-21 | Gold Star Electron Co Ltd | Ｓｉ半導体素子の製造方法 |
| JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Ｓｏｉ基板 |
| JPH11307752A (ja) * | 1998-04-21 | 1999-11-05 | Toshiba Corp | 固体撮像装置 |
| JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2001135816A (ja) * | 1999-11-10 | 2001-05-18 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002165132A (ja) * | 2000-11-22 | 2002-06-07 | Innotech Corp | 固体撮像装置及びその駆動方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2191272A1 (ja) * | 1972-06-27 | 1974-02-01 | Ibm France | |
| JPS62208638A (ja) * | 1986-03-07 | 1987-09-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5250445A (en) * | 1988-12-20 | 1993-10-05 | Texas Instruments Incorporated | Discretionary gettering of semiconductor circuits |
| JPH0338044A (ja) * | 1989-07-05 | 1991-02-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04206932A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05110053A (ja) * | 1991-10-14 | 1993-04-30 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| DE4329837B4 (de) * | 1993-09-03 | 2005-12-29 | Magnachip Semiconductor, Ltd. | Verfahren zum Herstellen eines Silizium-Halbleiterbauelements |
| JP3413078B2 (ja) * | 1997-10-06 | 2003-06-03 | キヤノン株式会社 | 光電変換装置と密着型イメージセンサ |
-
2002
- 2002-06-26 JP JP2002186590A patent/JP4534412B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-17 AU AU2003241706A patent/AU2003241706A1/en not_active Abandoned
- 2003-06-17 EP EP03733470A patent/EP1533847A4/en not_active Ceased
- 2003-06-17 WO PCT/JP2003/007648 patent/WO2004004012A1/ja active Application Filing
- 2003-06-17 CN CNB038152177A patent/CN100463197C/zh not_active Expired - Fee Related
- 2003-06-26 TW TW092117358A patent/TWI271856B/zh not_active IP Right Cessation
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266465A (ja) * | 1990-03-16 | 1991-11-27 | Hitachi Ltd | 固体撮像装置 |
| JPH04101428A (ja) * | 1990-08-21 | 1992-04-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH06342798A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH0737893A (ja) * | 1993-07-23 | 1995-02-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH07106544A (ja) * | 1993-09-01 | 1995-04-21 | Gold Star Electron Co Ltd | Ｓｉ半導体素子の製造方法 |
| JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Ｓｏｉ基板 |
| JPH11307752A (ja) * | 1998-04-21 | 1999-11-05 | Toshiba Corp | 固体撮像装置 |
| JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2001135816A (ja) * | 1999-11-10 | 2001-05-18 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002165132A (ja) * | 2000-11-22 | 2002-06-07 | Innotech Corp | 固体撮像装置及びその駆動方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101122365B1 (ko) * | 2004-04-02 | 2012-03-26 | 소니 주식회사 | 고체 촬상 디바이스 및 그 제조 방법 |
| JP2006261452A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2007088450A (ja) * | 2005-08-26 | 2007-04-05 | Sony Corp | 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置 |
| JP2007088406A (ja) * | 2005-09-21 | 2007-04-05 | Dongbu Electronics Co Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2009266842A (ja) * | 2008-04-21 | 2009-11-12 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| US8314470B2 (en) | 2008-04-21 | 2012-11-20 | Kabushiki Kaisha Toshiba | Solid-state imaging device and manufacturing method thereof |
| US8399946B1 (en) | 2008-04-21 | 2013-03-19 | Kabushiki Kaisha Toshiba | Solid-state imaging device and manufacturing method thereof |
| US8093089B2 (en) | 2009-04-21 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods of manufacturing image sensors including gettering regions |
| WO2015194582A1 (ja) * | 2014-06-20 | 2015-12-23 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| JP2016009692A (ja) * | 2014-06-20 | 2016-01-18 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| US9704909B2 (en) | 2015-03-25 | 2017-07-11 | Canon Kabushiki Kaisha | Image sensor and method of manufacturing the same |
| JP2021106286A (ja) * | 2015-03-31 | 2021-07-26 | ダートマス カレッジ | Ｊｆｅｔソースフォロアを有するイメージセンサ及びイメージセンサ画素 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1533847A4 (en) | 2007-02-21 |
| CN100463197C (zh) | 2009-02-18 |
| WO2004004012A1 (ja) | 2004-01-08 |
| TW200403841A (en) | 2004-03-01 |
| EP1533847A1 (en) | 2005-05-25 |
| AU2003241706A1 (en) | 2004-01-19 |
| CN1666345A (zh) | 2005-09-07 |
| TWI271856B (en) | 2007-01-21 |
| JP4534412B2 (ja) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211696B2 (ja) | 固体撮像装置の製造方法 | |
| TWI429064B (zh) | 背面受光型成像裝置、半導體基板、成像設備及用以製造背面受光型成像裝置之方法 | |
| TWI455293B (zh) | 在成像器中形成深隔離的方法 | |
| JP2004193547A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP2004186408A (ja) | 光電変換装置 | |
| JP2010206180A (ja) | 固体撮像装置の製造方法 | |
| TW201528489A (zh) | 固態影像感測裝置及固態影像感測裝置之製造方法 | |
| JP4703163B2 (ja) | 固体撮像装置 | |
| JP4534412B2 (ja) | 固体撮像装置 | |
| JP2006324482A (ja) | 固体撮像装置及びその製造方法 | |
| JP2007273959A (ja) | 光検出素子及びその製造方法 | |
| US7470944B2 (en) | Solid-state image sensor | |
| CN108183113B (zh) | 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法 | |
| EP2790222A2 (en) | Image sensor having metal contact coupled through a contact etch stop layer with an isolation region | |
| JP2004172394A (ja) | 固体撮像装置 | |
| JP4868815B2 (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
| JP2008294479A (ja) | 固体撮像装置 | |
| US7394141B2 (en) | Substrate for forming a solid-state image pickup element, solid-state image pickup element using the same, and method of producing the same | |
| JP2010103318A (ja) | 半導体基板およびその製造方法、固体撮像素子 | |
| JPH05110053A (ja) | 固体撮像装置およびその製造方法 | |
| TWI383494B (zh) | 成像裝置，方法以及具有減低的暗電流之系統 | |
| JP2007165450A (ja) | 固体撮像素子 | |
| KR101375228B1 (ko) | 게터링싱크를 갖는 고체촬상소자용 에피택셜 기판, 반도체 디바이스, 이면조사형 고체촬상소자 및 이들의 제조방법 | |
| JP2007234874A (ja) | 固体撮像装置の製造方法 | |
| JP2002050755A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4534412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |