JP2002050755A - 固体撮像素子 - Google Patents

固体撮像素子

Info

Publication number
JP2002050755A
JP2002050755A JP2000235809A JP2000235809A JP2002050755A JP 2002050755 A JP2002050755 A JP 2002050755A JP 2000235809 A JP2000235809 A JP 2000235809A JP 2000235809 A JP2000235809 A JP 2000235809A JP 2002050755 A JP2002050755 A JP 2002050755A
Authority
JP
Japan
Prior art keywords
type semiconductor
overflow barrier
region
barrier region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000235809A
Other languages
English (en)
Other versions
JP4304302B2 (ja
Inventor
Masayuki Terai
真之 寺井
Shinichi Teranishi
信一 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000235809A priority Critical patent/JP4304302B2/ja
Publication of JP2002050755A publication Critical patent/JP2002050755A/ja
Application granted granted Critical
Publication of JP4304302B2 publication Critical patent/JP4304302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】縦型オーバーフロードレイン方式の固体撮像素
子において、S/Nの劣化を抑制しつつ感度を大幅に向上
する。 【解決手段】 本発明は、第一導電型半導体基板1と、
該第一導電型半導体基板中に形成されたオーバーフロー
バリア領域である第二導電型半導体領域2と、該第一導
電型半導体基板上に成長された第一導電型半導体エピタ
キシャル層3と、該第一導電型半導体エピタキシャル層
の表面部に存在する第二導電型半導体よりなる受光部10
と、を少なくとも有し、(A)該オーバーフローバリア
領域と該受光部表面との間隔が3μm以上であり、
(B)該第一導電型半導体基板と該第一導電型半導体エ
ピタキシャル層との界面部で第一導電型不純物濃度が第
二導電型不純物濃度よりも高い、オーバーフロードレイ
ン方式の撮像素子を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特に縦型オーバーフロードレイン構造を有する固体撮像
素子に関する。
【0002】
【従来の技術】固体撮像素子として、受光部での余剰電
荷を基板側に排出するようにした、いわゆる縦型オーバ
ーフロードレイン方式の固体撮像素子が知られている。
この固体撮像素子は第一導電型半導体基板中に、オーバ
ーフローバリア領域となる第二導電型半導体領域が形成
され、第一導電型半導体基板表面に受光部及び電荷転送
部が形成された構造となっている。
【0003】従来、オーバーフローバリア領域となる第
二導電型半導体領域は第一導電型半導体基板に第二導電
型の不純物をイオン注入後、ある深さまで熱拡散する
か、第一導電型半導体基板に第二導電型の不純物を高エ
ネルギーイオン注入することにより形成してきた。上述
の方法で形成されるオーバーフローバリア領域と受光部
表面との間隔は最大でも2μm程度であった。
【0004】光が受光部に入射した場合、基板の光吸収
によって受光部直下の領域で電荷が生成される。オーバ
ーフローバリアよりも浅い位置で発生した電荷は蓄積領
域に流入し信号電荷に寄与する。しかし、波長が長い光
はオーバーフローバリア領域よりも深い位置まで到達し
そこで光が吸収されるために、発生する電荷は基板に流
れてしまい信号電荷に寄与することはない。例えば、9
00nmの波長の近赤外光の8割以上がオーバーフローバ
リアよりも深い位置で吸収され信号電荷に寄与しなかっ
た。
【0005】以上のことより明らかなように、オーバー
フローバリア領域と受光部表面との間隔は感度の波長依
存性(以下分光感度とも言う。)に大きく影響する。受
光部表面とオーバーフローバリア領域との間隔が2μm
である従来法のオーバーフローバリア領域を有する固体
撮像素子の分光感度は波長500nm付近でピークを持つ、
しかし、波長が900nmの光に対する分光感度はその1割以
下である(図5実線参照)。
【0006】
【発明が解決しようとする課題】近年、監視用途や工業
用途で可視光よりも長波長領域の光に対する感度を向上
したCCD(charge coupled device)の要望が高まってき
た。長波長の光に対する感度を増加するためには、オー
バーフローバリア領域と受光部表面との間隔を大きくす
る必要がある。
【0007】オーバーフローバリア領域と受光部表面と
の間隔を大きくする方法として、従来より以下の3方法
が用いられてきた。
【0008】オーバーフローバリア領域を形成するた
めのイオン注入エネルギーを上げる方法、イオン注入
後に長時間熱拡散を行ない、オーバーフローバリア領域
を基板深部に形成する方法、及びオーバーフローバリ
ア領域を基板表面近傍に形成した後に基板表面にエピタ
キシャル層を形成し受光部とオーバーフローバリア領域
との間隔を確保する方法、である。
【0009】しかし、のイオン注入エネルギーを増加
する方法は、イオン注入装置の性能及びフォトレジスト
層のイオン注入に対する阻止能によって限界があり、最
深でも基板表面から2μm程度までにしかオーバーフロ
ーバリア領域を形成できなかった。
【0010】また、の熱拡散時間を長くする方法で
は、オーバーフローバリア領域を基板深部に形成するた
めには熱拡散時間を非常に長時間としなければならな
い。そのため、不純物の水平方向への拡散が無視できな
くなること、及び熱処理中に発生する金属不純物汚染等
により素子特性が劣化したり、スループットが減少する
などの問題が発生する。これらの理由により、オーバー
フローバリア領域を基板深部に形成するためにはのオ
ーバーフローバリア領域となるべき領域を基板表面近傍
に形成後、基板表面に半導体エピタキシャル成長を行う
方法が適当である。
【0011】の方法は特開平9−331058号公報
に詳細に述べられている。この方法では、半導体基板に
低エネルギーイオン注入を行なうことで、半導体基板の
表面近傍にオーバーフローバリア領域を形成し、半導体
基板表面にエピタキシャル層を形成することを特徴とす
る。
【0012】一般に、エピタキシャル成長を行った場
合、半導体基板とエピタキシャル層との界面には積層欠
陥や転移などが存在して結晶欠陥密度が高くなることが
知られている。これらの結晶欠陥は、暗電流の原因とな
り固体撮像素子の特性を劣化させる問題点があった。
【0013】特に特開平9−331058号公報ではオ
ーバーフローバリア領域は半導体基板の表面近傍に形成
される。そのために半導体基板とオーバーフローバリア
領域とのp/n接合面と半導体基板とエピタキシャル層と
の界面が非常に近接して存在していた。つまり従来法で
は、結晶欠陥密度の高い界面(エピタキシャル層/基板
界面)と電界が最大となるp/n接合面が非常に近接して
いるためにそれらの相乗効果により暗電流が非常に大き
かった。この暗電流は再生画像上でノイズとして検出さ
れ、画質を劣化させる原因の一つとなっていた。
【0014】そこで本発明は、エピタキシャル成長と高
エネルギーイオン注入法とを用いてオーバーフローバリ
ア領域を深く形成することで赤外光等の長波長の光線に
対する受光感度を向上し、さらに半導体基板とエピタキ
シャル層との界面欠陥に起因して発生し信号電荷にノイ
ズとして加わる暗電流を低減することを目的とする。
【0015】
【課題を解決するための手段】本発明は、(1)第一導
電型半導体基板と、(2)該第一導電型半導体基板中に
形成されたオーバーフローバリア領域である第二導電型
半導体領域と、(3)該第一導電型半導体基板上に成長
された第一導電型半導体エピタキシャル層と、(4)該
第一導電型半導体エピタキシャル層の表面部に存在する
第二導電型半導体よりなる受光部と、を少なくとも有
し、(A)該オーバーフローバリア領域と該受光部表面
との間隔が3μm以上であり、(B)該第一導電型半導
体基板と該第一導電型半導体エピタキシャル層との界面
部で第一導電型不純物濃度が第二導電型不純物濃度より
も高い、オーバーフロードレイン方式の撮像素子を提供
する。
【0016】ここで、オーバーフローバリア領域とは、
第一導電型半導体基板中に存在し、第二導電型不純物を
含有する領域であって、該第一導電型半導体に含まれる
第一導電型不純物濃度以上の濃度を有する部分とする。
【0017】ここで、「受光部表面とオーバーフローバ
リア領域との間隔」とは、受光部の表面と、オーバーフ
ローバリア領域の第二導電型不純物の濃度ピークとの間
隔を示すものとする。
【0018】
【発明の実施の形態】本発明の固体撮像素子は第一導電
型半導体基板の深部にオーバーフローバリア領域となる
第二導電型半導体領域を有し、該第一導電型半導体基板
上に成長される第一導電型半導体エピタキシャル層を有
し、該第一導電型のエピタキシャル層の表面部に受光部
が形成されて成る構成において、オーバーフローバリア
領域となる第二導電型半導体領域が第一導電型半導体基
板と第一導電型エピタキシャル層との界面から充分に深
く形成されているために、第一導電型半導体基板とエピ
タキシャル層との界面部における第二導電型半導体不純
物の濃度が第一導電型半導体基板にあらかじめ含有され
ている第一導電型半導体不純物濃度よりも低いことを特
徴としている。
【0019】オーバーフローバリア領域を形成する空乏
層内において最も電界が強くなるのがp/n接合面であ
る。一方、結晶欠陥密度は基板とエピタキシャル層との
界面で最も大きくなる。結晶欠陥の存在により発生する
暗電流は、その部分(暗電流の原因となる結晶欠陥が存
在する部分)にかかる電界が増大するとともに増大する
ので、従来法の構造においては、電界が最大となる箇所
(p/n接合面)と結晶欠陥が最も多い箇所(基板/エピ
タキシャル層 界面)とが重なってしまい、非常に大き
な暗電流を生じていた。
【0020】本発明の固体撮像素子では、オーバーフロ
ーバリア領域のp/n接合面を基板深部に形成すること
で、暗電流の原因となる結晶欠陥密度の高い基板/エピ
タキシャル層界面と、印加電圧が最も高くなるp/n接合
面との間隔を大きくすることで、暗電流を非常に効果的
に抑制することが可能となった。
【0021】また、本発明の固体撮像素子は上記第一導
電型半導体エピタキシャル層の表面部に形成される受光
部と第二導電型半導体からなるオーバーフローバリア領
域との間隔が3μm以上であることを特徴とする。
【0022】本発明のこの特徴により、本発明の撮像素
子は可視光線よりも長い波長において受光感度を改善す
ることができた。受光部表面とオーバーフローバリア領
域との間隔は従来法(2μm)よりも大きければ可視光線
よりも波長の長い光に対する受光感度は増大するが、実
用的には上述したように3μm以上であることが望まし
い。
【0023】また、所望の波長域の光に対する吸収長と
同程度かそれよりも大きくすることが望ましい。受光部
表面とオーバーフローバリア領域との間隔は第一導電型
半導体エピタキシャル層の厚さにより調整することが可
能である。
【0024】例えば、700nmの光の吸収長は、4.4μm
であるので、700nmの入射光に対する感度を増加する場
合には、受光部表面とオーバーフローバリア領域との間
隔は少なくともこれ以上の間隔であることが望ましい。
700nmの波長の光入射に対して基板に流れ出る信号電荷
量は、オーバーフローバリア領域が20μmの深さとする
と約1.1%に、30μmの深さとすると約0.001%
に低減できる。これより700nmの入射光について、バリ
ア領域の深さが2μmの場合の分光感度と比べると、バリ
ア領域の深さが20μmの場合には分光感度は約2.69
倍となり、30μmでは約2.72倍となる。
【0025】また、900nmの光の吸収長は、27μmであ
るので、900nmの入射光に対する感度を増加する場合に
は、受光部表面とオーバーフローバリア領域との間隔は
少なくともこれ以上の間隔であることが望ましい。900n
mの波長の光入射に対して基板に流れ出る信号電荷量
は、オーバーフローバリア領域が20μmの深さとすると
約5割、30μmの深さとすると約3割に低減できる。これ
より900nmの入射光について、バリア領域の深さが2μm
の場合の分光感度と比べると、バリア領域の深さが20μ
mの場合には分光感度は約7倍となり、30μmでは約10倍
となる。
【0026】従来の製造方法では、オーバーフローバリ
ア領域と受光部表面との間隔は最大で約2μmであった。
そのために、900nmの入射光の吸収による生成電荷のう
ち約9割が信号電荷に寄与せず基板に流出していた。
【0027】オーバーフローバリア領域を深くすること
で、長波長光により生成された電荷も有効な信号電荷と
なるので、受光感度が向上する。可視領域で最も重要な
500nmの波長の光入射に対してはバリア領域の深さが3μ
m以上で基板に流れ出る信号電荷はほぼなくなり感度は
飽和に達する。
【0028】前記の第一導電型半導体基板中に存在する
オーバーフローバリア領域としての第二導電型半導体領
域はイオン注入とその後の熱処理により形成されること
が望ましい。
【0029】図1は本発明による縦型オーバーフロード
レイン構造を持つ固体撮像素子の実施例の断面構成図を
示したものである。n型半導体基板1中にp型のオーバー
フローバリア領域2、さらにn型半導体基板1上に低濃度
のn型半導体エピタキシャル層3が形成されている。そし
て、このn型半導体エピタキシャル層3にp型半導体ウェ
ル領域4とn型の転送チャネル領域5と転送電極6で構成さ
れる垂直転送レジスタ部7、n型の電荷蓄積領域8と高濃
度のp型半導体領域9で構成される受光部10、転送電極6
とp型半導体領域11で構成される電荷蓄積領域から垂直
転送レジスタへの電荷転送を行うトランスファゲート部
12、チャネルストップ領域13、遮光膜14が形成されてい
る。また、転送電極6とn型半導体エピタキシャル層3の
間にはゲート絶縁膜15が、転送電極6と遮光膜14の間に
は層間絶縁膜16が形成されている。
【0030】本発明による固体撮像素子の製造方法の実
施例を図2、及び図3を参照して説明する。図2はこの実
施例の製造工程を示したものである。まず、図2(a)に示
すように、n型半導体基板1(ここではn型不純物をドー
プしたシリコン基板)にp型不純物(例えばホウ素)を
イオン注入しオーバーフローバリア領域2を形成する。
【0031】このp型不純物領域はオーバーフローバリ
ア領域を形成し、オーバーフローバリアの高さは主にそ
のドーズ量に依存する。基板中のn型不純物の濃度が1
×1011〜1×1014atoms cm-3程度のn型基板を用い
て、基板印加電圧が5〜10Vにおいて適当なポテンシャル
高さのオーバーフローバリアを形成するためのp型不純
物のドーズ量は1×1011〜1×1012atoms cm-2である。さ
らに、イオン注入されたp型不純物濃度のピークが基板
表面から深い位置に形成され、熱拡散後も基板表面近傍
にp/n接合面が形成されないような高い加速電圧でイオ
ン注入することが望ましい。より具体的には、結晶欠陥
密度が高く暗電流の発生原因であるエピタキシャル層/
基板界面とp/n接合面とは、少なくとも、1.5μm以上
離れていることが望ましい。
【0032】図3(a)はオーバーフローバリア領域の形成
に前記の高エネルギーイオン注入を用い、さらに熱処理
を行なって活性化を行なった後の不純物の深さ方向プロ
ファイルを模式的に示したものである。本発明の撮像素
子では、オーバーフローバリア領域を形成するp型半導
体不純物領域とn型半導体基板とによるp/n接合面A及びB
は、結晶欠陥が多いエピタキシャル層/基板界面(n型
半導体基板表面)から深く形成される。一方、従来法に
よりオーバーフローバリア領域を形成した場合の不純物
の深さ方向プロファイルをプロファイルを図3(b)に示
す。この場合には、p/n接合面Cはエピタキシャル層と基
板(n型半導体基板表面)との界面近傍に形成される。
【0033】オーバーフローバリア領域2の形成後、図2
(b)に示すようにn型半導体基板1全面にシリコンをエピ
タキシャル成長する。エピタキシャル層3の不純物濃度
は電子シャッター機能により蓄積電荷を基板に引き抜く
際の基板印加電圧、蓄積電荷を垂直転送レジスタに転送
する際のゲート印加電圧に影響を与え、一般に濃度が低
いほどこれらの電圧は低くなる傾向がある。また、エピ
タキシャル層3を厚くすることで受光感度が向上する。
【0034】次に図2(c)に示すとおり、エピタキシャル
層3上に、パターニングされた第一のフォトレジスト層1
7を形成し、この第一のフォトレジスト層17をマスクに
してエピタキシャル層3にp型不純物をイオン注入するこ
とによって垂直転送レジスタ部7のp型の半導体ウエル領
域4を形成する。続いて、第一のフォトレジスト層17を
マスクにしてエピタキシャル層3にn型不純物をイオン注
入することにより垂直転送レジスタ部7のn型転送チャネ
ル領域5を形成し、第一のフォトレジスト層17を除去す
る。
【0035】次に図2(d)に示す様に、エピタキシャル層
3上にパターニングされた第二のフォトレジスト層18を
形成し、この第二のフォトレジスト層18をマスクにして
エピタキシャル層3にp型不純物をイオン注入してp型半
導体領域11を形成し、ドーズ量を調整することにより、
トランスファーゲート部12の閾値電圧を調整する。イオ
ン注入後第二のフォトレジスト層18を除去する。
【0036】次に図2(e)に示すように、エピタキシャル
層3上にパターニングされた第3のフォトレジスト層19を
形成し、この第3のフォトレジスト層19をマスクにして
エピタキシャル層3にp型不純物をイオン注入し、チャネ
ルストップ層13を形成する。このチャネルストップ層13
により隣接画素からの信号電荷の混入を防ぐことができ
る。イオン注入後、第3のフォトレジスト層19は除去す
る。
【0037】次に図2(f)に示すようにエピタキシャル層
3上にパターニングされた第4のフォトレジスト層20を形
成し、この第4のフォトレジスト層20をマスクにしてエ
ピタキシャル層3にn型不純物をイオン注入することによ
り電荷蓄積領域8を形成する。さらに第4のフォトレジス
ト層20をマスクにして、p型不純物を高ドーズ量注入す
ることにより高濃度のp型半導体領域9を形成する。この
高濃度のp型半導体領域9は表面欠陥に起因した暗電流を
低減する役割がある。イオン注入後、第4のフォトレジ
スト層20は除去する。
【0038】次に図2(g)に示すようにゲート絶縁膜15
(シリコン酸化膜)を成膜する。更に蓄積領域から垂直
転送領域へのトランスファー電極兼垂直転送用電極とな
る転送電極6をポリシリコン等で形成する。最後に転送
電極を層間絶縁膜16で覆い、受光部を除いて遮光膜14を
形成する。遮光膜にはタングステンやアルミニウムなど
の金属膜を用いる。以上の製造方法により、本発明の固
体撮像素子が完成する。
【0039】本発明の固体撮像素子が従来と比べ暗電流
が低減する理由を以下に述べる。
【0040】図4に図1に示した本実施例の固体撮像素子
の受光部中央部a−b断面の(a)不純物プロファイル、(b)
ポテンシャル分布、及び(c)オーバーフローバリア領域
付近の電界強度分布を示す。図4(b)より、オーバーフロ
ーバリア領域内にポテンシャルのピーク(オーバーフロ
ーバリアピーク)があり、フォトダイオードチャネル電
位とこのピークの電位差がオーバーフローバリアとな
る。オーバーフローバリアは信号電荷の蓄積とともに小
さくなり余剰電子を基板に放出する機能を持つ。また、
受光部の光入射によってオーバーフローバリアピークよ
りも浅い位置で生成された電子は信号電荷に寄与し、オ
ーバーフローバリアピークよりも深いところで生成され
た電子は信号電荷に寄与せず基板に流れるため、オーバ
ーフローバリア領域の受光部表面からの深さは感度に大
きく影響する。よって、所望する波長の光に対して十分
な感度を得るためにはエピタキシャル層の厚さを所望す
る波長の光を十分に吸収できる程度大きくし、オーバー
フローバリア領域を受光部表面から深くする必要があ
る。図5は分光感度のオーバーフローバリア領域深さ依
存性を示したものである。縦軸は撮像素子の感度で。横
軸は撮像素子に照射した光の波長である。
【0041】また、曲線と横軸とで囲まれた面積は、そ
れぞれの撮像素子の総感度を表す。
【0042】図5を見て直ちに理解できるように、オー
バーフローバリア領域が深くなればなるほど、感度ピー
クが長波長側に移動し、面積が増加する、つまり、受光
感度が上昇することが解る。
【0043】さらに、図6は入射光の波長=500nm,700n
m,900nmのとき感度のオーバーフローバリア領域の深さ
依存性を示している。図6は、異なる波長の入射光を、
異なる深さのオーバーフローバリア領域を有する受光部
に入射させた時に、オーバーフローバリア領域の深さに
より各波長の光の感度がどのように変化するかを示した
ものである。
【0044】図6より、エピタキシャル成長を用いない
場合、オーバーフローバリア領域の深さは2μm程度で
あるが、エピタキシャル層を形成することで2μm以上の
深さにオーバーフローバリア領域を形成することが可能
になり、オーバーフローバリア領域深さの増大に伴い感
度が増大していることがわかる。特に可視領域で重要な
500nmの波長の光に関しては、オーバーフローバリア領
域の深さを3μm以上にすることで感度が飽和している
ことがわかる。さらに長波長領域での感度が大幅に増大
しており、波長=900nmの入射光に対して、オーバーフロ
ーバリア領域深さが10μmで約4倍、20μmで約7倍とな
る。一方、n型半導体基板/エピタキシャル層界面付近
には多くの欠陥が存在する。この界面は図4(b)よりオー
バーフローバリアピークよりも浅く位置し、この欠陥に
起因した暗電流成分は信号電荷に加わり固体撮像素子の
特性が劣化する。欠陥に起因した暗電流は一般に欠陥付
近の電界が強くなることにより増大することが知られて
いる。図4(c)からオーバーフローバリア領域付近の電界
はp/n接合面A及びp/n接合面Bのところで最大になってい
る。従来構造では電界最大部であるp/n接合面Aは欠陥密
度最大部であるn型半導体基板/エピタキシャル層界面
とほぼ一致していた。そのため、従来構造では信号電荷
に加わる暗電流は大きかった。本実施例ではオーバーフ
ローバリア領域2を高エネルギーイオン注入を用いて基
板表面でのp型不純物濃度がn型半導体基板濃度よりも低
くなるように形成し、オーバーフローバリア領域2とn型
半導体基板とのp/n接合面Aを界面付近から遠ざけてい
る。界面欠陥に起因した暗電流はこのp/n接合面Aとエピ
タキシャル層界面との間隔が長いほど減少する。なお、
高エネルギーイオン注入により界面付近に新たな欠陥が
発生するがオーバーフローバリア領域2形成のためのp型
不純物のドーズ量は1×1011〜1×1012atoms cm-2と比較
的少なく、イオン注入後の熱処理で欠陥は十分に回復で
きる。よって、高エネルギーイオン注入に伴う欠陥発生
による暗電流の増加は界面付近の欠陥に起因する暗電流
に比べ小さく無視できる。これより、従来構造に比べ暗
電流の少ない固体撮像素子ができる。
【0045】本例では、オーバーフローバリア領域2を
用いて基板方向に電荷を引き抜く、縦型オーバーフロー
ドレイン構造の場合を示したが、本発明は受光部横にゲ
ートとドレインを設けた横型オーバーフロードレイン構
造にも適用できるのは明らかである。また、本発明は、
CCDによらずCMOS型イメージセンサにも適用できる。信
号電荷として電子の場合を説明したが、p型とn型の不純
物を入れ替えることで、正孔の場合にも同様に適用でき
る。
【0046】
【実施例】本発明のオーバーフロードレイン形式の撮像
素子を製造した。以下に図2を用いてその製法を記す。
【0047】図2(a)に示すように、不純物としてPを2
×1014atoms cm-3含んだn型半導体基板1の全面にp型
不純物であるB+を2.5MeV、ドーズ量が5×1011ato
mscm-2の条件でイオン注入を行ないオーバーフローバリ
ア領域2を形成した。
【0048】続いて、このn型半導体基板1を拡散炉に
入れて、950℃で30分間熱処理を行なった。これに
より、オーバーフローバリア領域2が活性化される。
【0049】この段階で、n型半導体基板1の深さ方向
の不純物濃度分布をSIMS(Secondaryion mass spectrom
etry)により調査したところ、オーバーフローバリア領
域のBの濃度ピークは基板表面から3.4μmに存在してお
り、そのピーク濃度は1.3×1016atoms cm-3であっ
た。また、基板表面(将来のエピタキシャル層/基板界
面)において、B濃度は1×1012atoms cm-3以下であ
り、基板中に予め導入されていたPよりも濃度が低かっ
た。さらに、オーバーフローバリア領域と基板とのp/n
接合面は、基板表面から2.8μmと4.0μmの2箇所に広が
っていた。
【0050】続いて、図2(b)に示すようにn型半導体基
板1全面にn型不純物を導入しながら、シリコンのエピタ
キシャル成長を行う。このエピタキシャル層中のn型不
純物の濃度は、蓄積電荷を基板に引き抜く際の基板印加
電圧及び蓄積電荷を垂直転送レジスタに転送する際のゲ
ート印加電圧を下げる目的で、n型半導体基板1中のn型
不純物の濃度よりも低くすることが望ましい。
【0051】引き続いて、エピタキシャル成長装置の反
応容器中に、既に、オーバーフローバリア領域が形成さ
れたn型半導体基板1を設置し、エピタキシャル層の成
長を行なった。
【0052】エピタキシャル層の原料ガスとしては、Si
HCl3を採用した。エピタキシャル反応炉は縦形バレル式
の炉を用いた。成膜容器内の圧力を760torrで、原料ガ
スであるSiHCl3とともに、ドーパントガスとしてPH3
反応炉に導入して、n型半導体基板1上にリンを不純物
として含んだエピタキシャル膜を成長させた。
【0053】事前調査の結果得られた成長速度のデータ
よりエピタキシャル層の膜厚を約10μmとするよう
に、反応開始より2.7minで原料ガス及びドーパント
ガスの供給を止めエピタキシャル層の成長を停止した。
【0054】エピタキシャル層成長を終了した段階で反
応容器から取り出したテスト用の基板を用いて評価を行
なった。基板の断面を走査型電子顕微鏡で観察したとこ
ろ、エピタキシャル層の厚さは10μmであった。
【0055】また、SIMSの深さ方向分析法によりエピタ
キシャル層中のP濃度を評価した。それによると、P濃
度はエピタキシャル層の成膜開始直後より徐々に増加し
て、エピタキシャル層/基板界面から約2μmの地点で
5×1013atoms cm-3で一定となった。
【0056】次に図2(c)に示すとおり、エピタキシャル
層3上に、パターニングされた第一のフォトレジスト層1
7を通常のi線を用いたフォトリソグラフィーにより作
成した。
【0057】この第一のフォトレジスト層17をマスクに
してエピタキシャル層3にB+を200keVでドーズ量2.5
×1012atoms cm-2で注入して垂直転送レジスタ部7のp
型の半導体ウエル領域4を形成した。このp型半導体ウエ
ル領域は、表面から2.5μmの深さまで広がってお
り、p型半導体ウエル中でBは、5×1015〜2×1016
atoms cm-3の濃度である。引き続いて、p型半導体ウエ
ルにn型不純物である、As+を150keVで4×1012at
oms cm-2でイオン注入することにより垂直転送レジスタ
部7のn型転送チャネル領域5を形成した。この後に、第
一のフォトレジスト層17を除去し、基板を950℃で3
0分間熱処理を行なうことで、不純物を活性化した。
【0058】次に図2(d)のように、エピタキシャル層3
上に新たにレジストを塗布しパターニングされた第二の
フォトレジスト層18を公知のフォトリソグラフィー法に
より作成した。この第二のフォトレジスト層18の開口
は、一つ前の工程で作成された転送チャンネル領域及び
p型ウエルと接するように作成されている。この第二の
フォトレジスト層18をマスクにしてエピタキシャル層3
にp型不純物であるB+を注入エネルギー60keVで、6.
0×1011atoms cm-2で注入して、p型半導体領域11を
形成した。なお、B+の注入量は、トランスファーゲート
部12の閾値電圧を微調整するために事前に計算された値
となっている。p型半導体領域11の形成後、第二のフ
ォトレジスト層18を除去し、基板を950℃で30分間
熱処理を行なうことで、不純物を活性化した。
【0059】続いて、図2(e)に示すように、エピタキシ
ャル層3上にパターニングされた第3のフォトレジスト層
19を形成し、この第3のフォトレジスト層19をマスクに
してエピタキシャル層3にp型不純物であるB+を注入エネ
ルギー20keV、ドーズ量1×1013atoms cm-2の条件
で注入して、チャネルストップ層13を形成する。このチ
ャネルストップ層13により隣接画素からの信号電荷の混
入を防ぐことができる。イオン注入後、第3のフォトレ
ジスト層19を除去し、基板を950℃で30分間熱処理
を行なうことで、不純物を活性化した。
【0060】次に図2(f)に示すようにエピタキシャル層
3上にパターニングされた第4のフォトレジスト層20を形
成し、この第4のフォトレジスト層20をマスクにしてエ
ピタキシャル層3にn型不純物であるP+を注入エネルギー
150keV、ドーズ量5×1012atoms cm-2の条件で注
入して電荷蓄積領域8を形成する。さらに第4のフォトレ
ジスト層20をマスクにして、p型不純物であるB+を注入
エネルギー35keV、ドーズ量6×1013atoms cm-2
条件で高ドーズ量注入することにより高濃度のp型半導
体領域9を形成する。この高濃度のp型半導体領域9は、
エピタキシャル層の表面欠陥に起因した暗電流を低減す
る役割がある。イオン注入後、第4のフォトレジスト層2
0を除去し基板を950℃で30分間熱処理を行なうこ
とで、不純物を活性化した。
【0061】次に図2(g)に示すようにゲート絶縁膜15と
してシリコン酸化膜を熱酸化法により50nmの厚さで成
膜する。更に蓄積領域から垂直転送領域へのトランスフ
ァー電極兼垂直転送用電極となる転送電極6を定法に従
って成膜した。最後に転送電極を層間絶縁膜16で覆い、
受光部を除いて遮光膜14を形成する。遮光膜としてはス
パッタリング成膜法で形成した400nmのアルミニウム
を用いた。これにより本発明の固体撮像素子が完成し
た。
【0062】このようにして得られた固体撮像素子の検
出感度の入射光波長依存性を調査したところ波長700
nmで最大であった。
【0063】さらに、オーバーフローバリア領域が深さ
2μmである従来法の固体撮像素子と比較した場合、本
発明の固体撮像素子は入射光波長が500nmで、1.1
倍、入射光波長が700nmで2.6倍、入射光波長が
900nmで6倍の感度を有していた。
【0064】また、本発明の固体撮像素子においては、
最後の熱処理後においても。オーバーフリーバリアと基
板とのp/n接合面が、エピタキシャル層/基板界面と
2.5μm(4.3μm)分離しているために、暗電流
は、従来法の約1/3に低下した。
【0065】
【発明の効果】上述のように本発明の固体撮像素子によ
れば、エピタキシャル成長を用いてオーバーフローバリ
ア領域を受光部表面から3μm以上に深く形成することで
可視領域で最も重要な500nmの波長の光に対する感度は
飽和し、500nmの波長よりも長波長の領域での感度は大
幅に向上する。さらに、オーバーフローバリア領域形成
に高エネルギーイオン注入を用いて欠陥密度の高い基板
/エピタキシャル層界面での電界強度を下げることで信
号電荷に加わる暗電流の増加を大幅に低減することがで
きる。
【図面の簡単な説明】
【図1】本発明の固体撮像素子の実施例の断面構成図
【図2】本発明の固体撮像装置の実施例の製造工程
【図3】オーバーフローバリア領域を(a)高エネルギーイ
オン注入を用いた方法(b)従来の製造方法により形成し
た場合の深さ方向の不純物プロファイル。
【図4】図1a-b断面における(a)不純物プロファイル(b)
電子の感じるポテンシャル分布(c)オーバーフローバリ
ア領域付近の電界強度
【図5】分光感度のオーバーフローバリア領域深さ依存
【図6】オーバーフローバリア領域深さに対する感度の
入射光波長依存性
【符号の説明】
1:n型半導体基板 2:オーバーフローバリア領域 3:低濃度のn型半導体エピタキシャル層 4:p型の半導体ウェル領域 5:転送チャネル領域 6:転送電極 7:垂直転送レジスタ部 8:電荷蓄積領域 9:高濃度のp型半導体領域 10:受光部 11:p型半導体領域 12:トランスファゲート部 13:チャネルストップ領域 14:遮光膜 15:ゲート絶縁膜 16:層間絶縁膜 17:第一のフォトレジスト層 18:第二のフォトレジスト層 19:第3のフォトレジスト層 20:第4のフォトレジスト層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M118 AA01 AA05 AB01 BA10 CA04 EA01 EA14 FA06 FA13 5C024 AX06 CX03 CX32 CX41 GX01 GX07 GX08 GY01 GZ02

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 (1)第一導電型半導体基板と、(2)
    該第一導電型半導体基板中に形成されたオーバーフロー
    バリア領域である第二導電型半導体領域と、(3)該第
    一導電型半導体基板上に成長された第一導電型半導体エ
    ピタキシャル層と、(4)該第一導電型半導体エピタキ
    シャル層の表面部に存在する第二導電型半導体よりなる
    受光部と、を少なくとも有し、(A)該オーバーフロー
    バリア領域と該受光部表面との間隔が3μm以上であ
    り、(B)該第一導電型半導体基板と該第一導電型半導
    体エピタキシャル層との界面部で第一導電型不純物濃度
    が第二導電型不純物濃度よりも高い、オーバーフロード
    レイン方式の撮像素子。
JP2000235809A 2000-08-03 2000-08-03 固体撮像素子 Expired - Fee Related JP4304302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000235809A JP4304302B2 (ja) 2000-08-03 2000-08-03 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000235809A JP4304302B2 (ja) 2000-08-03 2000-08-03 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2002050755A true JP2002050755A (ja) 2002-02-15
JP4304302B2 JP4304302B2 (ja) 2009-07-29

Family

ID=18727955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000235809A Expired - Fee Related JP4304302B2 (ja) 2000-08-03 2000-08-03 固体撮像素子

Country Status (1)

Country Link
JP (1) JP4304302B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317768A (ja) * 2004-04-28 2005-11-10 Sony Corp 固体撮像素子
JP2006074419A (ja) * 2004-09-02 2006-03-16 Casio Comput Co Ltd 画像読取装置及びその駆動制御方法
CN101677106A (zh) * 2008-09-17 2010-03-24 三星电子株式会社 像素单元、图像传感器、系统及形成像素单元的方法
JPWO2017183383A1 (ja) * 2016-04-21 2019-01-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317768A (ja) * 2004-04-28 2005-11-10 Sony Corp 固体撮像素子
JP2006074419A (ja) * 2004-09-02 2006-03-16 Casio Comput Co Ltd 画像読取装置及びその駆動制御方法
CN101677106A (zh) * 2008-09-17 2010-03-24 三星电子株式会社 像素单元、图像传感器、系统及形成像素单元的方法
JPWO2017183383A1 (ja) * 2016-04-21 2019-01-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP4304302B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
US7589366B2 (en) Solid-state imaging device and method for manufacturing the same
JP4211696B2 (ja) 固体撮像装置の製造方法
KR100239188B1 (ko) 높은 불순물 농도의 소자분리 영역을 갖는 고체 이미지센서 및 그 제조방법
JPH04355964A (ja) 固体撮像装置及びその製造方法
US7713808B2 (en) CMOS image sensor and method for fabricating the same
US10340400B2 (en) Photoelectric conversion device, method of manufacturing the same, and camera
US7585694B2 (en) Manufacturing method of solid-state imaging device
KR102279835B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4304302B2 (ja) 固体撮像素子
JP4359739B2 (ja) 光電変換素子および固体撮像素子
JPH07106544A (ja) Si半導体素子の製造方法
JP2003101004A (ja) 固体撮像装置及びその製造方法
JP2003037262A (ja) 固体撮像装置並びにその製造方法および駆動方法
JP2008294479A (ja) 固体撮像装置
JPH09246513A (ja) 増幅型固体撮像素子およびその製造方法
JPH07162025A (ja) 半導体紫外線センサ
US20060019423A1 (en) Method for manufacturing solid-state image sensor
KR100240188B1 (ko) 고체촬상소자 및 그 제조방법
JP2007201087A (ja) 固体撮像素子の製造方法及び固体撮像素子
KR940009647B1 (ko) 고체 촬상소자의 제조방법
JP3026834B2 (ja) 固体撮像装置
JPH03289173A (ja) 電荷移送型固体撮像素子
JP4008113B2 (ja) 固体撮像装置およびその製造方法
JP2526512B2 (ja) 固体撮像装置の製造方法
JP2005209673A (ja) 光電変換装置および光電変換装置の製造方法および固体撮像装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees