JP3026834B2

JP3026834B2 - 固体撮像装置

Info

Publication number: JP3026834B2
Application number: JP02293925A
Authority: JP
Inventors: 亮太田
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 2000-03-27
Anticipated expiration: 2015-03-27
Also published as: JPH04167468A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、電荷変調素子（CMD;Charge Modulation De
vice）を用いた固体撮像装置に関する。

［従来の技術と課題］従来、MIS型受光・蓄積部を有する受光素子からなる
固体撮像装置は種々のものが知られているが、その中、
MIS型受光・蓄積部を有し、かつ内部増幅機能を有する
受光素子を用いた固体撮像装置がある。その一例として
本件発明者が提案したCMD受光素子を用いた固体撮像装
置があり、特開昭61−84059号、及び1986年に開催され
たInternational Electron Device Meeting（IEDM）の
予稿集の第353 356項の“A NEW MOSIMAGE SENSOR OPERA
TING IN A NON−DESTRUCTIVEREADOUT MODE"という題名
の論文で、その内容について開示がなされている。

さらに、本件発明者等によって、CMD撮像装置におけ
る固定パターン雑音（FPN）の原因である変調度ばらつ
きを低減させるデバイス構造が、1990年に開催されたテ
レビジョン学会年次大会の予稿集の第53〜54頁の“LOCO
S構造CMDイメージセンサー”という題名の論文で報告さ
れている。

第４図は、かかるLOCOS構造CMD受光素子を用いた固体
撮像装置における単位画素の概略断面構造を示す図であ
る。図において、１はp^-型の基板を示す。この基板１上
にはn^-型のチャンネル層２が形成され、このチャンネル
層２表面にはn⁺型のソース領域3,n⁺型のドレイン領域４
が形成されている。前記チャンネル層２上には、ゲート
絶縁膜５を介して多結晶シリコンからなるゲート電極６
が形成されている。また、このゲート電極６を含む前記
チャネル層２上には、層間絶縁膜７が形成されている。
前記ソース・ドレイン領域に対応する前記層間絶縁膜７
には開口部が形成され、この開口部に前記ソース領域と
接続するソース電極8,ドレイン領域と接続するドレイン
領域９が形成されている。

次に、このような構成のCMD受光素子の受光動作につ
いて説明する。まず光10がゲート電極６の上部より入射
すると、入射光10はゲート電極６、ゲート絶縁膜５を通
ってn^-チャンネル層２に入り、そこで正孔−電子体を発
生させる。そのうちの光発生正孔が逆バイアスが印加さ
れているゲート電極６のゲート絶縁膜５−n⁺チャンネル
層２の界面に蓄積され、その結果、表面電位が上昇す
る。それにより、ソース領域３とドレイン領域４間に存
在する電子に対する電子障壁が低下し、チャンネル層２
中を電子電流が流れる。この電流を読み取ることにより
増幅された光信号が得られるようになっている。

第５図は、LOCOS構造CMD受光素子の製造方法を示す。
なお、同図では簡略のためp^-型の基板を省略した。

まず、基板上にn^-型エピタキシャル層11を形成する。
つづいて、その上に酸化法等を用いてパッド酸化膜12更
にその上にLP−CVD法によりSi₃N₄膜13を形成し、次いで
フォトリソグラフィー法を用いて、ドレイン端を決める
ためのネガ（ポジ）レジストパターン14を形成する（第
５図（Ａ）図示）。次に、RIE法等により、ドレイン部
以外の不要のSi₃N₄膜13を除去し、Si₃N₄膜パターン13a
を形成する（第５図（Ｂ）図示）。更に、ソース部及び
ゲート部となる部分を選択酸化してフィールド酸化膜15
を形成する（第５図（Ｃ）図示）。

次に、Si₃N₄膜パターン13aを除去した後、イオン注入
法によりn⁺型の不純物層16を形成する（第５図（Ｄ）図
示）。つづいて、前記パッド絶縁膜12,フィールド酸化
膜15を全面除去した後、熱処理をしてn⁺型のドレイン領
域17を形成するとともに、ゲート絶縁膜18を形成し、更
にゲート電極用膜19をLP−CVD法により形成する（第５
図（Ｅ）図示）。次に、ネガ（ポジ）レジスト20を使っ
たフォトリングラフィー法、RIE法等により、ゲート電
極21をn⁺型のドレイン領域17にオーバーラップするよう
に形成する（第５図（Ｆ）図示）。次いで、イオン注入
法によりｎ型のソース領域22を形成し、レジスト20を除
去し、層間絶縁膜23を形成してCMD受光素子を製造す
る。

このLOCOS構造CMD受光素子においては、ドレイン領域
はネガ（ポジ）レジストの残しパターンで形成され、一
方、ソース領域はネガ（ポジ）レジストの抜きパターン
で形成されるので、結局ソース領域及びドレイン領域の
一方はネガパターン形成技術で、他方はポジパターン形
成技術で形成されることになる。

従って、露光装置の照度ばらつきが存在しても、一定
の実効ゲート長が得られ、変調度ばらつき、即ちFPNを
押さえることがこのLOCOS構造CMD受光素子では可能であ
る。

ところで、固体撮像装置においては、光が入射しない
時に、半導体基板及び半導体・絶縁膜界面で発生するキ
ャリヤーが受光部に蓄積時間中にたまるが、これによる
暗電流は、固定パターン雑音、ランダム雑音の源となる
ため、できるだけ暗電流を抑制することが望まれる。

現状における暗電流の低減策としては、ゲート絶縁膜
形成時に、HCl酸化が行われ、また各種ゲッタリング
法、例えばイントリンジックゲッタリング、エクストリ
ンジックゲッタリング等が用いられ、またソース・ドレ
イン形成時のイオン注入の際の加速電圧の低減、アニー
ル条件の改善等が行われているが、従来のプロセス工程
では、いずれも効果的ではなく、更に暗電流の低減対策
が望まれている。

更に、CCD等のPN接合受光部を使った素子及びMOS容量
受光部を用いた撮像素子においては、例えば電子をキャ
リヤーとして使う場合、半導体・ゲート絶縁膜界面に、
反対導電型のP⁺拡散層を用いて、表面発生電流を抑えて
いる。しかしながら、CMD受光素子おいて、例えば正孔
を蓄積するｎ型チャネルCMD受光素子を考えた場合、表
面にn⁺拡散層を形成した場合、ゲート電位では、チャネ
ルをオフできなくなり、上記方法は使用できない。

CMD撮像素子における暗電流は、第６図に示すよう
に、蓄積動作中のゲート電極とドレイン領域との間の電
位差に依存し、電位差が大きい程、暗電流も大きいとい
うことが判っている。即ち、n⁺型のドレイン領域端近傍
の電界強度に依存して暗電流が変化する。従って、蓄積
動作におけるゲート電位を深い蓄積状態から、緩和する
方向に変えることによって、電界強度が弱くなり、暗電
流を小さくすることが可能である。しかし、同時に出力
電流も上昇し、ブルーミング特性の劣化をきたすことか
ら、安易に蓄積電位を変えることはできない。また、ゲ
ート酸化膜厚を厚くすることによって、n⁺型のドレイン
領域の酸化膜厚が厚くなり、その結果n⁺型のドレイン領
域近傍の電界強度を低下させて、暗電流を低下させる方
法も考えられる。しかし、この方法では、次に述べる問
題点がある。まずゲート酸化膜容量が小さくなり、飽和
電荷蓄積容量が下がり、そのため、撮像素子のダイナミ
ックレンジが小さくなる。また、ゲート酸化膜厚が厚く
なると、受光領域のMIS形構造の光透過率が低下し、撮
像素子の感度が低下する。更に、CMD受光素子のIV特性
が、オン方向に変化し、ブルーミング特性の劣化をきた
す。

本発明は上記事情に鑑みてなされたもので、暗電流を
効果的に低減するとともに、暗電流のばらつきに起因す
る固定パターンノイズ，暗電流の時間的ゆらぎに起因す
るショートノイズやランダムノイズを減少でき、かつ高
速駆動に適した固体撮像装置を提供することを目的とす
る。

［課題を解決するための手段］本願発明は、基板上に形成された第１導電型の半導体
層と、この半導体層表面に形成された第１導電型のソー
ス領域及びドレイン領域と、前記ソース領域及びドレイ
ン領域間の前記半導体層上にゲート絶縁領膜を介して形
成され、光が入射されるゲート電極と、前記ソース領域
及びドレイン領域に夫々接続されるソース電極及びドレ
イン電極とを具備した固体撮像装置において、前記ドレ
イン領域とオーバーラップするゲート絶縁膜の膜厚がゲ
ート中心部領域のゲート絶縁膜の膜厚より厚く形成され
ていることを特徴とする固体撮像装置である。

尚、本明細書に開示される第２の発明は、基板上に第
１導電型の半導体層を形成する工程と、この半導体層上
にパッド酸化膜を介して耐酸化性膜パターンを形成する
工程と、この耐酸化性膜パターンをマスクとして前記半
導体層表面にフィールド酸化膜を形成する工程と、前記
耐酸化性膜パターンを除去した後、前記フィールド酸化
膜をマスクとして前記半導体層に不純物を５×10¹⁴cm^-2
以上のドーズ量でイオン注入する工程と、前記フィール
ド酸化膜を除去した後、ウエット雰囲気中900℃以下の
温度で熱処理を施し、ドレイン領域を形成するととも
に，ドレイン領域とオーバーラップする部分の膜厚がゲ
ート中心部領域の膜厚より厚くなるようにゲート絶縁膜
を形成す工程と、このゲート絶縁膜上に光が入射される
ゲート電極を一部がドレイン領域形成予定部とオーバラ
ップするように形成する工程と、前記半導体層に第１導
電型のソース領域を形成する工程と、前記ソース領域，
ドレイン領域に夫々接続するソース電極及びドレイン電
極を形成する工程とを具備することを特徴とする固体撮
像装置の製造方法である。

上記第２の発明において、不純物のドーズ量を５×10
¹⁴cm^-2以上にするのは、ドレイン領域上の増速酸化が顕
著になるからである。

上記第２の発明において、ゲート絶縁膜をウエット雰
囲気中,900℃以下の温度で熱処理することにより、1000
℃，ドライ酸化よりドレイン領域上の酸化膜の厚さが厚
くなることが確認されている。

また、前記ゲート絶縁膜は、ウエット雰囲気中,900℃
以下の温度で酸化処理し、形成された酸化膜をゲート領
域中心部の基板表面が露出されるまでエッチバックした
後、再度酸化処理することにより形成してもよい。これ
により、エッチバック後にドレイン領域上に酸化膜が残
存するから、２度以降の酸化処理によりドレイン領域上
の酸化膜の膜厚が一層厚くなる。更に、イオン注入後、
上記酸化処理工程と酸化膜の除去工程とを２回以上行っ
てゲート絶縁膜を形成してもよい。更には、イオン注入
後、前記酸化処理工程と除去工程を行った後、ゲート絶
縁膜形成工程を含む酸化工程のうち、少なくとも一工程
以上の酸化膜形成工程ををドライ雰囲気中で行ってもよ
い。

このように、本発明によれば、高濃度不純物による増
速酸化が生じドレイン領域にオーバーラップするゲート
絶縁膜の膜厚が厚くなる。その為、CMD蓄積動作におけ
るドレイン拡散層近傍の電解強度が緩和されることによ
って、暗電流が効果的に低減され、暗電流のばらつきに
起因する固定パターンノイズ、更には暗電流の時間的ゆ
らぎに起因するショットノイズやランダムノイズを低減
し、ダイナミックレンジが広い、固体撮増装置を容易に
得ることが可能となる。

以下、本発明の実施例について図面を参照して説明す
る。なお、実施例ではCMD受光素子部のみについて説明
した。

［実施例１］第１図（Ａ）〜（Ｇ）を参照する。

（１）まず、p^-型の基板（図示せず）上にn^-型のシリコ
ンエピタキシャル層31を形成した。つづいて、その上に
酸化法等を用いて厚さ100〜500Åのパッド酸化膜32を形
成した後、更にその上にLP−CVD法により厚さ1000〜200
0ÅのSi₃N₄膜33を形成した。次いで、フォトリソグラフ
ィー法を用いて、CMD受光素子のドレイン端を決めるた
めのレジストパターン34を形成する（第１図（Ａ）図
示）。次に、RIE法等により、ドレイン部以外の不要のS
i₃N₄膜33を除去し、Si₃N₄膜パターン33aを形成した（第
１図（Ｂ）図示）。更に、ソース部及びゲート部となる
部分を選択酸化（LOCOS酸化）してフィールド酸化膜35
を形成する（第１図（Ｃ）図示）。ここで、フィールド
酸化膜35の厚みは、1500〜10000Åの範囲が望ましい。

（２）次に、Si₃N₄膜33をリン酸によるウェット法又はC
F₄＋O₂ガスプラズマを用いたドライ法により除去した。
つづいて、ｎ型不純物をイオン注入法により前記エピタ
キシャル層31へ導入し、n⁺型の不純物層36を形成した
（第１図（Ｄ）図示）。この際、加速エネルギーはｎ型
不純物が酸化膜35中に全て停り、酸化膜35がイオン注入
のマスクとして機能する条件、即ち５×10¹⁴cm^-2以上の
注入量でイオン注入を行う。更に、前記パッド酸化膜32
及び酸化膜35を除去した後、イオン注入されたｎ型不純
物を不活性雰囲気中900〜1000℃の温度で５〜60分間熱
処理を行い、活性化及び拡散し、n⁺型のドレイン領域37
を形成した。更に、900℃以下でウェット雰囲気中熱処
理を行い、厚さ200〜500Åのゲート絶縁膜38を形成した
（第１図（Ｅ）図示）。ここで、n⁺型のドレイン領域37
上の酸化膜厚は、前記ｎ型不純物のイオン注入量とゲー
ト酸化条件に依存する。また、ドレイン領域37上の酸化
膜厚を厚くする為には、ｎ型不純物注入量が多いほど、
まだゲート酸化は、増速酸化の効果を大きくする為に、
ウェット雰囲気中で、より低温処理を行う方が望まし
い。第７図に、本件発明者による実験結果例を示す。ｎ
型不純物注入量が多いほど、また1000ドライ酸化より
も、900℃ウェット酸化の方がn⁺型のドレイン領域37上
の絶縁膜の厚さが厚いことが確認される。また、増速酸
化は、ｎ型不純物の注入量が、５×10¹⁴cm^-2以上で顕著
になることが判る。

（３）次に、ゲート電極となる多結晶シリコン層をLP−
CVD法により厚み1000〜5000Å堆積し、イオン注入法又
は熱拡散法により不純物を導入し、ポリシリコン層の抵
抗を下げた。つづいて、フォトリソグラフィ法によりレ
ジストパターン39を形成した後、RIE法により前記多結
晶シリコン層を選択的に除去し、多結晶シリコンからな
るゲート電極40を形成した（第１図（Ｆ）図示）。次い
で、イオン注入法によりｎ型の不純物を前記エピタキシ
ャル層31へ導入し、n⁺型のソース領域41を形成した。更
に、レジストパターン39を除去した後、層間絶縁膜42を
熱酸化法によって厚さ1000〜3000Å形成した。この際
も、ウェット雰囲気中900℃以下の条件で行うと、ドレ
イン領域37近傍の電界の緩和に効果的である。前記ソー
ス・ドレイン領域に対応する層間絶縁膜42等を選択的に
開口して開口部を形成し、ソース領域41に接続するソー
ス電極33,ドレイン領域37に接続するドレイン電極44を
形成して、固体撮像装置を製造した（第１図（Ｇ）図
示）。

このようにして製造されたCMD受光素子は、第１図
（Ｇ）に示す如く、ドレイン領域37とオーバラップする
部分のゲート絶縁膜38の厚みがゲート中心部領域のゲー
ト絶縁膜38の厚みより厚く形成された構成になっている
ため、電極オーバーラップ容量が低下し、より高速駆動
に適するようになる。上記実施例１に係る装置と従来装
置の暗電流を測定したところ、第３図に示す結果が得ら
れた。同図より、本実施例の装置の暗電流は、蓄積動作
バイアス下では、〜1/2に低下することが確認できる。

また、上記実施例によれば、n⁺型のドレイン領域37の
形成後の酸化工程を、全てウェット酸化雰囲気中で処理
を行っているため、熱処理の低温、短時間化が行われ、
n⁺型のドレイン領域37の拡散深さが浅くなり、CMD素子
のIV特性がオフ方向に変化し、ブルーミング耐性の向上
が期待できる。

以上本実施例においては、CMDのLOCOS酸化をソース・
ゲート領域について行っているが、ゲート・ドレイン領
域をLOCOS酸化する場合においても、全く同様な効果が
あるのは明らかである。また、ゲート構造を、分光特
性、透過率向上のためにSi₃N₄膜を用いた多層構造に変
更するのも可能である。

［実施例２］第２図（Ａ）〜（Ｇ）を参照する。この実施例２は、
ウェット酸化のよる増速酸化の効果をさらに利用し、ド
レイン拡散領域上の酸化膜厚を厚くするところに特徴が
ある。

まず、実施例１と同様な工程を経て、エピタキシャル
層31にn⁺型の不純物層36を形成した（第２図（Ｄ）図
示）。つづいて、900℃の温度でウェット雰囲気中で熱
処理を行い、n⁺型のドレイン領域37を形成するととも
に，厚さ300〜1000Å程度の酸化膜51を形成した（第２
図（Ｅ）図示）。ここで、ドレイン領域37上の酸化膜51
の膜厚は、増速酸化の効果により、ソース・ゲート領域
52表面上の酸化膜51の膜厚より厚くなる。次に、このソ
ース・ゲート領域上の酸化膜厚分だけ全体領域の酸化膜
をウェット法により、エッチバックした。その結果、先
の酸化工程における、ソース・ゲート領域52上の酸化膜
厚とドレイン領域37上の酸化膜厚の差分だけ、ドレイン
領域37上に酸化膜51が残った。この後、上述した900℃
以下のウェット酸化工程及び酸化膜エッチング工程を繰
り返すことによって、前記このドレイン領域37上に残る
酸化膜51の膜厚をさらに厚くした（第２図（Ｆ）図
示）。更に、ゲート酸化を行ってソース・ゲート領域52
表面に薄いゲート絶縁膜53を形成した後（第２図
（Ｇ））、実施例１で述べた工程を施すことによって固
体撮像装置を製造した。

実施例２では、先の実施例１に比較すると、ドレイン
領域37上の酸化膜厚をさらに増加することが可能であ
り、暗電流の減少が効果的に行われる。また、ゲート酸
化膜形成工程以前にドレイン領域37上に酸化膜51を残し
ているので、ゲート酸化以降の酸化工程は、ウェット酸
化を行わなくても暗電流の低減は可能であり、ドライ酸
化工程にすることによって、酸化膜・シリコン界面特性
の向上による暗電流の低減効果も期待できる。

以上、本実施例においては、CMDのLOCOS酸化をソース
・ゲート領域について行っているが、ゲート・ドレイン
領域にLOCOS酸化膜を形成する場合においても、全く同
様な効果があるのは明らかである。また、ゲート構造を
分光特性、透過率向上の為にSi₃N₄膜を用いた多層構造
に変更するのも可能である。

［発明の効果］以上詳述したように本発明によれば、暗電流を効果的
に低減するとともに、暗電流のばらつきに起因する固定
パターンノイズ，暗電流の時間的ゆらぎに起因するショ
ートノイズやランダムノイズを減少でき、かつ高速駆動
に適した固体撮像装置を提供できる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は本発明の実施例１に係る固体撮
像装置の製造方法を工程順に示す断面図、第２図（Ａ）
〜（Ｇ）は本発明の実施例２に係る固体撮像装置の製造
方法を工程順に示す断面図、第３図はCMD受光素子暗電
流とドレイン電極・ゲート電極電位差との関係を示す特
性図、第４図は従来の固体撮像装置の断面図、第５図
（Ａ）〜（Ｇ）は従来の固体撮像装置の製造方法を工程
順に示す断面図、第６図は本発明の実施例１に係る固体
撮像装置におけるCMD受光素子暗電流とドレイン電極・
ゲート電極電位差との関係を示す特性図、第７図はドレ
イン領域上の酸化膜の膜厚と不純物注入量との関係を示
す特性図である。 31……n^-型のシリコンエピタキシャル層、32……パッド
酸化膜、33……Si₃N₄膜、35……フィールド酸化膜、37
……n⁺型のドレイン領域、38,53……ゲート絶縁膜、40
……ゲート電極、41……n⁺型のソース領域、42……層間
絶縁膜、43……ソース電極、44……ドレイン電極。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/146 H01L 31/10 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成された第１導電型の半導体層
と、この半導体層表面に形成された第１導電型のソース
領域及びドレイン領域と、前記ソース領域及びドレイン
領域間の前記半導体層上にゲート絶縁膜を介して形成さ
れ、光が入射されるゲート電極と、前記ソース領域及び
ドレイン領域に夫々接続されるソース電極及びドレイン
電極とを具備した固体撮像装置において、前記ドレイン領域とオーバーラップするゲート絶縁膜の
膜厚がゲート中心領域のゲート絶縁膜の膜厚より厚く形
成されていることを特徴とする固体撮像装置。