JP2835754B2 - 半導体撮像装置及びその製造方法 - Google Patents
半導体撮像装置及びその製造方法Info
- Publication number
- JP2835754B2 JP2835754B2 JP1304892A JP30489289A JP2835754B2 JP 2835754 B2 JP2835754 B2 JP 2835754B2 JP 1304892 A JP1304892 A JP 1304892A JP 30489289 A JP30489289 A JP 30489289A JP 2835754 B2 JP2835754 B2 JP 2835754B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- electrode
- field plate
- semiconductor
- semiconductor imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MISゲート構造を有する電荷変調素子（C
harge Modulation Device、以下、単に、CMDと略称す
る）を用いた半導体撮像装置及びその製造方法に関する
ものである。
harge Modulation Device、以下、単に、CMDと略称す
る）を用いた半導体撮像装置及びその製造方法に関する
ものである。
従来、電子カメラ，ホームビデオカメラ，ファクシミ
リ等に利用される半導体光電変換装置からなる半導体撮
像装置には、BBD,CCD等の電荷転送素子あるいは、MOSト
ランジスタ等が広く用いられている。しかし、これらの
素子を用いた半導体撮像装置には、信号電荷転送時に電
荷の洩れがあること、光検出感度が低いこと、集積度が
低いこと等の種々の問題点がある。
リ等に利用される半導体光電変換装置からなる半導体撮
像装置には、BBD,CCD等の電荷転送素子あるいは、MOSト
ランジスタ等が広く用いられている。しかし、これらの
素子を用いた半導体撮像装置には、信号電荷転送時に電
荷の洩れがあること、光検出感度が低いこと、集積度が
低いこと等の種々の問題点がある。
このような問題点を一挙に解決するものとして、CMD
を用いた半導体撮像装置が、すでに提案されている。こ
のCMDは、光電変換作用及び光電荷増幅作用を有するフ
ォトトランジスタの一種であり、電界効果トランジスタ
が接合型トランジスタに比較して、高入力インピーダン
ス，高速性，非飽和性，低雑音，低消費電力等の特長を
備えているものである。
を用いた半導体撮像装置が、すでに提案されている。こ
のCMDは、光電変換作用及び光電荷増幅作用を有するフ
ォトトランジスタの一種であり、電界効果トランジスタ
が接合型トランジスタに比較して、高入力インピーダン
ス，高速性，非飽和性，低雑音，低消費電力等の特長を
備えているものである。
したがって、このCMDを受光素子として用いれば、高
感度，高速応答性，及び広いダイナミックレンジを有す
る半導体撮像装置を得ることができるものである。
感度，高速応答性，及び広いダイナミックレンジを有す
る半導体撮像装置を得ることができるものである。
本件出願人は、特開昭60−140752号公報，特開昭60−
206063号公報及び、Japanese Journal of Applied Phys
icsのVol.no.5 1985における“A New MOS Phototransis
tor Operating in a Non−destructive Readout Mode"
と題する論文等により、CMDを用いた半導体撮像装置に
関する技術を提案している。このMISゲート構造によるC
MDを用いた半導体撮像装置では、ソース，ゲート選択方
式による読み出し方式が画素の縮小化という点で最も有
望である。
206063号公報及び、Japanese Journal of Applied Phys
icsのVol.no.5 1985における“A New MOS Phototransis
tor Operating in a Non−destructive Readout Mode"
と題する論文等により、CMDを用いた半導体撮像装置に
関する技術を提案している。このMISゲート構造によるC
MDを用いた半導体撮像装置では、ソース，ゲート選択方
式による読み出し方式が画素の縮小化という点で最も有
望である。
更に、CMDを用いた半導体撮像装置の構造パラメータ
のゆらぎより生じる固定パターンノイズ（Fixed Patter
n Noise、以下FPNと略称する）を低減するように構成し
たものとして、特願昭63−150358号において、ドレイン
部にMOS反転層を使用したCMD（ドレインプレートCMD、
以下単にDPCMDと略称する）が開示されている。
のゆらぎより生じる固定パターンノイズ（Fixed Patter
n Noise、以下FPNと略称する）を低減するように構成し
たものとして、特願昭63−150358号において、ドレイン
部にMOS反転層を使用したCMD（ドレインプレートCMD、
以下単にDPCMDと略称する）が開示されている。
次にかかるDPCMDの構成並びにその作成方法を、第５
図（Ａ）〜（Ｄ）を用いて説明する。
図（Ａ）〜（Ｄ）を用いて説明する。
まず第５図（Ａ）に示すように、n-型半導体基板101
に薄い酸化膜102を形成する。この酸化膜102の膜厚は30
0〜600Åで十分である。次にLPCVD法等を使用しポリシ
リコン膜103を形成する。そして、その上にレジストを
塗布し、フォトリソグラフィー法を使用して１回の露光
で、ゲートレジストパターン105及びドレインレジスト
パターン104を形成する。次いで第５図（Ｂ）に示すよ
うに、ゲートレジストパターン105及びドレインレジス
トパターン104をマスクにして、RIE法でポリシリコン膜
103及び薄い酸化膜102をエッチングする。これによりゲ
ート電極107及びドレインフィールドプレート電極106を
形成する。
に薄い酸化膜102を形成する。この酸化膜102の膜厚は30
0〜600Åで十分である。次にLPCVD法等を使用しポリシ
リコン膜103を形成する。そして、その上にレジストを
塗布し、フォトリソグラフィー法を使用して１回の露光
で、ゲートレジストパターン105及びドレインレジスト
パターン104を形成する。次いで第５図（Ｂ）に示すよ
うに、ゲートレジストパターン105及びドレインレジス
トパターン104をマスクにして、RIE法でポリシリコン膜
103及び薄い酸化膜102をエッチングする。これによりゲ
ート電極107及びドレインフィールドプレート電極106を
形成する。
その後ドレインレジストパターン104及びゲートレジ
ストパターン105を除去し、再度レジストを塗布しフォ
トリソグラフィー法を行い、第５図（Ｃ）に示すよう
に、ソース及びドレインコンタクト部イオン注入用のレ
ジストパターン108を形成し、n+拡散層形成のためのイ
オン注入を行う。次に第５図（Ｄ）に示すように、前記
レジストパターン108を除去し、n+拡散を行いソース拡
散層109及びドレインコンタクト部110を形成する。なお
111はドレインフィールドプレート電極106下に形成され
るドレイン反転層である。
ストパターン105を除去し、再度レジストを塗布しフォ
トリソグラフィー法を行い、第５図（Ｃ）に示すよう
に、ソース及びドレインコンタクト部イオン注入用のレ
ジストパターン108を形成し、n+拡散層形成のためのイ
オン注入を行う。次に第５図（Ｄ）に示すように、前記
レジストパターン108を除去し、n+拡散を行いソース拡
散層109及びドレインコンタクト部110を形成する。なお
111はドレインフィールドプレート電極106下に形成され
るドレイン反転層である。
次に、第５図（Ｄ）に基づいてDPCMD受光素子の動作
を簡単に説明する。同図において、上記ゲート電極107
の上方から入射される入射光112により、信号電荷を発
生させ、この信号電荷をゲート電極107の真下のn-型基
板101内のn-型チャンネル領域の表面に蓄積する。この
信号電荷の蓄積により、n-型チャンネル領域内を流れる
n+型ソース領域109とドレイン反転層111及びn+ドレイン
コンタクト部110間の電子電流を変調するものである。
を簡単に説明する。同図において、上記ゲート電極107
の上方から入射される入射光112により、信号電荷を発
生させ、この信号電荷をゲート電極107の真下のn-型基
板101内のn-型チャンネル領域の表面に蓄積する。この
信号電荷の蓄積により、n-型チャンネル領域内を流れる
n+型ソース領域109とドレイン反転層111及びn+ドレイン
コンタクト部110間の電子電流を変調するものである。
この構成例においては、ドレインレジストパターン10
4及びゲートレジストパターン105を同種のレジストを使
って形成しているため、理想的にFPNがキャンセルさ
れ、またドレイン部としてドレイン拡散層を用いずドレ
インフィールドプレート電極下に形成されるドレイン反
転層を用いるようにしているため、実効ゲート長が長く
とれ、これにより画素の微細化に有利であるという長所
を有する。またゲート電極107とドレインフィールドプ
レート電極106の間の基板表面でも受光できるので開口
率が向上し、青感度も増大する。
4及びゲートレジストパターン105を同種のレジストを使
って形成しているため、理想的にFPNがキャンセルさ
れ、またドレイン部としてドレイン拡散層を用いずドレ
インフィールドプレート電極下に形成されるドレイン反
転層を用いるようにしているため、実効ゲート長が長く
とれ、これにより画素の微細化に有利であるという長所
を有する。またゲート電極107とドレインフィールドプ
レート電極106の間の基板表面でも受光できるので開口
率が向上し、青感度も増大する。
ところで従来のDPCMDにおいては、電流電圧特性を変
化させるには、第５図（Ｄ）に示すゲート長Lg,ゲート
電極−ドレインフィールドプレート電極間隙サイズLs等
の構造パラメータを変化させる必要があり、光電変換特
性の最適化設計には長時間を要するという問題があっ
た。
化させるには、第５図（Ｄ）に示すゲート長Lg,ゲート
電極−ドレインフィールドプレート電極間隙サイズLs等
の構造パラメータを変化させる必要があり、光電変換特
性の最適化設計には長時間を要するという問題があっ
た。
またゲート電極−ドレインフィールドプレート電極間
隙の表面において、表面生成暗電流の増加が生じるおそ
れがある。更にまた、DPCMDの画素微細化に対しては、
ゲート電極−ドレインフィールドプレート電極間隙サイ
ズLsの縮小化が鍵となるが、従来のプロセスでは、フォ
トリソグラフィーの最小可能寸法により制限されてい
た。
隙の表面において、表面生成暗電流の増加が生じるおそ
れがある。更にまた、DPCMDの画素微細化に対しては、
ゲート電極−ドレインフィールドプレート電極間隙サイ
ズLsの縮小化が鍵となるが、従来のプロセスでは、フォ
トリソグラフィーの最小可能寸法により制限されてい
た。
本発明は、従来のDPCMDを画素として用いた半導体撮
像装置における上記問題点を解決するためになされたも
ので、光電変換特性の最適化が容易であり、暗電流の増
加を低減し且つ画素縮小化が可能なDPCMDを画素として
用いた半導体撮像装置及びその製造方法を提供すること
を目的とする。
像装置における上記問題点を解決するためになされたも
ので、光電変換特性の最適化が容易であり、暗電流の増
加を低減し且つ画素縮小化が可能なDPCMDを画素として
用いた半導体撮像装置及びその製造方法を提供すること
を目的とする。
上記問題点を解決するため、本発明は、MISゲート構
造をもつ電荷変調素子を画素として用いた半導体撮像装
置において、前記電荷変調素子のドレイン領域はMOS電
極からなるフィールドプレート電極で形成し、且つ前記
電荷変調素子のゲート電極とドレインフィールドプレー
ト電極との間隙下の半導体表面に不純物層を形成して半
導体撮像装置を構成するものである。
造をもつ電荷変調素子を画素として用いた半導体撮像装
置において、前記電荷変調素子のドレイン領域はMOS電
極からなるフィールドプレート電極で形成し、且つ前記
電荷変調素子のゲート電極とドレインフィールドプレー
ト電極との間隙下の半導体表面に不純物層を形成して半
導体撮像装置を構成するものである。
このように電荷変調素子のゲート電極とドレインフィ
ールドプレート電極との間の半導体表面にＰ型又はＮ型
不純物層を形成することにより、電流電圧特性を容易に
変更できるようにしたDPCMDを用いた半導体撮像装置を
実現することができる。またハロゲン族元素を導入して
不純物層を形成することにより、界面不整合，金属汚染
からなる絶縁膜−半導体界面近傍の正孔−電子対発生セ
ンターを減少させ、暗電流を低減させたDPCMDを用いた
半導体撮像装置を得ることができる。
ールドプレート電極との間の半導体表面にＰ型又はＮ型
不純物層を形成することにより、電流電圧特性を容易に
変更できるようにしたDPCMDを用いた半導体撮像装置を
実現することができる。またハロゲン族元素を導入して
不純物層を形成することにより、界面不整合，金属汚染
からなる絶縁膜−半導体界面近傍の正孔−電子対発生セ
ンターを減少させ、暗電流を低減させたDPCMDを用いた
半導体撮像装置を得ることができる。
また本発明に係る半導体撮像装置の製造方法は、前記
ゲート電極とドレインフィールドプレート電極を半導体
表面上に形成したのち、該ゲート電極及びドレインフィ
ールドプレート電極と同じ構成物質を両電極と同程度の
厚さに被覆し、RIE等を用いたエッチバック法によりエ
ッチングを行って両電極端にサイドウォールを形成し、
両電極間の間隙を微小化するもの、あるいはまた半導体
表面上にゲート絶縁膜を介して電極膜を形成し、ゲート
電極とドレインフィールドプレート電極の間隙に対応す
る位置の電極膜上に耐酸化性膜を形成したのち選択酸化
法で酸化処理を行って電極膜に選択的に酸化膜を形成
し、該酸化膜をマスクとしてエッチング処理によりゲー
ト電極及びドレインフィールドプレート電極を形成する
ものである。
ゲート電極とドレインフィールドプレート電極を半導体
表面上に形成したのち、該ゲート電極及びドレインフィ
ールドプレート電極と同じ構成物質を両電極と同程度の
厚さに被覆し、RIE等を用いたエッチバック法によりエ
ッチングを行って両電極端にサイドウォールを形成し、
両電極間の間隙を微小化するもの、あるいはまた半導体
表面上にゲート絶縁膜を介して電極膜を形成し、ゲート
電極とドレインフィールドプレート電極の間隙に対応す
る位置の電極膜上に耐酸化性膜を形成したのち選択酸化
法で酸化処理を行って電極膜に選択的に酸化膜を形成
し、該酸化膜をマスクとしてエッチング処理によりゲー
ト電極及びドレインフィールドプレート電極を形成する
ものである。
このようにしてゲート電極とドレインフィールドプレ
ート電極を形成することにより、フォトリソグラフィー
法で直接両電極を形成する場合に決まる最小寸法以下の
間隙で、両電極を形成することができ、画素の微細化を
図ることが可能となる。
ート電極を形成することにより、フォトリソグラフィー
法で直接両電極を形成する場合に決まる最小寸法以下の
間隙で、両電極を形成することができ、画素の微細化を
図ることが可能となる。
次に実施例について説明する。第１図（Ａ），（Ｂ）
は、本発明に係る半導体撮像装置の一実施例の製造工程
を示す断面図である。第１図（Ａ）は、第５図（Ａ）〜
（Ｄ）に示した従来のDPCMDの製造方法と同様な工程で
形成されたDPCMDの構造を示す図で、１はn-型半導体基
板、２は酸化膜、３はゲート電極、４はドレインフィー
ルドプレート電極、５はソース拡散層、６はドレイン反
転層、７はドレインコンタクト部である。
は、本発明に係る半導体撮像装置の一実施例の製造工程
を示す断面図である。第１図（Ａ）は、第５図（Ａ）〜
（Ｄ）に示した従来のDPCMDの製造方法と同様な工程で
形成されたDPCMDの構造を示す図で、１はn-型半導体基
板、２は酸化膜、３はゲート電極、４はドレインフィー
ルドプレート電極、５はソース拡散層、６はドレイン反
転層、７はドレインコンタクト部である。
この状態の構造のDPCMDにおける電流電圧特性は、第
２図の曲線ａで示すような特性となる。なお第２図にお
いて、横軸はゲート電位Vg、縦軸はソース電流Isを表し
ている。一般的にCMDにおいて電流電圧特性を変化させ
るには、先に述べたようにゲート長等の構造パラメータ
を変える必要がある。これに対して本発明においては、
第１図（Ｂ）に示すように、ゲート電極３とドレインフ
ィールドプレート電極４との間に不純物層８を形成し、
電流電圧特性を変えるようにするものである。
２図の曲線ａで示すような特性となる。なお第２図にお
いて、横軸はゲート電位Vg、縦軸はソース電流Isを表し
ている。一般的にCMDにおいて電流電圧特性を変化させ
るには、先に述べたようにゲート長等の構造パラメータ
を変える必要がある。これに対して本発明においては、
第１図（Ｂ）に示すように、ゲート電極３とドレインフ
ィールドプレート電極４との間に不純物層８を形成し、
電流電圧特性を変えるようにするものである。
この不純物層８の深さを0.2μｍとした場合、例えば
不純物層８のタイプがＮ型で表面濃度が1E16cm-3の時
は、第２図において曲線ｂで示す電流電圧特性となる。
一方、不純物層８のタイプがＰ型で表面濃度を同じく1E
16cm-3とした時は、第２図の曲線ｃで示す電流電圧特性
となる。なお不純物層８を形成するには、第５図（Ｂ）
で示したゲート電極及びドレインフィールドプレート電
極の形成工程以降の所望の工程において、両電極をマス
クとして、これらに対して自己整合的に形成することが
できる。
不純物層８のタイプがＮ型で表面濃度が1E16cm-3の時
は、第２図において曲線ｂで示す電流電圧特性となる。
一方、不純物層８のタイプがＰ型で表面濃度を同じく1E
16cm-3とした時は、第２図の曲線ｃで示す電流電圧特性
となる。なお不純物層８を形成するには、第５図（Ｂ）
で示したゲート電極及びドレインフィールドプレート電
極の形成工程以降の所望の工程において、両電極をマス
クとして、これらに対して自己整合的に形成することが
できる。
上記不純物層８を形成する場合、半導体がシリコンの
場合、Ｎ型不純物としては、ひ素，りん，アンチモン等
があり、Ｐ型不純物としては、ボロン，ガリウム等が用
いられる。
場合、Ｎ型不純物としては、ひ素，りん，アンチモン等
があり、Ｐ型不純物としては、ボロン，ガリウム等が用
いられる。
DPCMDにおいて、このようにゲート電極及びドレイン
フィールドプレート電極間の半導体表面に不純物層を形
成することにより、マスク設計変更などを要することな
く、不純物層のタイプ及び不純物濃度を最適化すること
により、所望の電流電圧特性を容易に達成することがで
きる。
フィールドプレート電極間の半導体表面に不純物層を形
成することにより、マスク設計変更などを要することな
く、不純物層のタイプ及び不純物濃度を最適化すること
により、所望の電流電圧特性を容易に達成することがで
きる。
またこの不純物層８は、ソース拡散層５やドレインコ
ンタクト部６の濃度より３桁以上低いため、DPCMDの分
光感度特性の劣化は招かない。更にまた、この不純物層
８は濃度が低いため、該不純物層形成工程は半導体表面
より全面イオン注入するマスクレスで行うことができ、
工程が簡便であるという長所も有している。
ンタクト部６の濃度より３桁以上低いため、DPCMDの分
光感度特性の劣化は招かない。更にまた、この不純物層
８は濃度が低いため、該不純物層形成工程は半導体表面
より全面イオン注入するマスクレスで行うことができ、
工程が簡便であるという長所も有している。
上記ゲート電極３とドレインフィールドプレート電極
４との間隙の半導体表面に形成する不純物層を、ふっ素
等のハロゲン元素を、例えばイオン注入法を用いて拡散
形成すると、半導体表面に不純物層からなる絶縁膜が形
成される。これにより絶縁膜−半導体界面近傍の正孔−
電子対発生センターが減少し、表面発生電流が減少す
る。したがってゲート電極とドレインフィールドプレー
ト電極の間隙の表面で発生する暗電流が低減でき、ダイ
ナミックレンジを増大することができる。
４との間隙の半導体表面に形成する不純物層を、ふっ素
等のハロゲン元素を、例えばイオン注入法を用いて拡散
形成すると、半導体表面に不純物層からなる絶縁膜が形
成される。これにより絶縁膜−半導体界面近傍の正孔−
電子対発生センターが減少し、表面発生電流が減少す
る。したがってゲート電極とドレインフィールドプレー
ト電極の間隙の表面で発生する暗電流が低減でき、ダイ
ナミックレンジを増大することができる。
なお、ハロゲン元素導入による不純物層の形成は、上
記のようにイオン注入法で行うばかりでなく、例えばゲ
ート電極及びドレインフィールドプレート電極の形成
後、ハロゲン元素添加雰囲気中で加温、又はプラズマ処
理を行い、拡散法等でハロゲン元素を半導体界面等に導
入する手法を用いてもよい。
記のようにイオン注入法で行うばかりでなく、例えばゲ
ート電極及びドレインフィールドプレート電極の形成
後、ハロゲン元素添加雰囲気中で加温、又はプラズマ処
理を行い、拡散法等でハロゲン元素を半導体界面等に導
入する手法を用いてもよい。
次に、DPCMDの画素縮小化を図るための本発明の半導
体撮像装置の製造方法について説明する。先に述べたよ
うにDPCMDにおいて、画素縮小化に対しては、ゲート電
極とドレインフィールドプレート電極との間隙サイズLs
（第１図（Ａ）参照）の縮小が鍵となる。この間隙サイ
ズは、通常フォトリソグラフィーにおける最小寸法で決
まり、4Mビットメモリーのラインでは、0.8μｍ程度と
なっている。第３図（Ａ），（Ｂ）は、DPCMDにおいて
上記間隙サイズLsの縮小化を達成するための製造方法の
一実施例を示す工程図である。まず第３図（Ａ）に示す
ように、基板11に薄いゲート絶縁膜12を形成し、このゲ
ート絶縁膜12上にポリシリコン等からなるゲート電極13
とドレインフィールドプレート電極14を形成する。この
２つの電極13,14の間隙（間隙サイズ:Ls）は、通常のフ
ォトリソグラフィー法により形成される。次いで、両電
極材料と同じ物質で全領域に亘って積層膜15を、両電極
13,14の厚さとほぼ同じ厚さにLPCVD法等により形成す
る。
体撮像装置の製造方法について説明する。先に述べたよ
うにDPCMDにおいて、画素縮小化に対しては、ゲート電
極とドレインフィールドプレート電極との間隙サイズLs
（第１図（Ａ）参照）の縮小が鍵となる。この間隙サイ
ズは、通常フォトリソグラフィーにおける最小寸法で決
まり、4Mビットメモリーのラインでは、0.8μｍ程度と
なっている。第３図（Ａ），（Ｂ）は、DPCMDにおいて
上記間隙サイズLsの縮小化を達成するための製造方法の
一実施例を示す工程図である。まず第３図（Ａ）に示す
ように、基板11に薄いゲート絶縁膜12を形成し、このゲ
ート絶縁膜12上にポリシリコン等からなるゲート電極13
とドレインフィールドプレート電極14を形成する。この
２つの電極13,14の間隙（間隙サイズ:Ls）は、通常のフ
ォトリソグラフィー法により形成される。次いで、両電
極材料と同じ物質で全領域に亘って積層膜15を、両電極
13,14の厚さとほぼ同じ厚さにLPCVD法等により形成す
る。
次にRIE法等で、積層膜15の膜厚程度に該積層膜15を
エッチングすると、第３図（Ｂ）に示すように、ゲート
電極13及びドレインフィールドプレート電極14の端部
に、サイドウォール13a,14aがそれぞれ形成され、ゲー
ト電極13及びドレインフィールドプレート電極14の形状
が変化する。この場合に形成されるサイドウォール13a,
14aの幅Δは、両電極13,14の膜厚とほぼ等しいことが知
られており、したがって両電極13,14の端部間の間隙
は、Lsから（Ls−２・Δ）に縮小したことになる。
エッチングすると、第３図（Ｂ）に示すように、ゲート
電極13及びドレインフィールドプレート電極14の端部
に、サイドウォール13a,14aがそれぞれ形成され、ゲー
ト電極13及びドレインフィールドプレート電極14の形状
が変化する。この場合に形成されるサイドウォール13a,
14aの幅Δは、両電極13,14の膜厚とほぼ等しいことが知
られており、したがって両電極13,14の端部間の間隙
は、Lsから（Ls−２・Δ）に縮小したことになる。
このようにして両電極13,14を形成した後は、同様に
してソース拡散層及び不純物層を形成することにより、
所望の電流電圧特性あるいは暗電流を低減させたDPCMD
を用いた半導体撮像装置が得られる。この画素縮小化の
ための製造方法は、エッチバックという実績のあるプロ
セスで微細化が可能であるという特徴を有している。
してソース拡散層及び不純物層を形成することにより、
所望の電流電圧特性あるいは暗電流を低減させたDPCMD
を用いた半導体撮像装置が得られる。この画素縮小化の
ための製造方法は、エッチバックという実績のあるプロ
セスで微細化が可能であるという特徴を有している。
次に、微細化のための製造方法の他の実施例を第４図
（Ａ）〜（Ｃ）に示す工程図に基づいて説明する。第４
図（Ａ）において、21は半導体基板であり、該基板上に
ゲート絶縁膜22を形成し、更にその上にLPCVD法により
ポリシリコンなどからなる電極膜23を形成する。
（Ａ）〜（Ｃ）に示す工程図に基づいて説明する。第４
図（Ａ）において、21は半導体基板であり、該基板上に
ゲート絶縁膜22を形成し、更にその上にLPCVD法により
ポリシリコンなどからなる電極膜23を形成する。
次に耐酸化性に優れた膜、例えばSi3N4膜24を、LPCVD
法及びフォトリソグラフィー法を用いて、ゲート電極と
ドレインフィールドプレート電極の間隙部に対応する部
分に、長さを通常のフォトリソグラフィーによる最小寸
法Lsになるように形成する。
法及びフォトリソグラフィー法を用いて、ゲート電極と
ドレインフィールドプレート電極の間隙部に対応する部
分に、長さを通常のフォトリソグラフィーによる最小寸
法Lsになるように形成する。
次に、この状態において酸化処理を行うことにより、
電極膜23の上部に酸化膜25が形成されて、第４図（Ｂ）
に示す構造になる。そして酸化膜25の厚さをｔとする
と、Si3N4膜24へのくい込み（バーズビーク部と呼ばれ
る）Δは、Δｔとなる。次いでSi3N4膜24を除去した
後、前記酸化膜25をマスクとして電極膜23をエッチング
することにより、ゲート電極26及びドレインフィールド
プレート電極27が形成される。そしてこの両電極26,27
間の長さLs′は、Ls−２・ｔとなり、従来のフォトリソ
グラフィー法により直接形成する方法に比べて微細化が
可能となる。また第３図（Ａ），（Ｂ）に示した製造方
法においては、Δの寸法は光学的特性により決まるゲー
ト電極厚さｔ以外の値はとれないが、この第４図（Ａ）
〜（Ｃ）に示した製造方法においては、酸化膜25の膜厚
を変えることにより、Δの寸法、すなわち両電極間の寸
法Ls′は、Ls以下ならば任意の値に設定することが可能
となる。
電極膜23の上部に酸化膜25が形成されて、第４図（Ｂ）
に示す構造になる。そして酸化膜25の厚さをｔとする
と、Si3N4膜24へのくい込み（バーズビーク部と呼ばれ
る）Δは、Δｔとなる。次いでSi3N4膜24を除去した
後、前記酸化膜25をマスクとして電極膜23をエッチング
することにより、ゲート電極26及びドレインフィールド
プレート電極27が形成される。そしてこの両電極26,27
間の長さLs′は、Ls−２・ｔとなり、従来のフォトリソ
グラフィー法により直接形成する方法に比べて微細化が
可能となる。また第３図（Ａ），（Ｂ）に示した製造方
法においては、Δの寸法は光学的特性により決まるゲー
ト電極厚さｔ以外の値はとれないが、この第４図（Ａ）
〜（Ｃ）に示した製造方法においては、酸化膜25の膜厚
を変えることにより、Δの寸法、すなわち両電極間の寸
法Ls′は、Ls以下ならば任意の値に設定することが可能
となる。
以上実施例に基づいて説明したように、本発明によれ
ば、ゲート電極とドレインフィールドプレート電極間の
半導体表面に不純物層を形成したので、所望の電流電圧
特性のDPCMDを容易に得ることができ、デバイスの最適
化が効率的に達成可能な半導体撮像装置が容易に得られ
る。また前記不純物層をハロゲン元素の導入により形成
することにより暗電流を減少させることができるので、
ダイナミックレンジ及びS/N等において高性能なDPCMDを
用いた半導体撮像装置が得られる。更に本発明による製
造方法によれば、ゲート電極とドレインフィールドプレ
ート電極間の間隙を大幅に縮小可能になるので、より高
密度，高解像度の半導体撮像装置が作成可能となる。
ば、ゲート電極とドレインフィールドプレート電極間の
半導体表面に不純物層を形成したので、所望の電流電圧
特性のDPCMDを容易に得ることができ、デバイスの最適
化が効率的に達成可能な半導体撮像装置が容易に得られ
る。また前記不純物層をハロゲン元素の導入により形成
することにより暗電流を減少させることができるので、
ダイナミックレンジ及びS/N等において高性能なDPCMDを
用いた半導体撮像装置が得られる。更に本発明による製
造方法によれば、ゲート電極とドレインフィールドプレ
ート電極間の間隙を大幅に縮小可能になるので、より高
密度，高解像度の半導体撮像装置が作成可能となる。
第１図（Ａ），（Ｂ）は、本発明に係る半導体撮像装置
の一実施例の製造工程を示す断面図、第２図は、不純物
層によるDPCMDの電流電圧特性の変化を示す図、第３図
（Ａ），（Ｂ）は、本発明に係る半導体撮像装置の製造
方法の一実施例の製造工程を示す図、第４図（Ａ）〜
（Ｃ）は、製造方法の他の実施例の製造工程を示す図、
第５図（Ａ）〜（Ｄ）は、従来のDPCMDを用いた半導体
撮像装置の製造工程を示す図である。 図において、１はn-型半導体基板、２は酸化膜、３はゲ
ート電極、４はドレインフィールドプレート電極、５は
ソース拡散層、６はドレイン反転層、７はドレインコン
タクト部、８は不純物層、11は半導体基板、12はゲート
絶縁膜、13はゲート電極、14はドレインフィールドプレ
ート電極、15は積層膜、13a,14aはサイドウォール、21
は半導体基板、22はゲート絶縁膜、23は電極膜、24はSi
3N4膜、25は酸化膜、26はゲート電極、27はドレインフ
ィールドプレート電極を示す。
の一実施例の製造工程を示す断面図、第２図は、不純物
層によるDPCMDの電流電圧特性の変化を示す図、第３図
（Ａ），（Ｂ）は、本発明に係る半導体撮像装置の製造
方法の一実施例の製造工程を示す図、第４図（Ａ）〜
（Ｃ）は、製造方法の他の実施例の製造工程を示す図、
第５図（Ａ）〜（Ｄ）は、従来のDPCMDを用いた半導体
撮像装置の製造工程を示す図である。 図において、１はn-型半導体基板、２は酸化膜、３はゲ
ート電極、４はドレインフィールドプレート電極、５は
ソース拡散層、６はドレイン反転層、７はドレインコン
タクト部、８は不純物層、11は半導体基板、12はゲート
絶縁膜、13はゲート電極、14はドレインフィールドプレ
ート電極、15は積層膜、13a,14aはサイドウォール、21
は半導体基板、22はゲート絶縁膜、23は電極膜、24はSi
3N4膜、25は酸化膜、26はゲート電極、27はドレインフ
ィールドプレート電極を示す。
Claims (7)
- 【請求項１】MISゲート構造をもつ電荷変調素子を画素
として用いた半導体撮像装置において、前記電荷変調素
子のドレイン領域はMOS電極からなるフィールドプレー
ト電極で形成されており、且つ前記電荷変調素子のゲー
ト電極とドレインフィールドプレート電極との間隙下の
半導体表面に不純物層が形成されていることを特徴とす
る半導体撮像装置。 - 【請求項２】前記不純物層は、りん，ひ素，アンチモン
等のＮ型不純物により形成されていることを特徴とする
請求項１記載の半導体撮像装置。 - 【請求項３】前記不純物層は、ボロン，ガリウム等のＰ
型不純物により形成されていることを特徴とする請求項
１記載の半導体撮像装置。 - 【請求項４】前記不純物層は、ふっ素，塩素等のハロゲ
ン族元素不純物により形成されていることを特徴とする
請求項１記載の半導体撮像装置。 - 【請求項５】MISゲート構造をもつ電荷変調素子を画素
として用いた半導体撮像装置の製造方法において、半導
体表面にMOS電極からなるフィールドプレート電極で電
荷変調素子のドレイン領域を形成し、前記電荷変調素子
のゲート電極とドレインフィールドプレート電極をマス
クとして、それらに対し自己整合的に半導体表面に不純
物層を形成することを特徴とする半導体撮像装置の製造
方法。 - 【請求項６】前記ゲート電極とドレインフィールドプレ
ート電極を半導体表面上に形成したのち、該ゲート電極
及びドレインフィールドプレート電極と同じ構成物質を
両電極と同程度の厚さに被覆し、RIE等を用いたエッチ
バック法によりエッチングを行って両電極の端部にサイ
ドウォールを形成し、両電極間の間隙を微小化すること
を特徴とする請求項５記載の半導体撮像装置の製造方
法。 - 【請求項７】半導体表面上にゲート絶縁膜を介して電極
膜を形成し、ゲート電極とドレインフィールドプレート
電極の間隙に対応する位置の電極膜上に耐酸化性膜を形
成したのち選択酸化法で酸化処理を行って電極膜に選択
的に酸化膜を形成し、該酸化膜をマスクとしてエッチン
グ処理によりゲート電極及びドレインフィールドプレー
ト電極を形成することを特徴とする請求項５記載の半導
体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304892A JP2835754B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304892A JP2835754B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166764A JPH03166764A (ja) | 1991-07-18 |
| JP2835754B2 true JP2835754B2 (ja) | 1998-12-14 |
Family
ID=17938541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304892A Expired - Fee Related JP2835754B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835754B2 (ja) |
-
1989
- 1989-11-27 JP JP1304892A patent/JP2835754B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03166764A (ja) | 1991-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| JPH0567767A (ja) | 固体撮像装置およびその製造方法 | |
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| US5041392A (en) | Method for making solid state image sensing device | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| JPS6126270B2 (ja) | ||
| JPH09246513A (ja) | 増幅型固体撮像素子およびその製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JP2842066B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JPH0438872A (ja) | 固体撮像素子 | |
| JPH02105460A (ja) | 固体撮像装置の製造方法 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH03266465A (ja) | 固体撮像装置 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JPS62256471A (ja) | 半導体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |