JPH02105460A - 固体撮像装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、トレンチ（溝）素子分離領域と主電極領域
と制御電極領域とを有し、制御電極に捕集されたキャリ
アで光電変換動作をする固体撮像装置の製造方法、特に
、そのトレンチ素子分離領域と制御電極とを自己整合的
に形成する固体撮像装置の製造方法に関する。

〔従来の技術〕

近年、撮像デバイスの固体化は急速に進みつつあり、例
えばＣＣＤ型、ＭＯ３型固体逼像素子を用いたビデオカ
メラが市場に出回っている。固体撮像素子の応用分野は
ホームビデオカメラに限らず、視覚センサとして工業用
ロボット防犯カメラ、天文観測、スチルカメラ等の多方
面に広がっている。かかる固体撮像素子に対する要求項
目の一つに高感度化がある。スチルカメラの実用化２映
像の高品質化、ビデオカメラの超小型化に対する強いニ
ーズに応えるためには、撮像素子の高感度化が必須の要
件になっている。

静！誘導トランジスタ　（５ｔａｔｉｃ　　Ｉｎｄｕｃ
ｔｉｏｎＴｒａｎｓｉｓｔｏｒ、以下ＳＩＴと略称する
）を光電変換素子として用いるラインセンサや固体撮像
素子は、光電荷を素子内部で増幅できるため、高感度イ
メージセンサとしての期待が持たれている。かかるＳＩ
Ｔを光電変換素子として構成した固体撮像装置に関して
は、例えば特開昭６０．−２２０９６４号などに示され
ているように、多くの提案がなされている。第６図は、
ＳＩＴイメージセンサが高感度であることに着目して、
１つのセル寸法を縮小し、微細なセルで構成したＳＩＴ
イメージセンサの一構成例のセルの断面を示す図であり
、ｎ゛基板ｌをドレインとし、その上に成長させたｎエ
ピタキシャル層２内にトレンチ分離部３で分離されたＳ
ＩＴセル１、　　Ｉ１、　　ｍがアレイ状に配置されて
いる状態を示している。１つのセルはｐ゛拡散層４で形
成されるゲート、浅いｎ°拡散層５で形成されるソース
、及びゲート容量を形成するための薄いゲート酸化膜６
及び該酸化膜６上に形成されたポリシリコンゲート電極
７、並びにソースを形成するｎ４拡散層５からコンタク
トを取るためのポリシリコンソース電極８からなってい
る。

そしてゲート酸化膜６．ソース拡散層５以外のシリコン
表面は厚い酸化膜９で覆われている。なお図において、
ＩＯはトレンチ内絶縁膜、１１はトレンチ内ポリシリコ
ンを示している。

このように構成されているＳＩＴセルにおける光電変換
は、ｐ゛ゲート拡散７１４．　　ｎ−エビタキシャル層
２．ｎ９　ドレイン基板１からなるｐｉｎホトダイオー
ドで行われる。光蓄積期間に、このホトダイオードは逆
バイアスされ、光入射によって発生する電子−ホール対
のうち電子はｎ°ソース拡散層５かｎ゛　ドレイン基板
１へ逃げ、一方ホールはｐ゛アゲート散Ｎ４にＮ積され
、ゲート電位を上昇する。そして光？ｉｔ荷によるゲー
ト電位の増加分が、光信号読み出し期間中に、ポリシリ
コンゲート電極７．ゲート酸化膜６．ｐ゛ゲート拡散層
４からなるゲート容量を介して、ｐ゛ゲート拡散層４に
加えられるゲートバイアス電圧に加算されるため、ソー
ス拡散層５とドレイン基板ｌとの間には光電荷の蓄積量
に対応する大きな出力電流が流れ、光信号が読み出され
る。

ＳＩＴイメージセンサのセル構成は、光電変換と増幅作
用とが１つのＳＩＴ内で行われるため、１つのセル当た
り１個のトランジスタでよく、微細化には通している。

ＳＩＴイメージセンサの微細化を行うには、素子分離領
域の縮小化が問題であり、この点を解決する手段として
、トレンチ分離法がとられている。トレンチ分離法を用
いると分ＭｅＭ域の面積が小さくできる。

第７図へ〜０にトレンチ分離部とその後に続くｐ゛ゲー
ト拡散層の形成法を示す、まず第７図へに示すように、
ｎ−シリコンエピタキシャル層２１上に熱酸化あるいは
ＣＶＤ法にて作成した厚い酸化膜２３をマスクとして、
トレンチ分離部ｚ２の予定領域に異方性エツチングによ
り溝２４を掘る。次いで第７図田）に示すように、溝２
４の表面を熱酸化膜等の絶縁膜２５で絶縁した後、溝２
４をノンドープポリシリコン２６で埋め戻し平ｔｏ化す
る。次いで第７図（Ｃ１，（１３）に示すように、トレ
ンチ分離部予定領域の上部に窒化膜２７をマスクとして
ＬＯＣＯ５法により厚い酸化＃２８を形成する。次いで
窒化膜２７を化学エツチングにより除去したのち、第７
図［Ｆ］に示すように、ｐ゛ゲート拡散層２９を、レジ
ストでバターニングした後ポロンのイオン注入と熱拡散
で形成する。このとき、トレンチ分離部２２に接近する
領域において、ｐ゛ゲート拡散層２９がＬＯＣＯ８酸化
膜２８をマスクとして形成される１以上の手順により作
成することにより、１μｍ程度の幅のトレンチ分離を容
易に形成することができる。

〔発明が解決しようとする課題〕

ところでトレンチ分離法は、製造法が？３１雑なため、
転位や欠陥の生成−再結合中心をトレンチ周囲に発生さ
せ易いセル分離法である。ところがＳＩＴイメージセン
サにおいては、トレンチ周辺の生成−再結合中心の発生
は特性上重要な問題である。これは先に述べたように、
ＳＩＴイメージセンサは光電荷をゲートに蓄積しゲート
の電位変化に対応した出力信号を得ることを原理として
いるからである。

したがって、もしトレンチ周辺に生成−再結合中心があ
れば、トレンチとゲートが近接しているために、生成−
再結合中心で発生した電荷がゲートに蓄積されたり、光
電荷が生成−再結合中心にｗＩｉ獲されたりして、ゲー
トに蓄積される電荷量は真の光電荷と一致しなくなる。

この現象は一種のノイズの混入であり、これによりＳＩ
ＴイメージセンサのＳ／Ｎは低下する。したがってＳＩ
Ｔイメージセンサにおいては、製造方法の上ではトレン
チ周辺の生成−再結合中心の発生をできるだけ抑制しな
ければならない。

トレンチ周辺の生成−再結合中心の発生原因としては、
■シリコンを溝掘りした時のエツチングダメージと汚染
、■トレンチ内を酸化した時の熱応力、■トレンチ上部
をＬＯＧＯ３酸化した時のシリコンから酸化膜への変換
による体積膨張による応力が挙げられる。■のエツチン
グダメージについては、従来の製法においてもそのダメ
ージ処理は可能であるが、■、■については製法上対応
できない。

すなわち、■のトレンチ内の酸化時の応力を緩和するに
は、トレンチ内に形成する酸化膜厚を薄くするのが効果
的な方法であるが、従来の製造方法では、トレンチ内の
酸化膜がポリシリコンエッチバ、り時の表面のエッチバ
ックストッパーとしても機能させているため、その酸化
膜厚は１０００人程度にしか薄くできない、これ以上に
薄くした場合には、エッチバック時にシリコン表面まで
エッチングされる可能性がある。また■の体積膨張によ
る応力については、従来の製造方法では全く対処できな
い問題である。

また、トレンチ周辺の生成−再結合中心の存在に関連し
て、ＳＩＴイメージセンサのＳ／Ｎはゲート・トレンチ
開路ｆｓ　ｉ　ｔ　ｔに依存して変化することがわかっ
ている。これは、１つの理由として生成−再結合中心が
トレンチ近傍で多発しているためであり、また、もう１
つの理由としてトレンチに接近したｐ゛ゲート拡散が生
成−再結合中心の発生を促進するためである。したがっ
てＳＩＴイメージセンサの特性改善の上で１．１を精度
よ（制御しなければならない。しかし従来のトレンチ分
離部の形成方法では、１ｇＩが０．５μｍ程度に小さい
場合の制御は難しい、これはトレンチに対してＬｉを改
めて合わせ直して決めているからであり、第７図Ｃ＋に
示すように、トレンチ内絶縁膜２５のエツジと窒化膜２
７の合わせ精度でｌ、ｌが決まる。

実際には０．５μｍ程度の１９．に対して露光装置の合
わせ精度は０．２μｍ程度しかなく、したがって従来方
法では露光装置の合わせ精度がＳＩＴイメージセンサの
特性に大きく影響を与えてしまう。

以上のように、ＳＩＴイメージセンサのＳ／Ｎを向上さ
せるにはトレンチ周囲に発生する生成再結合中心の発生
を抑制することが必要であり、その発生の抑制にはトレ
ンチ内酸化時の膜厚を薄くすることと、トレンチ上部を
酸化させないことが効果的であるが、従来のトレンチ分
離部形成法では実現できない。またゲート・トレンチ間
距離ｇｅｔの制御ｎも、Ｓ／Ｎの向上と安定化の上で重
要であるが、微細化に対応して１９五が短縮された構造
においては制御は難しいという問題点がある。

本発明は、従来のＳＩＴイメージセンサの素子分離部に
トレンチ分離法を用いた場合における上記問題点を解決
するためになされたもので、生成再結合中心の発生を抑
制してＳ／Ｎの向上を計った、ＳＩＴを光電変換素子と
して構成する固体撮像装置の製造方法を提供することを
目的とする。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、半導体基板に素子分＃領域と第
１導電型の主電極領域と第２導電型の制御ｉ種領域とを
設け、光照射によって発生したキャリアを前記制御電極
領域に蓄積して該制御電極領域の電位を変化させる固体
撮像装置の製造方法において、半導体基板の一部を除去
することによって溝を形成し、該溝内に絶縁層を形成し
たのち、該溝内にポリシリコンを埋め戻すと共に該溝幅
より広く且つ半導体基板面より上部へ突出したポリシリ
コン突出部を溝内のポリシリコンと一体に形成し、次い
で該突出部と半導体基板上に絶縁層を形成したのち、該
絶縁層上から不純物をイオン注入して熱拡散することに
より素子分Ｍ８Ｎ域と制御電極領域とを自己整合的に形
成するものである。

このようにして製造することにより、半導体基板のポリ
シリコンに接する角部分及び半導体基板表面の角部分に
接するポリシリコンを酸化することなく溝を絶縁するこ
とができ、したがって溝素子分離領域の上部で厚い酸化
膜に伴う体積膨張応力が生じないので、生成−再結合中
心の発生を抑制でき、ノイズの少ない固体描像装置が得
られる。

また連索子分Ｍ領域と制御電極領域との間の距離が自己
整合的に決められ、Ｓ／Ｎの安定した固体撮像装置が得
られる。

〔実施例〕

以下実施例について説明する。第１図へ〜ｔＣ＋は、本
発明の第１実施例の製造工程を示す図である。

まず第１図へに示すように、ｎ−シリコンエピタキシャ
ル層３１に、熱酸化あるいは化学的気相成長（ＣＶ　Ｄ
）法によって酸化膜層３２を、またＣＶＤ法によって窒
化膜層３３を順次形成した後、レジストをマスクとして
窒化膜層３３及び酸化膜層３２を異方性エツチングする
。酸化膜層３２の厚さは後述するポリシリコンキャップ
の厚さが適切な厚さとなるように設定する。また、窒化
膜層３３の厚さは後述するエピタキシャル層３１へのト
レンチエツチング時の選択比を考慮して適切な値に設定
する。

次に第１開田）に示すように、酸化膜層３２を弗酸によ
ってサイドエッチする。サイドエッチ量は後述するポリ
シリコンキャップの幅が適切な値となるように設定する
０次いで第１図ｔｅｌに示すように、窒化膜層３３をマ
スクとしてエピタキシャル層３１に異方性エツチングに
より深さ４μｍ程度のトレンチ３４を形成し、次に第１
図の）に示すように、窒化１１９層３３を除去した後に
トレンチ内を酸化し、酸化膜層３５を形成する。酸化膜
厚は５００〜１０００人程度である。

その後第１図Ｂに示すように、ＣＶＤ法によってポリシ
リコン３６をトレンチ３４内に埋め込み、酸化膜層３２
の表面が露出するまでエッチバックする。

この時点でトレンチ部の上部にトレンチ３４の幅よりも
広い幅を有するポリシリコンキャップ３６ａが形成され
る。次に第１図ｎに示すように、ポリシリコンキャップ
３６ａをマスクとして酸化膜層３２及び酸化１６１層３
５をの一部を弗酸にて除去する。更に、第１図（Ｃ）に
示すように、露出されたエピタキシャル層３１及びポリ
シリコンキャノ１３６ａの表面を熱酸化して酸化膜層３
７を形成してポリシリコンキャップ３６ａを絶縁した後
に、酸化膜層３７上よりボロンをイオン注入し、熱拡散
してｐ゛ゲート拡散層３８を形成する。

ここで留意しなければならない点は、ポリシリコンキャ
ップ３６ａの熱酸化時に、ポリシリコンキャップ３６ａ
がエピタキシャル層３１との境界付近の位置３６ｂまで
酸化されないように、ポリシリコンキャンプ酸化膜層３
７ａの厚さを制御することであり、このためには前述の
酸化膜層３２の厚さ制御を適切に行わなければならない
。またポリシリコンキャップ３６ａの幅１．はトレンチ
・ゲート間距離１ｍ（を決定するパラメータとなるため
、制御に注意しなければならない、このためには前述の
酸化膜層３２のサイドエッチ時にサイドエッチ量を適切
に決めなければならない。

この実施例によれば、トレンチ素子分離部の上部におい
てポリシリコンの酸化に伴う体積膨張応力が生じないの
で、生成−再結合中心の発生を抑制することができ、ノ
イズの少ないＳＩＴイメージセンサが得られる。またト
レンチ素子分離部内の絶縁膜厚を制限なく薄くできるの
で、生成−再結合中心の発生抑制に対してより有利とな
る。更にまたトレンチ素子分離部とｐ゛ゲート間距離を
セルファラインで決めることができるので、ＳＩＴイメ
ージセンサのＳ／Ｎを安定化させることができる。

第２図へ〜＋Ｃ＋は、前記第１実施例の変形例の製造工
程を示す図であり、この変形例はゲート・トレンチ間に
ヒ素あるいはリンのｎ型不純物層を合わせて形成するこ
とを特徴とするものである。以下図に基づいて説明する
。第２図＾に示すように、エピタキシャル層３１上に酸
化膜層３２及び窒化膜層３３を形成し、レジストをマス
クとして窒化膜層３３及び酸化１１１１層３２を異方性
エツチングする工程は前記第１実施例と同様である。こ
の後第２図（Ｂ）に示すように、酸化膜層３２をサイド
エッチした後、リンあるいはヒ素をドーピングしたｎ型
不純物層３９をイオン注入して形成する。イオン注入の
ドーズ量はＩ　Ｅｌｌｃｍ−”〜Ｉ　Ｂ１６ｃｍ−”程
度が適当である。

次いで第２図（Ｃ１〜＋Ｃ＋に示すように、第１実施例
と同様に、エピタキシャル層３１のトレンチエツチング
、トレンチ内酸化による酸化膜層３５の形成、ポリシリ
コン３６の埋め戻し、ポリシリコンキャップ３６ａをマ
スクとした酸化膜層３２及び酸化膜層３５の一部の除去
、エピタキシャル層３１及びポリシリコンキャップ３６
ａの熱酸化による酸化膜層３７の形成、酸化膜層３７上
からのボロンのイオン注入と熱拡散によるｐ゛ゲート３
８形成の各工程を順次行う。

本実施例においては、トレンチとゲートの間に形成され
たｎ型不純物ｌｌ３９は、ゲート３８に負の電圧が印加
されてゲート３８からエピタキシャル層３１へ空乏層が
形成された場合に、トレンチ上端への空乏層の拡がりを
抑えるため、トレンチ上部で発生した生成−再結合中心
がＳＩＴイメージセンサのＳ／Ｎに影響を与えなくなる
という効果が得られる。

第３図四〜ηは、本発明の第２実施例の製造工程を示す
図である。まず第３図（８）に示すように、ｎ−シリコ
ンエピタキシャル層４１に熱酸化あるいは化学的気相成
長（ＣＶ　Ｄ）法によって酸化膜層４２を、またＣＶＤ
法によって窒化膜１１４３を順次形成した後、レジスト
をマスクとして窒化膜層４３を工フチングする。酸化膜
層４２の厚さは後述するポリシリコンの埋め戻しに対し
てポリシリコンとの選択比を考慮して設定されるが、５
００〜１０００人程度である。また、窒化膜層４３の厚
さは後述するトレンチ形成に対してｎ−エピタキシャル
層４１との選択比を考慮して設定する。

次に第３図上）に示すように、ｎ−エピタキシャル層４
１の一部のみを選択的に酸化して厚い酸化膜層４４を形
成した後、第３図（Ｃ１に示すように、酸化膜層４４を
窒化膜層４３をマスクとして等方性エツチングし、更に
第３図（０）に示すように、窒化膜層４３をマスクとし
て異方性エツチングによりエピタキシャル４１にトレン
チ４５を形成する０次いで第３図［Ｆ］に示すように、
窒化膜層４３を除去した後に、トレンチ４５内を酸化し
、酸化膜層４６を形成する。酸化膜層４６の膜厚は５０
０〜１０００人程度が適当である。

この後ＣＶＤ法によってポリシリコン４７をトレンチ内
に埋め込み、酸化膜層４２の表面が露出するまでエッチ
バンクする０次に第３開口に示すように、ポリシリコン
４７の表面を熱酸化して酸化膜層４８でポリシリコン４
７を絶縁した後に、酸化膜層４８上よりボロンをイオン
注入し、熱拡散してｐ゛ゲート４９形成する。この第２
実施例においても、第１実施例と全く同様に、生成−再
結合中心の発生が抑制され、ノイズが少な（Ｓ／Ｎの安
定した３１Ｔイメージセンサが得られる。

第４図へ〜旧は、上記第２実施例の変形例の製造工程を
示す図であり、この変形例はゲート・トレンチ間にヒ素
あるいはリンのｎ型不純物層を合わせて形成することを
特徴とするものである。以下図に基づいて説明する。第
４図＾、（Ｂ）に示すように、ｎ−エピタキシャル層４
１の上に酸化膜層４２及び窒化膜層４３を形成し、レジ
ストをマスクとして窒化膜層４３をエツチングし、次に
ｎ−エピタキシャル層４１を選択酸化して酸化膜層４４
を形成する工程は前記第２実施例と同様である。この後
第４図（Ｃ１に示すように、酸化膜層４４を窒化膜層４
３をマスクとして等方性エツチングした後、リンあるい
はヒ素をドーピングしたｎ型不純物層５０をイオン注入
で形成する。イオン注入のドーズ景はＩＥＩＩｃｒｍ　
−”〜ｌＥ１６ｃｍ−”程度が適当である。

次いで第４図ｔｏ）〜ｔＧ）に示すように、第２実施例
と同様に、エピタキシャルＮ４１のトレンチエツチング
、トレンチ内酸化による酸化膜４６の形成、ポリソリコ
ン４７の埋め戻し、ポリシリコン４７の熱酸化による酸
化膜層４８の形成、酸化膜層４８上からのボロンのイオ
ン注入と熱拡散によるｐ°ゲート４９の形成の各工程を
１＠次行う。この変形例による効果は前記第１実施例の
変形例と同様である。

第５図へ〜旧は、本発明の第３実施例の製造工程を示す
図である。まず第５図＾に示すように、半導体基板上の
エピタキシャル層５１に熱酸化あるいはＣＶＤ法によっ
て酸化膜Ｊｌｉ５２を形成した後に、レジストをマスク
として酸化膜層５２をエツチングし、更に酸化１１１１
ｉ５２をマスクとして異方性エツチングによりエピタキ
シャル１１１５１にトレンチ５３を形成する０次に第５
開田）に示すように酸化１１！１ｉ５２を除去した後に
、トレンチ５３内を酸化して酸化膜層５４を形成する。

Ｍ化１ａＩ’！５４（７）Ｉｌｌ！Ｈｊ：　５００〜１
００Ｏ人程度が適当である。この後第５図（Ｃ１に示す
ように、ＣＶＤ法によってドープされたポリシリコン５
５をトレンチ内に埋め戻す。ここでポリシリコン５５の
ドープはｐ型又はｎ型どちらでもよく、またノンドープ
ポリシリコンをＣＶＤ法で堆積した後に不純物をドープ
しエッチバックしてもよい。

次に第５図［Ｄ）に示すように、ＣＶＤ法によりノンド
ープのポリシリコン５６を堆積した後に、ポリシリコン
５５からポリシリコン５６へ不純物を熱拡散して、ポリ
シリコン５６中にドープポリシリコンを頁域５７を形成
する。熱拡散時間はドープポリシリコン領域５７の面積
拡がりを決定し、更に後述するようにゲートとトレンチ
間距Ｈｐ　ｔ□を決定するため、時間制御に注意を要す
る。次に第５図［Ｆ］に示すように、ポリシリコン５６
を熱酸化してノンドープポリシリコン５６とドープポリ
シリコン領域５７で膜厚差を伴った酸化膜１１５Ｂを形
成する。この後第５開口に示すように、酸化膜層５Ｂを
ノンドープポリシリコン５６が露出するまで一部エッチ
ングした後、ドープポリシリコン５５上の酸化膜Ｎ５Ｂ
をマスクとしてポリシリコン５６をエツチングし、酸化
Ｆ！！Ｊｉ５８上よりボロンをイオン注入し熱拡散して
ｐ゛ゲート５９形成する。

この実施例においても、トレンチ素子分離部の上部にお
いてポリシリコンの酸化に伴う体積膨張応力が生じない
ので、生成−再結合中心の発生を抑制することができ、
ノイズの少ないＳＩＴイメージセンサが得られる。また
トレンチ素子分離部とｐ゛ゲート間距離をセルファライ
ンで決めることができるので、ＳＩＴイメージセンサの
Ｓ／Ｎを安定化することができる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明の製造方
法によれば、連索子分離領域の上部でポリシリコンの酸
化に伴う体積膨張応力が生じないので、生成−再結合中
心の発生を抑制でき、ノイズの少ない固体撮像装置を容
易に製造することができる。

また素子分離領域と制′４’！６１Ｍ、Ｐｉ　ＳＪｉ域
との間の距離が自己整合的に決められ、Ｓ／Ｎの安定し
た固体撮像装置を製造することができる。

【図面の簡単な説明】

第１図へ〜ｔＣ＋は、本発明に係る固体撮像装置の製造
方法の第１実施例の製造工程を示す図、第２図へ〜（Ｃ
１は、第１実施例の変形例の製造工程を示す図、第３図
へ〜■は、本発明の第２実施例の製造工程を示す図、第
４図へ〜ｎは、第２実施例の変形例の製造工程を示す図
、第５図へ〜旧は、本発明の第３実施例の製造工程を示
す図、第６図は、従来のＳＩＴイメージセンサの一構成
例を示す断面図、第７図へ〜０は、従来のＳＩＴイメー
ジセンサにおけるトレンチ分ＭＢＭ域とゲートの製造方
法を示す製造工程図である。 図において、３１はｎ−エピタキシャル層、３４はトレ
ンチ、３５はトレンチ内酸化膜、３６はポリシリコン、
３６ａはポリシリコンキャンプ、３７ａはポリシリコン
キャップ酸化膜、３８はｐ゛ゲート拡散層を示す。 特許出願人　オリンパス光学工業株式会社第３図 （Ｅ） （Ｆ） ５０：ｎ型不純物層 第４図 （Ｅ） （Ｆ） 第６図 １ニドレイン ２：エビタギシャル層 ３：トレンヂ分離部 ４：ビ烹鮫ゲート ７：ポリシリコンゲート電極 ８：ポリシリコンソース電極 ９：絶＠膜 １０ニドレンチ内絶橡頂 １１ニドレンチ内ポリシリコン

Claims (1)

1. 【特許請求の範囲】 １、半導体基板に素子分離領域と第１導電型の主電極領
   域と第２導電型の制御電極領域とを設け、光照射によっ
   て発生したキャリアを前記制御電極領域に蓄積して該制
   御電極領域の電位を変化させる固体撮像装置の製造方法
   において、半導体基板の一部を除去することによって溝
   を形成し、該溝内に絶縁層を形成したのち、該溝内にポ
   リシリコンを埋め戻すと共に該溝幅より広く且つ半導体
   基板面より上部へ突出したポリシリコン突出部を溝内の
   ポリシリコンと一体に形成し、次いで該突出部と半導体
   基板上に絶縁層を形成したのち、該絶縁層上から不純物
   をイオン注入して熱拡散することにより素子分離領域と
   制御電極領域とを自己整合的に形成することを特徴とす
   る固体撮像装置の製造方法。 ２、前記半導体基板に第１絶縁層及び第２絶縁層を順次
   形成し、該第１絶縁層及び第２絶縁層の一部を除去した
   のち前記第１半導体基板に接した前記第１絶縁層のみを
   更に一部除去し、次いで前記半導体基板の一部を除去す
   ることによって溝を形成し、前記第２絶縁層を除去した
   のち前記溝内面に絶縁層を形成し、次いで溝内及び前記
   一部除去された第１絶縁層部分にポリシリコンを埋め戻
   し、前記第１絶縁層を除去したのちに前記半導体基板及
   び前記ポリシリコン上に第３絶縁層を形成し、該第３絶
   縁層上から前記半導体基板へ不純物をイオン注入して熱
   拡散することにより素子分離領域と制御電極領域とを自
   己整合的に形成することを特徴とする請求項１記載の固
   体撮像装置の製造方法。 ３、前記半導体基板上に第１絶縁層及び酸素の通過を防
   ぐ第２絶縁層を順次形成し、該第２絶縁層の一部を除去
   したのち前記半導体基板を酸化して該半導体基板上の前
   記第１絶縁層の一部を厚く形成し、該厚い第１絶縁層の
   一部を除去したのち前記半導体基板の一部を除去するこ
   とによって溝を形成し、次いで前記第２絶縁層を除去し
   たのち前記溝内面に絶縁層を形成し、該溝内及び前記一
   部除去された第１絶縁層部分にポリシリコンを埋め戻し
   、次いで前記第１絶縁層の一部を除去して前記半導体基
   板の一部を露出させたのちに前記第１半導体基板及びポ
   リシリコンの表面に第３絶縁層を形成し、該第３絶縁層
   上から前記半導体基板へ不純物をイオン注入して熱拡散
   することによって素子分離領域と制御電極領域とを自己
   整合的に形成することを特徴とする請求項１記載の固体
   撮像装置の製造方法。 ４、前記半導体基板上に第１絶縁層を形成し、該第１絶
   縁層の一部を除去したのち前記半導体基板の一部を除去
   することによって溝を形成し、次いで前記第１絶縁層を
   除去したのちに前記溝内面に第２絶縁層を形成して前記
   溝内に不純物を含む第１ポリシリコンを埋め戻し、次い
   で前記第２絶縁層及び前記第１ポリシリコン上に不純物
   を含まない第２ポリシリコンを堆積したのち、該第２ポ
   リシリコンの一部へ前記第１ポリシリコンより不純物を
   熱拡散し、次いで該第２ポリシリコンを酸化して第３絶
   縁層を形成し、該第３絶縁層の一部及び前記第２ポリシ
   リコンの一部を除去したのち、前記第３絶縁層をマスク
   として前記半導体基板へ不純物をイオン注入して熱拡散
   することによって素子分離領域と制御電極領域とを自己
   整合的に形成することを特徴とする請求項１記載の固体
   撮像装置の製造方法。