KR20060000322A - Ｃｍｏｓ 이미지 센서 및 그 제조방법 - Google Patents

Ｃｍｏｓ 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20060000322A
KR20060000322A KR1020040049128A KR20040049128A KR20060000322A KR 20060000322 A KR20060000322 A KR 20060000322A KR 1020040049128 A KR1020040049128 A KR 1020040049128A KR 20040049128 A KR20040049128 A KR 20040049128A KR 20060000322 A KR20060000322 A KR 20060000322A
Authority
KR
South Korea
Prior art keywords
film
spacer
gate electrode
image sensor
etch stop
Prior art date
Application number
KR1020040049128A
Other languages
English (en)
Inventor
최재헌
Original Assignee
(주)그래픽테크노재팬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)그래픽테크노재팬 filed Critical (주)그래픽테크노재팬
Priority to KR1020040049128A priority Critical patent/KR20060000322A/ko
Publication of KR20060000322A publication Critical patent/KR20060000322A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 게이트전극의 스페이서를 형성할 때 스페이서 하부에 식각정지막을 형성하여 스페이서 형성시 불순물 영역의 기판이 받는 식각손상을 방지할 뿐만 아니라 스페이서의 이동성 양이온이 게이트산화막으로 침투하는 것을 방지하여 암전류의 발생을 억제할 뿐만 아니라 문턱전압의 변화를 방지할 수 있는 이점이 있다.
이미지센서, 암전류, 문턱전압, 스페이서, 식각정지, 식각손상

Description

ＣＭＯＳ 이미지 센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD FOR MANUFACTURING THEREOF}
도 1a 내지 도 1c는 일반적인 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 의한 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 필드산화막
30 : 게이트전극 32 : 게이트산화막
34 : 도전막 36 : 캡핑절연막
40 : 버퍼산화막 50 : 소오스/드레인
60 : 스페이서 70 : 식각정지막
본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 게이트전극의 스페이서를 형성할 때 스페이서 하부에 식각정지막을 형성하여 스페이서 형성시 불순물 영역의 기판이 받는 식각손상을 방지할 뿐만 아니라 스페이서의 이동성 양이온이 게이트산화막으로 침투하는 것을 방지하여 암전류의 발생을 억제할 뿐만 아니라 문턱전압의 변화를 방지할 수 있도록 한 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
CMOS 이미지 센서(image sensor)는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 픽셀수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하여 빛에 반응하여 생성된 신호전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다.
이러한 CMOS 이미지 센서는 종래의 이미지센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하여 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라 호환성의 CMOS 기술을 사용하므로 제조단가를 낮출 수 있고 전력소모도 낮다는 장점이 있어 요즈음에는 각종 카메라, 의료장비, 감시용 카메라, 위치확인 및 감지를 위한 각종 산업 장비, 장난감 등 화상신호를 재현하는 모든 분야에 이용 가능하며, 저전압 구동과 단일칩화가 가능하여 점점 활용범위가 확대되고 있는 추세이다.
도 1a 내지 도 1c는 일반적인 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 1a에 도시된 바와 같이 먼저, 반도체 기판(10)에 LOCOS(LOCal Oxidation of Silicon) 공정이나 STI(Shallow Trench Isolation) 공정에 의해 필드산화막(20)을 형성하여 필드영역과 활성영역을 정의한다. 이때 활성영역은 필드영역 이외의 지역으로 포토다이오드 형성영역, 트랜스퍼 트랜지스터 및 플로팅 확산 형성영역을 나타낸다.
그런다음, 결과물 전면에 게이트산화막(32)과 도전막(34)과 캡핑절연막(36)을 순차적으로 증착한 후 패터닝하여 게이트전극(30)을 형성한다.
그런다음 도 1b에 도시된 바와 같이 게이트전극(30)의 측면 및 소오스/드레인(50) 영역의 상부에 버퍼산화막(40)을 성장시킨 후 게이트전극(30)을 마스크로 LDD 구조를 형성하기 위한 저농도의 이온주입을 진행한다. 이때 버퍼산화막(40)은 불순물의 이온주입에 대한 버퍼층의 역할을 하게 된다.
그런다음 도 1c에 도시된 바와 같이 결과물 전면에 스페이서막으로 PE-TEOS막을 증착한 후 에치백하여 게이트전극(30) 측벽에 스페이서(60)를 형성한다.
그런다음 고농도 이온주입을 통해 LDD 구조의 소오스/드레인(50)을 형성함으로써 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하게 된다.
그런데 위와 같이 스페이서막으로써 PE-TEOS막을 사용할 경우 스페이서(60)에서 나오는 탄소가 버퍼산화막(40)을 통과해서 게이트산화막(32)으로 침투하게 되어 게이트산화막(32)을 오염시키게 되는데 이 탄소가 게이트산화막(32) 내에서 이 동성 양이온으로 작용하여 게이트의 동작전압 Vpp를 떨어지게 하고 문턱전압(threshold voltage)을 변화시켜 소자에 치명적인 손상을 초래하는 문제점이 있다.
따라서, 이러한 손상을 방지하기 위해 스페이서막을 증착한 후 어닐링을 실시하기도 하지만 소오스/드레인 영역에 도핑된 불순물들이 측방향으로 확산되어 소오스/드레인 사이의 채널 길이가 감소되어 단채널 효과를 심화시키는 문제점이 발생하게 된다.
또한, 스페이서막을 에치백하여 스페이서(60)를 형성할 때 과식각이 발생하게 될 경우 소오스/드레인(40)의 상부표면에 실리콘의 플라즈마 손상을 주게됨으로써 이와 같은 손상이 고감도의 이미지센서의 경우 암전류를 발생시키는 원인이 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 게이트전극의 스페이서를 형성할 때 스페이서 하부에 식각정지막을 형성하여 스페이서 형성시 불순물 영역의 기판이 받는 식각손상을 방지할 뿐만 아니라 스페이서의 이동성 양이온이 게이트전극의 게이트산화막으로 침투하는 것을 방지하여 암전류의 발생을 억제할 뿐만 아니라 문턱전압의 변화를 방지할 수 있도록 한 CMOS 이미지 센서 및 그 제조방법을 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명에 의한 CMOS 이미지 센서는 포토다이오드와 트랜스퍼 트랜지스터를 갖는 CMOS 이미지 센서에 있어서, 상기 포토다이오드 영역의 기판 상부와 트랜스퍼 트랜지스터의 게이트전극 스페이서 하부가 버퍼산화막과 식각정지막의 이중구조로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 CMOS 이미지 센서는 포토다이오드와 트랜스퍼 트랜지스터를 갖는 CMOS 이미지 센서에 있어서, 상기 포토다이오드 영역의 기판 상부와 트랜스퍼 트랜지스터의 게이트전극 측벽이 버퍼산화막과 식각정지막의 이중구조로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 CMOS 이미지 센서의 제조방법은 반도체 기판에 필드영역과 활성영역을 정의한 후 게이트산화막과 도전막과 캡핑절연막을 순차적으로 증착하고 패터닝하여 게이트전극을 형성하는 단계와, 게이트전극을 형성한 후 결과물을 산화시켜 기판 상부와 게이트전극 측벽에 버퍼산화막을 성장시키는 단계와, 버퍼산화막을 성장시킨 후 게이트전극을 마스크로 LDD 구조를 형성하기 위한 저농도의 이온주입을 진행하는 단계와, 이온주입을 진행한 후 결과물 전면에 식각정지막과 스페이서막을 차례로 증착하고 식각정지막을 정지점으로 에치백하여 게이트전극의 측벽에 스페이서를 형성하는 단계와, 스페이서를 형성한 후 고농도 이온주입을 통해 LDD 구조의 소오스/드레인을 형성하여 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하는 단계로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 CMOS 이미지 센서의 제조방법은 반도체 기판에 필드영 역과 활성영역을 정의한 후 게이트산화막과 도전막과 캡핑절연막을 순차적으로 증착하고 패터닝하여 게이트전극을 형성하는 단계와, 게이트전극을 형성한 후 결과물을 산화시켜 상기 기판 상부와 상기 게이트전극 측벽에 버퍼산화막을 성장시키는 단계와, 버퍼산화막을 성장시킨 후 상기 결과물 전면에 식각정지막과 스페이서막을 차례로 증착하고 식각정지막을 정지점으로 에치백하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와, 스페이서를 형성한 후 LDD 구조를 형성하기 위해 전면에 고농도 이온주입을 진행하는 단계와, 고농도 이온주입을 진행한 후 상기 스페이서를 제거하고 LDD 구조의 소오스/드레인을 형성하기 위해 저농도 이온주입을 진행하여 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하는 단계로 이루어진 것을 특징으로 한다.
본 발명에서 식각정지막은 실리콘질화막인 것을 특징으로 한다.
본 발명에서 스페이서막은 실리콘산화막이나 폴리실리콘막인 것을 특징으로 한다.
본 발명에서 고농도 이온주입을 진행한 후 스페이서를 제거하기 전에 열처리를 진행하는 것을 특징으로 한다.
위와 같이 이루어진 본 발명은 게이트전극을 형성한 후 버퍼산화막과 식각정지막과 스페이서막을 형성한 후 에치백하여 스페이서를 형성함으로써 에치백시 식각정지막을 정지점으로 식각을 함에 따라 과식각에 의해 기판의 손상을 방지할 수 있을 뿐만 아니라 스페이서의 이동성 양이온이 게이트산화막으로 침투하는 것을 방지하여 암전류의 발생 및 문턱전압의 변화를 방지할 수 있게 된다.
또한, 스페이서를 형성한 후 LDD 구조의 고농도 이온주입을 진행한 후 스페이서를 제거한 후 저농도 이온주입을 진행함으로써 스페이서를 제거하기 전에 열처리를 통해 큐어링하여 고농도의 이온주입으로 인한 손상을 회복시킬 수도 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2a 내지 도 2c는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 2a에 도시된 바와 같이 먼저, 반도체 기판(10)에 LOCOS(LOCal Oxidation of Silicon) 공정이나 STI(Shallow Trench Isolation) 공정에 의해 필드산화막(20)을 형성하여 필드영역과 활성영역을 정의한다. 이때 활성영역은 필드영역 이외의 지역으로 포토다이오드 형성영역, 트랜스퍼 트랜지스터 및 플로팅 확산 형성영역을 나타낸다.
그런다음, 결과물 전면에 게이트산화막(32)과 도전막(34)과 캡핑절연막(36)을 순차적으로 증착한 후 패터닝하여 게이트전극(30)을 형성한다.
이때 도전막(34)은 폴리실리콘층과 실리사이드층으로 이루어진 2중구조로 이루어질 수 있으며 캡핑절연막(36)은 실리콘질화막으로 형성될 수 있다.
그런다음 도 2b에 도시된 바와 같이 게이트전극(30)의 측면 및 소오스/드레 인 영역의 상부에 버퍼산화막(40)을 성장시킨 후 게이트전극(30)을 마스크로 LDD 구조를 형성하기 위한 저농도의 이온주입을 진행한다. 이때 버퍼산화막(40)은 불순물의 이온주입에 대한 버퍼층의 역할을 할 뿐만 아니라 이후 증착될 식각정지막(70)인 실리콘질화막이 기판(10)과 직접적인 접촉시 접촉력이 낮은 문제를 완충시키기 위한 버퍼층의 역할도 하게 된다.
그런다음 도 2c에 도시된 바와 같이 결과물 전면에 식각정지막(70)으로 실리콘질화막을 증착하고 스페이서(60)를 형성하기 위한 스페이서막으로 PE-TEOS막을 증착하거나 실리콘산화막이나 폴리실리콘막을 증착한 후 식각정지막(70)이 노출되도록 스페이서막을 에치백하여 게이트전극(30) 측벽에 스페이서(60)를 형성하게 된다.
이때, 식각정지막(70)을 식각정지점으로 에치백을 진행함으로써 과식각으로 인한 소오스/드레인(50)의 상부에 실리콘의 플라즈마 손상을 방지하여 암전류의 발생을 방지할 수 있을 뿐만 아니라 이후 스페이서막으로 PE-TEOS 막을 증착한 경우 스페이서(60)의 탄소가 게이트산화막(32)으로 침투하는 것을 식각정지막(70)으로 차단하여 게이트산화막(32)에서 이동성 양이온으로 작용하여 문턱전압을 변화시키는 것을 방지하게 된다.
그런다음 고농도 이온주입을 통해 LDD 구조의 소오스/드레인(50)을 형성함으로써 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하게 된다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 의한 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 3a에 도시된 바와 같이 먼저, 반도체 기판(10)에 LOCOS(LOCal Oxidation of Silicon) 공정이나 STI(Shallow Trench Isolation) 공정에 의해 필드산화막(20)을 형성하여 필드영역과 활성영역을 정의한다. 이때 활성영역은 필드영역 이외의 지역으로 포토다이오드 형성영역, 트랜스퍼 트랜지스터 및 플로팅 확산 형성영역을 나타낸다.
그런다음, 결과물 전면에 게이트산화막(32)과 도전막(34)과 캡핑절연막(36)을 순차적으로 증착한 후 패터닝하여 게이트전극(30)을 형성한다.
이때 도전막(34)은 폴리실리콘층과 실리사이드층으로 이루어진 2중구조로 이루어질 수 있으며 캡핑절연막(36)은 실리콘질화막으로 형성될 수 있다.
그런다음 도 3b에 도시된 바와 같이 게이트전극(30)의 측면 및 소오스/드레인 영역의 상부에 버퍼산화막(40)을 성장시킨다.
이때 버퍼산화막(40)은 불순물의 이온주입에 대한 버퍼층의 역할을 할 뿐만 아니라 이후 증착될 식각정지막(70)인 실리콘질화막이 기판(10)과 직접적인 접촉시 접촉력이 낮은 문제를 완충시키기 위한 버퍼층의 역할도 하게 된다.
이와 같이 버퍼산화막(40)을 성장시킨 후 결과물 전면에 식각정지막(70)으로 실리콘질화막을 증착하고 스페이서(60)를 형성하기 위한 스페이서막으로 PE-TEOS막을 증착하거나 실리콘산화막이나 폴리실리콘막을 증착한 후 식각정지막(70)이 노출되도록 스페이서막을 에치백하여 게이트전극(30) 측벽에 스페이서(60)를 형성하게 된다.
이때, 식각정지막(70)을 식각정지점으로 에치백을 진행함으로써 과식각으로 인한 소오스/드레인(50)의 상부에 실리콘의 플라즈마 손상을 방지하여 암전류의 발생을 방지할 수 있을 뿐만 아니라 이후 스페이서막으로 PE-TEOS 막을 증착한 경우 스페이서(60)의 탄소가 게이트산화막(32)으로 침투하는 것을 식각정지막(70)으로 차단하여 게이트산화막(32)에서 이동성 양이온으로 작용하여 문턱전압을 변화시키는 것을 방지하게 된다.
그런다음 게이트전극(30)과 스페이서(60)을 마스크로 LDD 구조를 형성하기 위한 고농도의 이온주입을 진행한다.
이렇게 고농도 이온주입을 진행한 후 열처리를 진행하더라도 확산에 의한 채널이 좁아지는 문제점이 발생하지 않아 고농도 이온주입에 의한 손상을 큐어링할 수 있게 된다.
그런다음 도 3c에 도시된 바와 같이 습식식각을 통해 게이트전극(30) 측벽에 형성된 스페이서(60)을 제거한 후 게이트전극(30)을 마스크로 저농도 이온주입을 통해 LDD 구조의 소오스/드레인(50)을 형성함으로써 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하게 된다.
상기한 바와 같이 본 발명은 게이트전극의 스페이서를 형성할 때 스페이서 하부에 식각정지막을 형성하여 스페이서를 형성하기 위한 식각시 불순물 영역의 기판이 받는 식각손상을 방지하여 이미지 센서에서의 암전류 발생을 방지할 수 있는 이점이 있다.
또한, 스페이서 하부에 식각정지막을 형성함으로써 스페이서의 이동성 양이온이 게이트전극의 게이트산화막으로 침투하는 것을 방지하여 문턱전압의 변화를 방지할 수 있는 이점이 있다.
또한, 스페이서를 형성한 후 LDD 구조의 고농도 이온주입을 진행한 후 스페이서를 제거한 후 저농도 이온주입을 진행함으로써 스페이서를 제거하기 전에 열처리를 통해 큐어링하여 고농도의 이온주입으로 인한 손상을 회복시킬 수 있는 이점이 있다.

Claims (11)

  1. 포토다이오드와 트랜스퍼 트랜지스터를 갖는 CMOS 이미지 센서에 있어서,
    상기 포토다이오드 영역의 기판 상부와 트랜스퍼 트랜지스터의 게이트전극 스페이서 하부가 버퍼산화막과 식각정지막의 이중구조로 이루어진 것
    을 특징으로 하는 CMOS 이미지 센서.
  2. 제 1항에 있어서, 상기 식각정지막은 실리콘질화막인 것을 특징으로 하는 CMOS 이미지 센서.
  3. 제 1항에 있어서, 상기 스페이서막은 실리콘산화막이나 폴리실리콘막인 것을 특징으로 하는 CMOS 이미지 센서.
  4. 포토다이오드와 트랜스퍼 트랜지스터를 갖는 CMOS 이미지 센서에 있어서,
    상기 포토다이오드 영역의 기판 상부와 트랜스퍼 트랜지스터의 게이트전극 측벽이 버퍼산화막과 식각정지막의 이중구조로 이루어진 것
    을 특징으로 하는 CMOS 이미지 센서.
  5. 제 4항에 있어서, 상기 식각정지막은 실리콘질화막인 것을 특징으로 하는 CMOS 이미지 센서.
  6. 반도체 기판에 필드영역과 활성영역을 정의한 후 게이트산화막과 도전막과 캡핑절연막을 순차적으로 증착하고 패터닝하여 게이트전극을 형성하는 단계와,
    상기에서 게이트전극을 형성한 후 결과물을 산화시켜 상기 기판 상부와 상기 게이트전극 측벽에 버퍼산화막을 성장시키는 단계와,
    상기에서 버퍼산화막을 성장시킨 후 상기 게이트전극을 마스크로 LDD 구조를 형성하기 위한 저농도의 이온주입을 진행하는 단계와,
    상기에서 이온주입을 진행한 후 결과물 전면에 식각정지막과 스페이서막을 차례로 증착하고 상기 식각정지막을 정지점으로 에치백하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와,
    상기에서 스페이서를 형성한 후 고농도 이온주입을 통해 LDD 구조의 소오스/드레인을 형성하여 포토다이오드와 트랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하는 단계
    로 이루어진 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  7. 제 6항에 있어서, 상기 식각정지막은 실리콘질화막인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  8. 제 6항에 있어서, 상기 스페이서막은 실리콘산화막이나 폴리실리콘막인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  9. 반도체 기판에 필드영역과 활성영역을 정의한 후 게이트산화막과 도전막과 캡핑절연막을 순차적으로 증착하고 패터닝하여 게이트전극을 형성하는 단계와,
    상기에서 게이트전극을 형성한 후 결과물을 산화시켜 상기 기판 상부와 상기 게이트전극 측벽에 버퍼산화막을 성장시키는 단계와,
    상기에서 버퍼산화막을 성장시킨 후 상기 결과물 전면에 식각정지막과 스페이서막을 차례로 증착하고 상기 식각정지막을 정지점으로 에치백하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와,
    상기에서 스페이서를 형성한 후 LDD 구조를 형성하기 위해 전면에 고농도 이온주입을 진행하는 단계와,
    상기에서 고농도 이온주입을 진행한 후 상기 스페이서를 제거하고 LDD 구조의 소오스/드레인을 형성하기 위해 저농도 이온주입을 진행하여 포토다이오드와 트 랜스퍼 트랜지스터 및 플로팅 확산 영역을 형성하는 단계
    로 이루어진 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  10. 제 9항에 있어서, 상기에서 고농도 이온주입을 진행한 후 열처리를 진행하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  11. 제 9항에 있어서, 상기 식각정지막은 실리콘질화막인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
KR1020040049128A 2004-06-28 2004-06-28 Ｃｍｏｓ 이미지 센서 및 그 제조방법 KR20060000322A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049128A KR20060000322A (ko) 2004-06-28 2004-06-28 Ｃｍｏｓ 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049128A KR20060000322A (ko) 2004-06-28 2004-06-28 Ｃｍｏｓ 이미지 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060000322A true KR20060000322A (ko) 2006-01-06

Family

ID=37103636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049128A KR20060000322A (ko) 2004-06-28 2004-06-28 Ｃｍｏｓ 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060000322A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757413B1 (ko) * 2006-05-17 2007-09-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR100815937B1 (ko) * 2006-10-20 2008-03-21 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US7732280B2 (en) 2007-02-26 2010-06-08 Samsung Electronics Co., Ltd. Semiconductor device having offset spacer and method of forming the same
US8753945B2 (en) 2012-03-22 2014-06-17 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757413B1 (ko) * 2006-05-17 2007-09-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR100815937B1 (ko) * 2006-10-20 2008-03-21 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US7700396B2 (en) * 2006-10-20 2010-04-20 Dongbu Hitek Co., Ltd. Image sensor and fabricating method thereof
US7732280B2 (en) 2007-02-26 2010-06-08 Samsung Electronics Co., Ltd. Semiconductor device having offset spacer and method of forming the same
US8753945B2 (en) 2012-03-22 2014-06-17 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
KR100653716B1 (ko) 이미지 센서 및 그 제조 방법
KR100869743B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US8460993B2 (en) Method for fabricating CMOS image sensor with plasma damage-free photodiode
JP2006148118A (ja) Ｃｍｏｓイメージセンサーの製造方法
US20030008515A1 (en) Method of fabricating a vertical MOS transistor
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
US8076207B2 (en) Gate structure and method of making the same
KR20060000322A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
US7659133B2 (en) Method for manufacturing CMOS image sensor
KR20070038339A (ko) 이미지 센서의 제조 방법
KR100967479B1 (ko) 반도체 소자의 제조 방법
KR20060077138A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
KR100766270B1 (ko) 반도체 소자의 제조 방법
KR100716914B1 (ko) 씨모스 이미지 센서의 제조방법
KR100538378B1 (ko) 이미지센서 및 그 제조방법
KR100788379B1 (ko) 이미지 센서의 제조 방법
KR100301249B1 (ko) 반도체 소자 제조 방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR101128682B1 (ko) Ｃｍｏｓ 이미지 센서 제조 방법
KR100790264B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
KR101128689B1 (ko) 선택적 플라즈마 질화처리를 이용한 이미지센서
KR100663610B1 (ko) 이미지 센서 및 그 제조방법
KR100606920B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application