JP2006148118A - Ｃｍｏｓイメージセンサーの製造方法 - Google Patents
Ｃｍｏｓイメージセンサーの製造方法 Download PDFInfo
- Publication number
- JP2006148118A JP2006148118A JP2005334004A JP2005334004A JP2006148118A JP 2006148118 A JP2006148118 A JP 2006148118A JP 2005334004 A JP2005334004 A JP 2005334004A JP 2005334004 A JP2005334004 A JP 2005334004A JP 2006148118 A JP2006148118 A JP 2006148118A
- Authority
- JP
- Japan
- Prior art keywords
- region
- image sensor
- cmos image
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical class CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 12
- 230000005465 channeling Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ソース／ドレイン領域を形成するためのイオン注入時にゲート電極の下部にイオンが注入することを防止して、オフ電流を減らすことで、素子の特性が向上するようにしたＣＭＯＳイメージセンサーの製造方法を提供する。
【解決手段】フォトダイオード領域とトランジスタ領域を含む第１導電型半導体基板のトランジスタ領域上にゲート電極を形成する段階と、ゲート電極の両側のフォトダイオード領域及びトランジスタ領域に低濃度の第２導電型拡散領域をそれぞれ形成する段階と、ゲート電極を含む半導体基板の全面に酸化膜を形成する段階と、フォトダイオード領域およびゲート電極をカバーするように感光膜パターンを形成する段階と、感光膜パターンをマスクに半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、感光膜パターン及び酸化膜を除去する段階とを備えてなる。
【選択図】図４ｄ
【解決手段】フォトダイオード領域とトランジスタ領域を含む第１導電型半導体基板のトランジスタ領域上にゲート電極を形成する段階と、ゲート電極の両側のフォトダイオード領域及びトランジスタ領域に低濃度の第２導電型拡散領域をそれぞれ形成する段階と、ゲート電極を含む半導体基板の全面に酸化膜を形成する段階と、フォトダイオード領域およびゲート電極をカバーするように感光膜パターンを形成する段階と、感光膜パターンをマスクに半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、感光膜パターン及び酸化膜を除去する段階とを備えてなる。
【選択図】図４ｄ
Description
本発明はＣＭＯＳイメージセンサーに関し、特にトランジスタのオフ電流を改善してイメージセンサーの特性を向上させるようにしたＣＭＯＳイメージセンサーの製造方法に関するものである。
ＣＭＯＳイメージセンサーは、制御回路および信号処理回路などを周辺回路として用いるＣＭＯＳ技術を用いて、単位画素の数量に当たるＭＯＳトランジスタを半導体基板に形成することで、前記ＭＯＳトランジスタによって各単位画素の出力を順次検出するスイッチング方式を採用した素子である。
すなわち、前記ＣＭＯＳイメージセンサーは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成させることにより、スイッチング方式で各単位画素の電気的な信号を順次検出して映像を実現する。
前記ＣＭＯＳイメージセンサーはＣＭＯＳ製造技術を用いるので、比較的少ない電力消耗、少ないフォト工程ステップ数による単純な製造工程などのような長所を有する。また、前記ＣＭＯＳイメージセンサーは、制御回路、信号処理回路、アナログ／デジタル変換回路などをＣＭＯＳイメージセンサーチップに集積させることができるので、製品の小型化が容易であるという長所を有している。
したがって、前記ＣＭＯＳイメージセンサーは、現在、デジタルスチルカメラ、デジタルビデオカメラなどのような多様な応用部分に広く用いられている。
一方、ＣＭＯＳイメージセンサーは、トランジスタの個数によって３Ｔ型、４Ｔ型、５Ｔ型などで区分される。３Ｔ型は、１つのフォトダイオードと、３つのトランジスタとで構成され、４Ｔ型は、１つのフォトダイオードと、４つのトランジスタとで構成される。
ここで、前記３Ｔ型ＣＭＯＳイメージセンサーの単位画素に対する等価回路およびレイアウトを説明すると次の通りである。
図１は一般的な３Ｔ型ＣＭＯＳイメージセンサーの等価回路図で、図２は一般的な３Ｔ型ＣＭＯＳイメージセンサーの単位画素を示すレイアウト図である。
一般的な３Ｔ型ＣＭＯＳイメージセンサーの単位画素は、図１に示したように、１つのフォトダイオードＰＤと、３つのｎＭＯＳトランジスタＴ１、Ｔ２、Ｔ３とで構成されている。
前記フォトダイオードＰＤのカソードは、第１ｎＭＯＳトランジスタＴ１のドレインおよび第２ｎＭＯＳトランジスタＴ２のゲートに接続している。
そして、前記第１、第２ｎＭＯＳトランジスタＴ１、Ｔ２のソースは、共に基準電圧ＶＲが供給される電源線に接続しており、第１ｎＭＯＳトランジスタＴ１のゲートは、リセット信号ＲＳＴが供給されるリセット線に接続している。
前記フォトダイオードＰＤのカソードは、第１ｎＭＯＳトランジスタＴ１のドレインおよび第２ｎＭＯＳトランジスタＴ２のゲートに接続している。
そして、前記第１、第２ｎＭＯＳトランジスタＴ１、Ｔ２のソースは、共に基準電圧ＶＲが供給される電源線に接続しており、第１ｎＭＯＳトランジスタＴ１のゲートは、リセット信号ＲＳＴが供給されるリセット線に接続している。
また、第３ｎＭＯＳトランジスタＴ３のソースは、前記第２ｎＭＯＳトランジスタのドレインに接続し、前記第３ｎＭＯＳトランジスタＴ３のドレインは、信号線を介して読出し回路（図示せず）に接続し、前記第３ｎＭＯＳトランジスタＴ３のゲートは、選択信号ＳＬＣＴが供給される熱選択線に接続している。
ここで、前記第１ｎＭＯＳトランジスタＴ１は、前記フォトダイオードＰＤで集められた光電荷をリセットさせるためのリセットトランジスタＲｘで、前記第２ｎＭＯＳトランジスタＴ２は、ソースフォロワァバッファ増幅器の役割をするドライブトランジスタＤｘで、前記第３ｎＭＯＳトランジスタＴ３は、スイッチングの役割でアドレッシングができるようにする選択トランジスタＳｘである。
一方、前記フォトダイオードＰＤを含む前記リセットトランジスタＲｘの一部は非サリサイド（non salicide）領域で、他の部分はサリサイド領域に当たる。
一般的な３Ｔ型ＣＭＯＳイメージセンサーの単位画素は、図２に示したように、アクティブ領域１０が定義され、アクティブ領域１０のうち幅の広い部分に１つのフォトダイオード２０が形成され、残り部分のアクティブ領域１０にそれぞれオーバーラップする３つのトランジスタのゲート電極３０、４０、５０が形成される。
すなわち、前記ゲート電極３０によってリセットトランジスタＲｘが形成され、前記ゲート電極４０によってドライブトランジスタＤｘが形成され、前記ゲート電極５０によって選択トランジスタＳｘが形成される。
ここで、前記各トランジスタのアクティブ領域１０には、各ゲート電極３０、４０、５０の下側部を除いた部分に不純物イオンが注入され、各トランジスタのソース／ドレイン領域が形成される。
したがって、前記リセットトランジスタＲｘと前記ドライブトランジスタＤｘの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、前記セレクトトランジスタＳｘの一側のソース／ドレイン領域は読出し回路（図示せず）に接続する。
上記で説明した各ゲート電極３０、４０、５０は、図示してはいないが、各信号ラインに連結され、前記各信号ラインは一側の先端にパッドを備えて、外部の駆動回路に連結される。
図３は、図２のＡ−Ａ′線による従来技術に係るＣＭＯＳイメージセンサーの製造工程のうち、トランジスタのソース／ドレイン領域に高濃度のｎ+型不純物イオンを注入することで、高濃度のｎ+型拡散領域を形成する工程を示す工程断面図である。
図３に示したように、従来技術のＣＭＯＳイメージセンサーの製造方法によれば、素子分離膜６３、フォトダイオード領域の低濃度のｎ-型拡散領域６９、およびゲート電極６５がカバーされ、トランジスタのソース／ドレイン領域が露出するようにパターニングされた感光膜７１をマスクに用いて、前記露出した前記ソース／ドレイン領域に高濃度のｎ+型不純物イオンを注入して、高濃度のｎ+型拡散領域７２を形成した。
未説明の符号６２は、高濃度のＰ++型半導体基板６１に形成された低濃度のＰ-型エピ層で、６３は素子分離膜で、６４はゲート絶縁膜で、６７はトランジスタのソース／ドレイン領域に形成された低濃度のｎ-型拡散領域である。
しかしながら、上記のような従来のＣＭＯＳイメージセンサーの製造方法には次のような問題があった。
すなわち、ＣＭＯＳイメージセンサーのトランジスタはフォトダイオードの信号を伝達するためのものであって、オフ電流が大きい場合、イメージセンシングに不良をもたらす。従来のＣＭＯＳイメージセンサーではこのようなオフ電流が大きく発生する問題が頻繁に起きたが、その発生原因の一つは、Ｎ+ソース／ドレイン領域を形成する時、ゲート電極の下部に不純物イオンが注入されるからである。特に、ゲート電極の形成のために通常的に用いられる多結晶のポリシリコンは、その結晶構造によってソース／ドレインイオン注入時にいわゆるチャンネリングが発生して、ゲート電極の下部にイオンが注入される可能性が非常に高かった。
このような望まないゲート電極下部へのイオン注入は、チャンネル閾値電圧（ＶT）の低下をもたらし、このためオフ電流が増加する主な原因となった。上記のようなチャンネリングは非常に無作為的なものであるので、全体のピクセルアレイでトランジスタのＶT、１ｄｓａｔ（Drain Saturation Current）、および１ｏｆｆ（Off Current）などの特性が非常に均一であることが要求されるＣＭＯＳイメージセンサーでは大変深刻な影響を与えた。
本発明は上記のような問題点を解決するためのもので、ソース／ドレイン領域を形成するためのイオン注入時にゲート電極の下部にイオンが注入することを防止して、オフ電流を減らすことで、素子の特性が向上するようにしたＣＭＯＳイメージセンサーの製造方法を提供することにその目的がある。
他の目的として、ソース／ドレインイオン注入の前段階としてゲート電極を含むシリコン基板の表面にアモルファス膜を蒸着し、前記アモルファス膜をスクリーン膜に用いてソース／ドレインイオン注入することで、チャンネリング効果を最小化し、オフ電流を顕著に減少させることのできるＣＭＯＳイメージセンサーの製造方法を提供する。
さらに他の目的として、ソース／ドレインイオン注入の前段階としてゲート電極とシリコン基板の表面にＴＥＯＳ系列の酸化膜を蒸着し、ソース／ドレインイオン注入時に前記酸化膜をスクリーンオキサイドに用いることで、オフ電流を顕著に減少させ、低温による素子の特性変化を防止することのできるＣＭＯＳイメージセンサーの製造方法を提供する。
上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサーの製造方法は、フォトダイオード領域とトランジスタ領域を含む第１導電型半導体基板の前記トランジスタ領域上にゲート電極を形成する段階と、前記ゲート電極の両側の前記フォトダイオード領域およびトランジスタ領域に低濃度の第２導電型拡散領域をそれぞれ形成する段階と、前記ゲート電極を含む前記半導体基板の全面に酸化膜を形成する段階と、前記フォトダイオード領域および前記ゲート電極をカバーするように感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、前記感光膜パターンおよび前記酸化膜を除去する段階とを備えてなることを特徴とする。
前記感光膜パターンをマスクに前記半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、前記感光膜パターンおよび前記酸化膜を除去する段階とを備えてなることを特徴とする。
本発明に係るＣＭＯＳイメージセンサーの製造方法によれば、ソース／ドレイン領域を形成するために、高濃度のｎ+型イオンを注入するにおいて、基板の全面に酸化膜、特にＴＥＯＳ系列の酸化膜を蒸着した後、イオン注入を実施することで、イオン注入時に高濃度ｎ+型イオンがゲート電極の下部に浸透することを防止して、トランジスタのオフ電流を減らせるばかりでなく、温度変化による素子の急激な特性変化を防止することもできる。
以下、本発明に係るＣＭＯＳイメージセンサーの製造方法を添付の図面に基づいて詳細に説明する。
図４ａないし図４ｅは、図２のＡ−Ａ′線による本発明に係るＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
図４ａに示したように、高濃度の第１導電型（Ｐ++型）単結晶シリコンなどの半導体基板１０１にエピタキシャル工程で低濃度の第１導電型（Ｐ-型）エピ層１０２を形成する。ここで、前記エピ層１０２の形成理由は、フォトダイオードで空乏領域を大きく深く形成することで、光電荷を集めるための低電圧フォトダイオードの能力を増加させ、ひいては光感度を向上させるためである。
次いで、前記エピ層１０２が形成された半導体基板１０１に素子間の隔離のために素子隔離膜１０３を形成する。ここで、図示してはいないが、前記素子隔離膜１０３を形成する方法を説明する。
まず、半導体基板上にパッド酸化膜、パッド窒化膜、およびＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜を順に形成し、前記ＴＥＯＳ酸化膜上に感光膜を形成する。
次いで、アクティブ領域と素子分離領域を定義するマスクを用いて前記感光膜を露光し、現像して前記感光膜をパターニングする。この際、前記素子分離領域の感光膜を除去する。
そして、前記パターニングされた感光膜をマスクに用いて、前記素子分離領域のパッド酸化膜、パッド窒化膜、およびＴＥＯＳ酸化膜を選択的に除去する。
そして、前記パターニングされた感光膜をマスクに用いて、前記素子分離領域のパッド酸化膜、パッド窒化膜、およびＴＥＯＳ酸化膜を選択的に除去する。
次いで、前記パターニングされたパッド酸化膜、パッド窒化膜、およびＴＥＯＳ酸化膜をマスクに用いて、前記素子分離領域の前記半導体基板を所定の深さでエッチングしてトレンチを形成する。そして、前記感光膜を全て除去する。
次いで、前記トレンチが形成された基板の全面に犠牲酸化膜を薄く形成し、前記トレンチが満たされるように前記基板にＯ3ＴＥＯＳ膜を形成する。この際、前記犠牲酸化膜は前記トレンチの内壁にも形成され、前記Ｏ3ＴＥＯＳ膜は約１０００℃以上の温度で進行される。
次いで、前記半導体基板の全面に、化学機械的な研磨（ＣＭＰ：Chemical Mechanical Polishing）工程で前記トレンチ領域のみ残るように前記Ｏ3ＴＥＯＳ膜を除去して、前記トレンチ領域の内部に素子隔離膜１０３を形成する。それから、前記パッド酸化膜、パッド窒化膜、およびＴＥＯＳ酸化膜を除去する。
その後、前記素子分離膜１０３が形成されたエピ層１０２の全面にゲート絶縁膜１０４と導電層（例えば、高濃度の多結晶シリコン層）を順に蒸着し、選択的に前記導電層およびゲート絶縁膜を除去して、各トランジスタのゲート電極１０５を形成する。ここで、前記ゲート絶縁膜１０４は、熱酸化工程によって形成するか、ＣＶＤ法で形成することもできる。
図４ｂに示したように、前記ゲート電極１０５を含む半導体基板１０１の全面に第１感光膜１０６を塗布し、露光および現像工程で前記フォトダイオード領域をカバーし、前記各トランジスタのソース／ドレイン領域が露出するようにパターニングする。
そして、前記パターニングされた第１感光膜１０６をマスクに用いて、前記露出した前記ソース／ドレイン領域に低濃度の第２導電型（ｎ-型）の不純物イオンを注入して、低濃度のｎ-型拡散領域１０７を形成する。
図４ｃに示したように、前記第１感光膜１０６を全て除去した後、前記半導体基板１０１の全面に第２感光膜１０８を塗布し、露光および現像工程で前記フォトダイオード領域が露出するようにパターニングする。
そして、前記パターニングされた第２感光膜１０８をマスクに用いて、前記エピ層１０２に低濃度の第２導電型（ｎ-型）の不純物イオンを注入して、フォトダイオード領域に 低濃度のｎ-型拡散領域１０９を形成する。ここで、前記フォトダイオード領域の低濃度のｎ-型拡散領域１０９を形成するための不純物イオン注入は、前記ソース／ドレイン領域の低濃度のｎ-型拡散領域１０７よりさらに高いエネルギーで行い、さらに深く形成する。
図４ｄに示したように、前記第２感光膜１０８を完全に除去し、前記半導体基板１０１の全面に絶縁膜を蒸着した後、エッチバック工程を行い、前記ゲート電極１０５の両側面に側壁絶縁膜１１０を形成する。
次いで、前記ゲート電極１０５および側壁絶縁膜１１０を含む半導体基板１０１の全面にＴＥＯＳ系列の酸化膜１１１を１００±３０Åの厚さで蒸着する。ここで、前記酸化膜１１１は、オフ電流を減少させ、低温による素子の特性変化を防止することで、素子の特性を改善するために形成する。
そして、前記酸化膜１１１が形成された半導体基板１０１の全面に第３感光膜１１２を塗布し、露光および現像工程で前記フォトダイオード領域および前記ゲート電極１０５がカバーされ、前記各トランジスタのソース／ドレイン領域が露出するようにパターニングする。
そして、前記パターニングされた第３感光膜１１２をマスクに用いて、前記露出した前記ソース／ドレイン領域に高濃度のｎ+型不純物イオンを注入して、高濃度のｎ+型拡散領域１１３を形成する。
ここで、前記高濃度のｎ+型拡散領域１１３を形成する時、イオン注入エネルギーを従来より高くして形成する。すなわち、従来は約６０ｋｅＶの注入エネルギーで注入しているが、本発明では約８０ｋｅＶの注入エネルギーで注入する。
図４ｅに示したように、前記第３感光膜１１２を除去し、前記酸化膜１１１をウェット式の等方性エッチングで除去した後、半導体基板１０１に選択的にサリサイド形成工程を進行して、前記ゲート電極１０５および高濃度のｎ+型拡散領域１１３が形成された半導体基板１０１の表面に選択的にサリサイド膜１１４を形成する。
図５は従来の方法によって製造されたＣＭＯＳイメージセンサー（＃２２と＃２３）と、本発明の方法によって製造されたＣＭＯＳイメージセンサー（＃２４と＃２５）のオフ電流特性を比較したシミュレーションである。
図５に示したように、ソース／ドレインイオン注入の前段階として酸化膜を約１００Åの厚さで蒸着した本発明に係るＣＭＯＳイメージセンサーと、前記酸化膜を蒸着せず、イオン注入を行った従来のＣＭＯＳイメージセンサー（＃２２と＃２３）とでそれぞれ発生するオフ電流の間には大きな差があることが分かる。
上記の比較実験は、２３２*４０アレイのトランジスタパターンを有するＣＭＯＳイメージセンサーに対して、トランジスタの全てのオフ電流を同一の条件で測定することで行われた。
図５から分かるように、従来の方法によって製造されたＣＭＯＳイメージセンサー（＃２２と＃２３）は、チャンネリング確率が増加することによってオフ電流も顕著に増加し、オフ電流値も１．００×Ｅ-8から１．００×Ｅ-6まで非常に不均一であることが分かる。
反面、本発明においては、殆ど全てのチャンネリング確率に対して約１．００×Ｅ-8を維持しており、オフ電流の特性が非常に均一であることが分かる。また、チャンネリング確率が高い場合、従来のＣＭＯＳイメージセンサーに比べてオフ電流が顕著に減少することが分かる。
反面、本発明においては、殆ど全てのチャンネリング確率に対して約１．００×Ｅ-8を維持しており、オフ電流の特性が非常に均一であることが分かる。また、チャンネリング確率が高い場合、従来のＣＭＯＳイメージセンサーに比べてオフ電流が顕著に減少することが分かる。
１０１ 半導体基板
１０２ エピ層
１０３ 素子隔離膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 第１感光膜
１０７ 低濃度のｎ-型拡散領域
１０８ 第２感光膜
１０９ 低濃度のｎ-型拡散領域
１１０ 側壁絶縁膜
１１１ 酸化膜
１１２ 第３感光膜
１１３ 高濃度のｎ+型拡散領域
１１４ サリサイド膜
１０２ エピ層
１０３ 素子隔離膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 第１感光膜
１０７ 低濃度のｎ-型拡散領域
１０８ 第２感光膜
１０９ 低濃度のｎ-型拡散領域
１１０ 側壁絶縁膜
１１１ 酸化膜
１１２ 第３感光膜
１１３ 高濃度のｎ+型拡散領域
１１４ サリサイド膜
Claims (10)
- フォトダイオード領域とトランジスタ領域を含む第１導電型半導体基板の前記トランジスタ領域上にゲート電極を形成する段階と、
前記ゲート電極の両側の前記フォトダイオード領域およびトランジスタ領域に低濃度の第２導電型拡散領域をそれぞれ形成する段階と、
前記ゲート電極を含む前記半導体基板の全面に酸化膜を形成する段階と、
前記フォトダイオード領域および前記ゲート電極をカバーするように感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、
前記感光膜パターンおよび前記酸化膜を除去する段階とを備えてなることを特徴とするＣＭＯＳイメージセンサーの製造方法。 - 前記酸化膜はＴＥＯＳ系列の酸化膜を用いることを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記フォトダイオード領域の低濃度の第２導電型拡散領域は、前記トランジスタ領域の低濃度の第２導電型拡散領域より深く形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記酸化膜は７０〜１３０Åの厚さで形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記酸化膜はウェットエッチングで除去することを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記高濃度の第２導電型拡散領域は、約８０ｋｅＶのイオン注入エネルギーで高濃度の第２導電型不純物イオンを注入して形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記第１導電型半導体基板の表面内に前記半導体基板より相対的に低濃度の第１導電型不純物イオンを注入して、エピ層を形成する段階を更に備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- 前記トランジスタ領域のゲート電極および前記高濃度の第２導電型拡散領域の上表面にサリサイド膜を形成する段階を更に備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサーの製造方法。
- フォトダイオード領域とトランジスタ領域を含む第１導電型半導体基板の前記トランジスタ領域上にゲート電極を形成する段階と、
前記ゲート電極の両側の前記フォトダイオード領域およびトランジスタ領域に低濃度の第２導電型拡散領域をそれぞれ形成する段階と、
前記ゲート電極を含む前記半導体基板の全面にアモルファス膜を形成する段階と、
前記フォトダイオード領域および前記ゲート電極をカバーするように感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記半導体基板の全面に高濃度の第２導電型不純物イオンを注入して、高濃度の第２導電型拡散領域を形成する段階と、
前記感光膜パターンおよび前記アモルファス膜を除去する段階とを備えてなることを特徴とするＣＭＯＳイメージセンサーの製造方法。 - 前記アモルファス膜は７０〜１３０Åの厚さで形成することを特徴とする請求項９に記載のＣＭＯＳイメージセンサーの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094975A KR100606937B1 (ko) | 2004-11-19 | 2004-11-19 | 씨모스 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006148118A true JP2006148118A (ja) | 2006-06-08 |
Family
ID=36371569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005334004A Pending JP2006148118A (ja) | 2004-11-19 | 2005-11-18 | Ｃｍｏｓイメージセンサーの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060110873A1 (ja) |
| JP (1) | JP2006148118A (ja) |
| KR (1) | KR100606937B1 (ja) |
| CN (1) | CN100461370C (ja) |
| DE (1) | DE102005054950B4 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752182B1 (ko) * | 2005-10-12 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100792334B1 (ko) * | 2006-08-21 | 2008-01-07 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR100801850B1 (ko) * | 2006-11-13 | 2008-02-11 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR100840650B1 (ko) * | 2006-12-29 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 수직형 시모스 이미지 센서의 제조 방법 |
| FR2919961B1 (fr) * | 2007-08-10 | 2017-06-02 | E2V Semiconductors | Capteur d'image a pixel cmos avec reduction de bruit de reinitialisation |
| KR100988778B1 (ko) * | 2007-12-31 | 2010-10-20 | 주식회사 동부하이텍 | 씨모스 이미지 센서, 그 제조 방법 |
| CN101789437B (zh) * | 2010-03-08 | 2012-03-21 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其制造方法 |
| CN111463225B (zh) * | 2020-04-22 | 2023-06-20 | 上海微阱电子科技有限公司 | 全局快门图像传感器单元及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821146A (en) * | 1995-06-07 | 1998-10-13 | Advanced Micro Devices, Inc. | Method of fabricating FET or CMOS transistors using MeV implantation |
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| JP2002083949A (ja) * | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2002190586A (ja) | 2000-12-22 | 2002-07-05 | Mitsubishi Electric Corp | 固体撮像装置およびその製造方法 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| JP2004335588A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 固体撮像装置及びその製造方法 |
| US7250647B2 (en) * | 2003-07-03 | 2007-07-31 | Micron Technology, Inc. | Asymmetrical transistor for imager device |
-
2004
- 2004-11-19 KR KR1020040094975A patent/KR100606937B1/ko not_active IP Right Cessation
-
2005
- 2005-11-17 US US11/280,318 patent/US20060110873A1/en not_active Abandoned
- 2005-11-17 DE DE102005054950A patent/DE102005054950B4/de not_active Expired - Fee Related
- 2005-11-18 CN CNB2005101237068A patent/CN100461370C/zh not_active Expired - Fee Related
- 2005-11-18 JP JP2005334004A patent/JP2006148118A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20060110873A1 (en) | 2006-05-25 |
| DE102005054950B4 (de) | 2010-09-02 |
| CN100461370C (zh) | 2009-02-11 |
| CN1790670A (zh) | 2006-06-21 |
| KR100606937B1 (ko) | 2006-08-02 |
| DE102005054950A1 (de) | 2006-06-01 |
| KR20060055812A (ko) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100163942A1 (en) | Cmos image sensor having double gate insulator therein and method for manufacturing the same | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006191100A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| JP2006191035A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| US20050093036A1 (en) | CMOS image sensor and method for fabricating the same | |
| JP2006148118A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| JP2006191054A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2006191107A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| KR100720474B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7659133B2 (en) | Method for manufacturing CMOS image sensor | |
| KR100640978B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100720504B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060000322A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR101128682B1 (ko) | Ｃｍｏｓ 이미지 센서 제조 방법 | |
| KR100649000B1 (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080728 |