JP2002083949A - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びその製造方法Info
- Publication number
- JP2002083949A JP2002083949A JP2000272048A JP2000272048A JP2002083949A JP 2002083949 A JP2002083949 A JP 2002083949A JP 2000272048 A JP2000272048 A JP 2000272048A JP 2000272048 A JP2000272048 A JP 2000272048A JP 2002083949 A JP2002083949 A JP 2002083949A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- image sensor
- layer
- cmos image
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 208000024891 symptom Diseases 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 90
- 239000010408 film Substances 0.000 description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 238000000034 method Methods 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000012535 impurity Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101500000959 Bacillus anthracis Protective antigen PA-20 Proteins 0.000 description 1
- 101000983338 Solanum commersonii Osmotin-like protein OSML15 Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Abstract
(57)【要約】
【課題】 フォトダイオードの感度特性とＣＭＯＳ型ト
ランジスタの動作特性を向上させつつ、容易かつ低コス
トで製造可能なＣＭＯＳイメージセンサ及びその製造方
法を提供する。 【解決手段】 それぞれ屈折率の異なる２種類以上の絶
縁膜２０Ａ、２０Ｂを積層してなる多層反射防止膜２０
で受光面が覆われているフォトダイオード１０と、それ
ぞれソース領域及びドレイン領域となる拡散層３０Ａ、
３０Ｂの表面にシリサイド層３２を有し、フォトダイオ
ード１０と電気的に接続されている１以上のＭＯＳトラ
ンジスタ３０とを共通基板５０上に備えている。
ランジスタの動作特性を向上させつつ、容易かつ低コス
トで製造可能なＣＭＯＳイメージセンサ及びその製造方
法を提供する。 【解決手段】 それぞれ屈折率の異なる２種類以上の絶
縁膜２０Ａ、２０Ｂを積層してなる多層反射防止膜２０
で受光面が覆われているフォトダイオード１０と、それ
ぞれソース領域及びドレイン領域となる拡散層３０Ａ、
３０Ｂの表面にシリサイド層３２を有し、フォトダイオ
ード１０と電気的に接続されている１以上のＭＯＳトラ
ンジスタ３０とを共通基板５０上に備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトダイオード
とＭＯＳトランジスタを共通基板上に備えたＣＭＯＳイ
メージセンサ及びその製造方法に関する。
とＭＯＳトランジスタを共通基板上に備えたＣＭＯＳイ
メージセンサ及びその製造方法に関する。
【０００２】
【従来の技術】従来、画像信号を電気信号に変換する固
体撮像素子として、ＣＣＤ（charge coupled device）
が知られている。このＣＣＤは、フォトダイオードアレ
イを有し、各フォトダイオードに蓄積された電荷にパル
ス電圧を印加して電気信号として読み出すようになって
いる。又、近年では、フォトダイオードとＭＯＳトラン
ジスタとを１チップ化したＣＭＯＳイメージセンサが固
体撮像素子として用いられている。このＣＭＯＳイメー
ジセンサは、製造が容易で小型化が可能であるという利
点を有している。
体撮像素子として、ＣＣＤ（charge coupled device）
が知られている。このＣＣＤは、フォトダイオードアレ
イを有し、各フォトダイオードに蓄積された電荷にパル
ス電圧を印加して電気信号として読み出すようになって
いる。又、近年では、フォトダイオードとＭＯＳトラン
ジスタとを１チップ化したＣＭＯＳイメージセンサが固
体撮像素子として用いられている。このＣＭＯＳイメー
ジセンサは、製造が容易で小型化が可能であるという利
点を有している。
【０００３】そして、フォトダイオードで生じた電荷を
電気信号に変えるＭＯＳトランジスタの動作速度を向上
するべく、例えば特開２０００−３１４４９号公報に
は、当該ＣＭＯＳ型トランジスタの高濃度拡散領域にシ
リサイド膜を形成する技術が開示されている。このシリ
サイド膜は、ＴｉやＣｏ等の高融点金属とＳｉとの化合
物であり、トランジスタの拡散層やゲート電極の抵抗
（寄生抵抗）を低減して動作速度の向上、動作電圧の低
減をすることができる。
電気信号に変えるＭＯＳトランジスタの動作速度を向上
するべく、例えば特開２０００−３１４４９号公報に
は、当該ＣＭＯＳ型トランジスタの高濃度拡散領域にシ
リサイド膜を形成する技術が開示されている。このシリ
サイド膜は、ＴｉやＣｏ等の高融点金属とＳｉとの化合
物であり、トランジスタの拡散層やゲート電極の抵抗
（寄生抵抗）を低減して動作速度の向上、動作電圧の低
減をすることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＣＭＯＳイメージセンサの場合、フォトダイオード表面
（受光面）で入射光が反射することにより感度が低下し
てしまうという問題があった。これは、フォトダイオー
ドの表面が酸化膜で覆われているのみであり、受光面で
の入射光の反射により入光量が減り、光電変換後の電荷
量も低下してしまうからである。また、これを防ぐには
当該受光面に反射防止膜を形成すればよいが、その場
合、工程上余分なリソグラフィー工程が必要となり、製
造コストが増加するという問題が生じる。
ＣＭＯＳイメージセンサの場合、フォトダイオード表面
（受光面）で入射光が反射することにより感度が低下し
てしまうという問題があった。これは、フォトダイオー
ドの表面が酸化膜で覆われているのみであり、受光面で
の入射光の反射により入光量が減り、光電変換後の電荷
量も低下してしまうからである。また、これを防ぐには
当該受光面に反射防止膜を形成すればよいが、その場
合、工程上余分なリソグラフィー工程が必要となり、製
造コストが増加するという問題が生じる。
【０００５】又、ＣＭＯＳイメージセンサにおいてＭＯ
Ｓトランジスタの動作特性を向上させるためには、上記
従来技術のように拡散層にシリサイド層を形成すること
が必要となる。一方でフォトダイオードの拡散層にシリ
サイド層が形成されるとフォトダイオードの感度特性が
劣化するので、これを防止するため所定のリソグラフィ
ー工程が必須となっており、その分製造コストの上昇を
招いていた。
Ｓトランジスタの動作特性を向上させるためには、上記
従来技術のように拡散層にシリサイド層を形成すること
が必要となる。一方でフォトダイオードの拡散層にシリ
サイド層が形成されるとフォトダイオードの感度特性が
劣化するので、これを防止するため所定のリソグラフィ
ー工程が必須となっており、その分製造コストの上昇を
招いていた。
【０００６】本発明は、上記した問題点に鑑みてなされ
たもので、フォトダイオードの感度特性とＭＯＳトラン
ジスタの動作特性を向上させつつ、容易かつ低コストで
製造可能なＣＭＯＳイメージセンサ及びその製造方法を
提供することを目的とする。
たもので、フォトダイオードの感度特性とＭＯＳトラン
ジスタの動作特性を向上させつつ、容易かつ低コストで
製造可能なＣＭＯＳイメージセンサ及びその製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記した目的を達成する
ために、本発明のＣＭＯＳイメージセンサは、それぞれ
屈折率の異なる２種類以上の絶縁膜を積層してなる多層
反射防止膜で受光面が覆われているフォトダイオード
と、それぞれソース領域及びドレイン領域となる拡散層
の表面にシリサイド層を有し、前記フォトダイオードと
電気的に接続されている１以上のＭＯＳトランジスタと
を共通基板上に備えていることを特徴とする。
ために、本発明のＣＭＯＳイメージセンサは、それぞれ
屈折率の異なる２種類以上の絶縁膜を積層してなる多層
反射防止膜で受光面が覆われているフォトダイオード
と、それぞれソース領域及びドレイン領域となる拡散層
の表面にシリサイド層を有し、前記フォトダイオードと
電気的に接続されている１以上のＭＯＳトランジスタと
を共通基板上に備えていることを特徴とする。
【０００８】本発明のＣＭＯＳイメージセンサの製造方
法は、フォトダイオードとＭＯＳトランジスタとを備え
た共通基板において、前記フォトダイオードと前記ＭＯ
Ｓトランジスタの表面を含む領域に、多層反射防止膜と
なるように２種類以上の絶縁膜を積層する工程と、前記
多層反射防止膜をパターニングし、前記ＭＯＳトランジ
スタのソース領域及びドレイン領域となる拡散層を露出
させ、前記フォトダイオードの受光面に前記多層反射防
止膜を残存させる工程と、前記拡散層、及び残存する前
記多層反射防止膜の表面を含む領域に、シリサイド層を
形成するための高融点金属層を形成する工程と、前記高
融点金属層を含む前記共通基板を熱処理して、前記拡散
層の表面にシリサイド層を形成する工程と、前記熱処理
で未反応の高融点金属層を除去する工程とを備えている
ことを特徴とする。
法は、フォトダイオードとＭＯＳトランジスタとを備え
た共通基板において、前記フォトダイオードと前記ＭＯ
Ｓトランジスタの表面を含む領域に、多層反射防止膜と
なるように２種類以上の絶縁膜を積層する工程と、前記
多層反射防止膜をパターニングし、前記ＭＯＳトランジ
スタのソース領域及びドレイン領域となる拡散層を露出
させ、前記フォトダイオードの受光面に前記多層反射防
止膜を残存させる工程と、前記拡散層、及び残存する前
記多層反射防止膜の表面を含む領域に、シリサイド層を
形成するための高融点金属層を形成する工程と、前記高
融点金属層を含む前記共通基板を熱処理して、前記拡散
層の表面にシリサイド層を形成する工程と、前記熱処理
で未反応の高融点金属層を除去する工程とを備えている
ことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を参照して説明する。図１は、本発明のＣＭＯ
Ｓイメージセンサ１００の一実施の形態を示す断面図で
ある。図１においては、ＣＭＯＳイメージセンサ１００
のピクセル内のフォトダイオード１０とＣＭＯＳ型トラ
ンジスタの一部をなすｎ型ＭＯＳ（以下「ＭＯＳＦＥ
Ｔ」と略記する）３０の断面概略図が示されている。な
お、都合上、ｎ型ＭＯＳのみを図示してあるが、実際に
は、図の右側又は紙面の前後方向にｎ型ＭＯＳと組合さ
れるｐ型ＭＯＳが形成され、これらを合わせてＣＭＯＳ
型トランジスタが構成される。この場合、ｐ型ＭＯＳの
形成に際しては、以下のＰ型ウェル５２の一部を適宜ｎ
型ウェルとしたり、共通基板をｎ型とすればよい。そし
て、ＭＯＳＦＥＴとしては、例えばフォトダイオード１
０で生じた電荷を電気信号として検出するもの、電気信
号を外部に転送するもの、フォトダイオード１０の電位
をリセットするもの等が適宜配置される。又、本発明の
「ＣＭＯＳイメージセンサ」において、フォトダイオー
ドには必ずしもｎ型／ｐ型トランジスタの両方が接続さ
れる必要はなく、ピクセルにどのような機能を持たせる
かによってトランジスタの構成・組み合わせは種々のも
のを採用することができる。従って、本発明では、フォ
トダイオードと１以上のトランジスタを配置したものを
「イメージセンサ」として説明する。
て、図１を参照して説明する。図１は、本発明のＣＭＯ
Ｓイメージセンサ１００の一実施の形態を示す断面図で
ある。図１においては、ＣＭＯＳイメージセンサ１００
のピクセル内のフォトダイオード１０とＣＭＯＳ型トラ
ンジスタの一部をなすｎ型ＭＯＳ（以下「ＭＯＳＦＥ
Ｔ」と略記する）３０の断面概略図が示されている。な
お、都合上、ｎ型ＭＯＳのみを図示してあるが、実際に
は、図の右側又は紙面の前後方向にｎ型ＭＯＳと組合さ
れるｐ型ＭＯＳが形成され、これらを合わせてＣＭＯＳ
型トランジスタが構成される。この場合、ｐ型ＭＯＳの
形成に際しては、以下のＰ型ウェル５２の一部を適宜ｎ
型ウェルとしたり、共通基板をｎ型とすればよい。そし
て、ＭＯＳＦＥＴとしては、例えばフォトダイオード１
０で生じた電荷を電気信号として検出するもの、電気信
号を外部に転送するもの、フォトダイオード１０の電位
をリセットするもの等が適宜配置される。又、本発明の
「ＣＭＯＳイメージセンサ」において、フォトダイオー
ドには必ずしもｎ型／ｐ型トランジスタの両方が接続さ
れる必要はなく、ピクセルにどのような機能を持たせる
かによってトランジスタの構成・組み合わせは種々のも
のを採用することができる。従って、本発明では、フォ
トダイオードと１以上のトランジスタを配置したものを
「イメージセンサ」として説明する。
【００１０】図１において、シリコンからなる共通基板
５０の上にＰ型ウェル５２が形成されている。Ｐ型ウェ
ル５２はＰ型の拡散領域からなり、その中にフォトダイ
オード１０とＭＯＳＦＥＴ３０が埋設して形成される。
フォトダイオード１０は、Ｐ型ウェル５２内に形成され
たＮ型拡散層１０Ｂと、Ｎ型拡散層１０Ｂの表面に形成
されたＰ型拡散層１０Ａから構成され、埋め込みフォト
ダイオード構造となっている。そして、フォトダイオー
ド１０の受光面（Ｐ型拡散層１０Ａの表面）とその周辺
領域は、それぞれ屈折率の異なる２種類の絶縁膜２０
Ａ、２０Ｂを交互に積層してなる多層反射防止膜２０で
覆われている。
５０の上にＰ型ウェル５２が形成されている。Ｐ型ウェ
ル５２はＰ型の拡散領域からなり、その中にフォトダイ
オード１０とＭＯＳＦＥＴ３０が埋設して形成される。
フォトダイオード１０は、Ｐ型ウェル５２内に形成され
たＮ型拡散層１０Ｂと、Ｎ型拡散層１０Ｂの表面に形成
されたＰ型拡散層１０Ａから構成され、埋め込みフォト
ダイオード構造となっている。そして、フォトダイオー
ド１０の受光面（Ｐ型拡散層１０Ａの表面）とその周辺
領域は、それぞれ屈折率の異なる２種類の絶縁膜２０
Ａ、２０Ｂを交互に積層してなる多層反射防止膜２０で
覆われている。
【００１１】この多層反射防止膜は、屈折率の異なる２
つ以上の層を重ね、光学的膜厚を考慮することにより、
単層膜より広い波長範囲で反射率を低くすることができ
る。又、多層反射防止膜２０は、絶縁膜から構成される
ことが必要である。これは、後述するシリサイド反応の
際に、高融点金属層と多層反射防止膜２０が反応を生じ
ないようにするためである。このような絶縁膜として
は、シリコン酸化膜等の酸化膜２０Ａや、シリコン窒化
膜等の窒化膜２０Ｂを用いることができる。反射防止膜
の構成に特に制限はなく、公知の設計手法により、反射
防止膜を構成する絶縁膜や積層態様（積層順序、積層枚
数）を決定すればよい。
つ以上の層を重ね、光学的膜厚を考慮することにより、
単層膜より広い波長範囲で反射率を低くすることができ
る。又、多層反射防止膜２０は、絶縁膜から構成される
ことが必要である。これは、後述するシリサイド反応の
際に、高融点金属層と多層反射防止膜２０が反応を生じ
ないようにするためである。このような絶縁膜として
は、シリコン酸化膜等の酸化膜２０Ａや、シリコン窒化
膜等の窒化膜２０Ｂを用いることができる。反射防止膜
の構成に特に制限はなく、公知の設計手法により、反射
防止膜を構成する絶縁膜や積層態様（積層順序、積層枚
数）を決定すればよい。
【００１２】一方、ＭＯＳＦＥＴ３０のそれぞれソース
領域及びドレイン領域となる（ｎ型）拡散層３０Ａ、３
０ＢはＰ型ウェル５２内に形成されている。各拡散層３
０Ａ、３０Ｂに挟まれたＰ型ウェル５２の最表面にはシ
リコン酸化膜（ＳｉＯ２等）からなるゲート酸化膜３６
が形成され、その上にはポリシリコン層からなるゲート
電極３０Ｃが形成されている。又、各拡散層３０Ａ、３
０Ｂの近傍領域のうちゲート電極３０Ｃに対峙する側の
部分は、それぞれキャリア濃度が低い低濃度拡散領域３
０Ａ’、３０Ｂ’になっていて、いわゆるＬＤＤ（Ligh
tly Doped Drain-source）構造をなし、トランジスタの
特性劣化（ホットキャリア現象等）を防止している。
又、ゲート電極３０Ｃの側面にはシリコン酸化膜からな
るサイドウォール３４が形成されている。
領域及びドレイン領域となる（ｎ型）拡散層３０Ａ、３
０ＢはＰ型ウェル５２内に形成されている。各拡散層３
０Ａ、３０Ｂに挟まれたＰ型ウェル５２の最表面にはシ
リコン酸化膜（ＳｉＯ２等）からなるゲート酸化膜３６
が形成され、その上にはポリシリコン層からなるゲート
電極３０Ｃが形成されている。又、各拡散層３０Ａ、３
０Ｂの近傍領域のうちゲート電極３０Ｃに対峙する側の
部分は、それぞれキャリア濃度が低い低濃度拡散領域３
０Ａ’、３０Ｂ’になっていて、いわゆるＬＤＤ（Ligh
tly Doped Drain-source）構造をなし、トランジスタの
特性劣化（ホットキャリア現象等）を防止している。
又、ゲート電極３０Ｃの側面にはシリコン酸化膜からな
るサイドウォール３４が形成されている。
【００１３】そして、拡散層３０Ａ、３０Ｂ、及びゲー
ト電極３０Ｃの表面にはＴｉシリサイド（ＴｉＳｉＸ）
層３２がそれぞれ形成されている。このシリサイド層３
２は、ＴｉやＣｏ等の高融点金属とＳｉとの化合物であ
り、詳しくは後述する方法で形成される。又、拡散層３
０Ａ、３０Ｂやゲート電極３０Ｃがシリサイド層３２を
有する場合、これらの抵抗（寄生抵抗）が低減するの
で、トランジスタの動作速度の向上、動作電圧の低減が
図られる。一方、フォトダイオード１０の感度特性が劣
化しないよう、Ｐ型拡散層１０ＡやＮ型拡散層１０Ｂに
はシリサイド層が形成されていない。
ト電極３０Ｃの表面にはＴｉシリサイド（ＴｉＳｉＸ）
層３２がそれぞれ形成されている。このシリサイド層３
２は、ＴｉやＣｏ等の高融点金属とＳｉとの化合物であ
り、詳しくは後述する方法で形成される。又、拡散層３
０Ａ、３０Ｂやゲート電極３０Ｃがシリサイド層３２を
有する場合、これらの抵抗（寄生抵抗）が低減するの
で、トランジスタの動作速度の向上、動作電圧の低減が
図られる。一方、フォトダイオード１０の感度特性が劣
化しないよう、Ｐ型拡散層１０ＡやＮ型拡散層１０Ｂに
はシリサイド層が形成されていない。
【００１４】上記したフォトダイオード１０とＭＯＳＦ
ＥＴ３０の間におけるＰ型ウェル５２の表面には、素子
分離用のシリコン酸化膜（フィールド酸化膜）７０が形
成されている。そして、多層反射防止膜２０の表面と、
拡散層３０Ａ、３０Ｂ、ゲート電極３０Ｃ上のシリサイ
ド層３２の表面には、第１の層間絶縁膜７２、及び第２
の層間絶縁膜７４が順次積層されている。第２の層間絶
縁膜７４の下面側（第１の層間絶縁膜７２との対向面
側）には、それぞれソース電極及びドレイン電極となる
Ａｌ配線６２、６４が埋め込まれ、各Ａｌ配線６２、６
４はそれぞれ拡散層３０Ａ、３０Ｂの上に延設されてい
る。そして、拡散層３０Ａ、３０Ｂと各Ａｌ配線６２、
６４とを電気的に接続するための柱状のコンタクトプラ
グ６０、６０が第１の層間絶縁膜７２を貫通して形成さ
れている。さらに、フォトダイオード１０の受光面の上
側部分を除いた第２の層間絶縁膜７４の表面には、Ａｌ
遮光膜７６が形成されている。
ＥＴ３０の間におけるＰ型ウェル５２の表面には、素子
分離用のシリコン酸化膜（フィールド酸化膜）７０が形
成されている。そして、多層反射防止膜２０の表面と、
拡散層３０Ａ、３０Ｂ、ゲート電極３０Ｃ上のシリサイ
ド層３２の表面には、第１の層間絶縁膜７２、及び第２
の層間絶縁膜７４が順次積層されている。第２の層間絶
縁膜７４の下面側（第１の層間絶縁膜７２との対向面
側）には、それぞれソース電極及びドレイン電極となる
Ａｌ配線６２、６４が埋め込まれ、各Ａｌ配線６２、６
４はそれぞれ拡散層３０Ａ、３０Ｂの上に延設されてい
る。そして、拡散層３０Ａ、３０Ｂと各Ａｌ配線６２、
６４とを電気的に接続するための柱状のコンタクトプラ
グ６０、６０が第１の層間絶縁膜７２を貫通して形成さ
れている。さらに、フォトダイオード１０の受光面の上
側部分を除いた第２の層間絶縁膜７４の表面には、Ａｌ
遮光膜７６が形成されている。
【００１５】そして、本発明のＣＭＯＳイメージセンサ
は、フォトダイオード１０の受光面が多層反射防止膜２
０で覆われているので、広い波長範囲で反射率を低くし
て、フォトダイオードの感度特性を向上することができ
る。又、ＭＯＳトランジスタ（ＭＯＳＦＥＴ３０等）に
おいてソース領域及びドレイン領域となる拡散層（より
好ましくは、さらにゲート電極）の表面にシリサイド層
を有しているので、動作速度の向上、動作電圧の低減が
図られる。さらに、多層反射防止膜２０は絶縁膜から構
成されるので、シリサイド反応の際にフォトダイオード
にシリサイド層が生じて特性が劣化することが防止でき
る。
は、フォトダイオード１０の受光面が多層反射防止膜２
０で覆われているので、広い波長範囲で反射率を低くし
て、フォトダイオードの感度特性を向上することができ
る。又、ＭＯＳトランジスタ（ＭＯＳＦＥＴ３０等）に
おいてソース領域及びドレイン領域となる拡散層（より
好ましくは、さらにゲート電極）の表面にシリサイド層
を有しているので、動作速度の向上、動作電圧の低減が
図られる。さらに、多層反射防止膜２０は絶縁膜から構
成されるので、シリサイド反応の際にフォトダイオード
にシリサイド層が生じて特性が劣化することが防止でき
る。
【００１６】次に、図１に示したＣＭＯＳイメージセン
サ１００の製造工程の第１の実施形態について、工程図
２〜図５を参照して説明する。
サ１００の製造工程の第１の実施形態について、工程図
２〜図５を参照して説明する。
【００１７】まず、シリコンからなる共通基板５０上に
例えばイオン注入や熱拡散によりＰ型不純物（ボロン
等）を導入し、Ｐ型ウェル５２を形成する（図２
（１））。次に、Ｐ型ウェル５２の所定領域をシリコン
窒化膜でマスクし、その他の領域に例えば熱酸化により
素子分離用のシリコン酸化膜（フィールド酸化膜）７０
を形成する。そして、シリコン窒化膜を除去した後、シ
リコン酸化膜７０の表面に例えば熱酸化法により、ゲー
ト酸化膜用のシリコン酸化膜（ＳｉＯ２等）層３６Ａを
形成する（図２（２））。次に、例えばアモルファスシ
リコン膜のレーザアニールにより、ゲート電極となるポ
リシリコン層３２Ａをシリコン酸化膜層３６Ａの表面に
形成し、ポリシリコン層３２Ａ上にフォトリソグラフィ
によりマスクパターン５００を形成する（図２
（３））。そして、エッチングによりマスクパターン５
００領域以外のポリシリコン層３２Ａとシリコン酸化膜
層３６Ａを除去し、ゲート電極３０Ｃ及びその下層にゲ
ート酸化膜３６を形成する（図２（４））。
例えばイオン注入や熱拡散によりＰ型不純物（ボロン
等）を導入し、Ｐ型ウェル５２を形成する（図２
（１））。次に、Ｐ型ウェル５２の所定領域をシリコン
窒化膜でマスクし、その他の領域に例えば熱酸化により
素子分離用のシリコン酸化膜（フィールド酸化膜）７０
を形成する。そして、シリコン窒化膜を除去した後、シ
リコン酸化膜７０の表面に例えば熱酸化法により、ゲー
ト酸化膜用のシリコン酸化膜（ＳｉＯ２等）層３６Ａを
形成する（図２（２））。次に、例えばアモルファスシ
リコン膜のレーザアニールにより、ゲート電極となるポ
リシリコン層３２Ａをシリコン酸化膜層３６Ａの表面に
形成し、ポリシリコン層３２Ａ上にフォトリソグラフィ
によりマスクパターン５００を形成する（図２
（３））。そして、エッチングによりマスクパターン５
００領域以外のポリシリコン層３２Ａとシリコン酸化膜
層３６Ａを除去し、ゲート電極３０Ｃ及びその下層にゲ
ート酸化膜３６を形成する（図２（４））。
【００１８】次に、Ｐ型ウェル５２内で低濃度拡散領域
となる部分のみ露出させたマスクパターン５１０をフォ
トリソグラフィにより形成し、例えばイオン注入により
低濃度Ｎ型不純物（リン等）を導入し、低濃度拡散領域
３０Ａ’、３０Ｂ’を形成する（図３（５））。そし
て、マスクパターン５１０を除去し、Ｐ型ウェル５２内
でフォトダイオードとなる部分のみ露出させたマスクパ
ターン５２０をフォトリソグラフィにより形成する（図
３（６））。そして、例えばイオン注入によりＮ型不純
物（ボロン等）を導入してＮ型拡散層１０Ｂを形成した
後、Ｐ型不純物（リン等）を導入し、Ｎ型拡散層１０Ｂ
の上にＰ型拡散層１０Ａを形成する。
となる部分のみ露出させたマスクパターン５１０をフォ
トリソグラフィにより形成し、例えばイオン注入により
低濃度Ｎ型不純物（リン等）を導入し、低濃度拡散領域
３０Ａ’、３０Ｂ’を形成する（図３（５））。そし
て、マスクパターン５１０を除去し、Ｐ型ウェル５２内
でフォトダイオードとなる部分のみ露出させたマスクパ
ターン５２０をフォトリソグラフィにより形成する（図
３（６））。そして、例えばイオン注入によりＮ型不純
物（ボロン等）を導入してＮ型拡散層１０Ｂを形成した
後、Ｐ型不純物（リン等）を導入し、Ｎ型拡散層１０Ｂ
の上にＰ型拡散層１０Ａを形成する。
【００１９】次いで、サイドウォール用のＳｉＯ２等か
らなるシリコン酸化膜層３４Ａを全体に形成する（図３
（７））。そして、例えばイオン等のドライエッチング
により、表面のシリコン酸化膜層３４Ａを除去し、エッ
チバックによりゲート電極３０Ｃ側面にサイドウォール
３４、３４を形成する（図３（８））。
らなるシリコン酸化膜層３４Ａを全体に形成する（図３
（７））。そして、例えばイオン等のドライエッチング
により、表面のシリコン酸化膜層３４Ａを除去し、エッ
チバックによりゲート電極３０Ｃ側面にサイドウォール
３４、３４を形成する（図３（８））。
【００２０】さらに、フォトダイオード１０及びシリコ
ン酸化膜７０を覆うマスクパターン５３０をフォトリソ
グラフィにより形成し、例えばイオン注入により高濃度
Ｎ型不純物（リン等）をソース領域及びドレイン領域と
なる部分に導入し、Ｎ型不純物が高濃度拡散したソース
領域及びドレイン領域３０Ａ、３０Ｂを形成する（図４
（９））。この際、サイドウォール３４、３４がマスク
となるので、その直下には低濃度拡散領域３０Ａ’、３
０Ｂ’が残存する。
ン酸化膜７０を覆うマスクパターン５３０をフォトリソ
グラフィにより形成し、例えばイオン注入により高濃度
Ｎ型不純物（リン等）をソース領域及びドレイン領域と
なる部分に導入し、Ｎ型不純物が高濃度拡散したソース
領域及びドレイン領域３０Ａ、３０Ｂを形成する（図４
（９））。この際、サイドウォール３４、３４がマスク
となるので、その直下には低濃度拡散領域３０Ａ’、３
０Ｂ’が残存する。
【００２１】さらに、フォトダイオード１０（Ｐ型拡散
層１０Ａ）とＭＯＳＦＥＴ３０（ソース領域及びドレイ
ン領域３０Ａ、３０Ｂ、ゲート電極３０Ｃ）の表面を含
む領域に、それぞれ酸化膜、窒化膜からなる絶縁膜２０
Ａ、２０Ｂを交互に積層してなる多層反射防止膜２０を
形成し、多層反射防止膜２０上にフォトリソグラフィに
よりマスクパターン５４０を形成する（図４（１
０））。
層１０Ａ）とＭＯＳＦＥＴ３０（ソース領域及びドレイ
ン領域３０Ａ、３０Ｂ、ゲート電極３０Ｃ）の表面を含
む領域に、それぞれ酸化膜、窒化膜からなる絶縁膜２０
Ａ、２０Ｂを交互に積層してなる多層反射防止膜２０を
形成し、多層反射防止膜２０上にフォトリソグラフィに
よりマスクパターン５４０を形成する（図４（１
０））。
【００２２】そして、フォトダイオード１０の受光面と
なるＰ型拡散層１０Ａの表面とその周辺領域にのみ多層
反射防止膜２０を残し、その他の領域の多層反射防止膜
２０をエッチング除去する（図４（１１））。
なるＰ型拡散層１０Ａの表面とその周辺領域にのみ多層
反射防止膜２０を残し、その他の領域の多層反射防止膜
２０をエッチング除去する（図４（１１））。
【００２３】次に、多層反射防止膜２０、ソース領域及
びドレイン領域３０Ａ、３０Ｂ、並びにゲート電極３０
Ｃの表面を含む領域に、シリサイド層を形成するための
ＴｉやＣｏ等の高融点金属層３２Ａを形成する（図４
（１２））。そして、所定の熱処理を全体に施して、ソ
ース領域及びドレイン領域３０Ａ、３０Ｂ、並びにゲー
ト電極３０Ｃの表面のシリコンと高融点金属層３２Ａと
を反応させてシリサイド層３２を形成する（図５（１
３））。さらに、未反応の高融点金属層３２Ａを除去す
る（図５（１４））。
びドレイン領域３０Ａ、３０Ｂ、並びにゲート電極３０
Ｃの表面を含む領域に、シリサイド層を形成するための
ＴｉやＣｏ等の高融点金属層３２Ａを形成する（図４
（１２））。そして、所定の熱処理を全体に施して、ソ
ース領域及びドレイン領域３０Ａ、３０Ｂ、並びにゲー
ト電極３０Ｃの表面のシリコンと高融点金属層３２Ａと
を反応させてシリサイド層３２を形成する（図５（１
３））。さらに、未反応の高融点金属層３２Ａを除去す
る（図５（１４））。
【００２４】次に、多層反射防止膜２０、拡散層３０
Ａ、３０Ｂ、ゲート電極３０Ｃの表面を含む領域に、第
１の層間絶縁膜７２を形成し、拡散層３０Ａ、３０Ｂと
後述するＡｌ配線６２、６４とを電気的に接続するため
の柱状穴を穿設した後、そこに導電性のコンタクトプラ
グ６０、６０を形成する。さらに、コンタクトプラグ６
０、６０と接続するようにして第１の層間絶縁膜７２の
上に、それぞれソース電極及びドレイン電極となるＡｌ
配線６２、６４を例えばスパッタリングにより形成する
（図５（１５））。そして、第１の層間絶縁膜７２の上
に第２の層間絶縁膜７４を積層した後、フォトダイオー
ド１０の受光面となる部分を除いた第２の層間絶縁膜７
４の表面に、例えばスパッタリングによりＡｌ遮光膜７
６を形成し、ＣＭＯＳイメージセンサを製造する（図５
（１６））。なお、上記各工程においては、Ｎ型のＭＯ
ＳＦＥＴ３０の製造工程を例示したが、その他のＰ型の
ＭＯＳＦＥＴあるいは他のＣＭＯＳ型トランジスタの製
造についても同様であるので図示及び説明を省略してあ
る。
Ａ、３０Ｂ、ゲート電極３０Ｃの表面を含む領域に、第
１の層間絶縁膜７２を形成し、拡散層３０Ａ、３０Ｂと
後述するＡｌ配線６２、６４とを電気的に接続するため
の柱状穴を穿設した後、そこに導電性のコンタクトプラ
グ６０、６０を形成する。さらに、コンタクトプラグ６
０、６０と接続するようにして第１の層間絶縁膜７２の
上に、それぞれソース電極及びドレイン電極となるＡｌ
配線６２、６４を例えばスパッタリングにより形成する
（図５（１５））。そして、第１の層間絶縁膜７２の上
に第２の層間絶縁膜７４を積層した後、フォトダイオー
ド１０の受光面となる部分を除いた第２の層間絶縁膜７
４の表面に、例えばスパッタリングによりＡｌ遮光膜７
６を形成し、ＣＭＯＳイメージセンサを製造する（図５
（１６））。なお、上記各工程においては、Ｎ型のＭＯ
ＳＦＥＴ３０の製造工程を例示したが、その他のＰ型の
ＭＯＳＦＥＴあるいは他のＣＭＯＳ型トランジスタの製
造についても同様であるので図示及び説明を省略してあ
る。
【００２５】本発明のＣＭＯＳイメージセンサ１００は
次のようにして製造することもできる。この場合の製造
工程について、工程図６〜図９を参照して説明する。
次のようにして製造することもできる。この場合の製造
工程について、工程図６〜図９を参照して説明する。
【００２６】まず、図２と同様にして、共通基板５０上
にゲート電極３０Ｃ及びその下層にゲート酸化膜３６を
形成し（図６（１）〜（４））、次に、低濃度拡散領域
３０Ａ’、３０Ｂ’を形成する（図７（５））。
にゲート電極３０Ｃ及びその下層にゲート酸化膜３６を
形成し（図６（１）〜（４））、次に、低濃度拡散領域
３０Ａ’、３０Ｂ’を形成する（図７（５））。
【００２７】さらにマスクパターン５１０を除去した
後、ゲート電極３０Ｃをやや広めに覆い、それぞれソー
ス領域及びドレイン領域となる部分のみ露出させたマス
クパターン５２０をフォトリソグラフィにより形成し、
例えばイオン注入により高濃度Ｎ型不純物（リン等）を
導入し、Ｎ型不純物が高濃度拡散したソース領域及びド
レイン領域３０Ａ、３０Ｂを形成する（図７（６））。
後、ゲート電極３０Ｃをやや広めに覆い、それぞれソー
ス領域及びドレイン領域となる部分のみ露出させたマス
クパターン５２０をフォトリソグラフィにより形成し、
例えばイオン注入により高濃度Ｎ型不純物（リン等）を
導入し、Ｎ型不純物が高濃度拡散したソース領域及びド
レイン領域３０Ａ、３０Ｂを形成する（図７（６））。
【００２８】次に、マスクパターン５２０を除去し、Ｐ
型ウェル５２内でフォトダイオードとなる部分のみ露出
させたマスクパターン５３０をフォトリソグラフィによ
り形成する。そして、例えばイオン注入によりＮ型不純
物（ボロン等）を導入してＮ型拡散層１０Ｂを形成した
後、Ｐ型不純物（リン等）を導入し、Ｎ型拡散層１０Ｂ
の上にＰ型拡散層１０Ａを形成する（図７（７））。さ
らに、フォトダイオード１０（Ｐ型拡散層１０Ａ）とＭ
ＯＳＦＥＴ３０（ソース領域及びドレイン領域３０Ａ、
３０Ｂ、ゲート電極３０Ｃ）の表面を含む領域に、それ
ぞれ酸化膜、窒化膜からなる絶縁膜２０Ａ、２０Ｂを交
互に積層してなる多層反射防止膜２０を形成し、多層反
射防止膜２０上にフォトリソグラフィによりマスクパタ
ーン５４０を形成する（図７（８））。
型ウェル５２内でフォトダイオードとなる部分のみ露出
させたマスクパターン５３０をフォトリソグラフィによ
り形成する。そして、例えばイオン注入によりＮ型不純
物（ボロン等）を導入してＮ型拡散層１０Ｂを形成した
後、Ｐ型不純物（リン等）を導入し、Ｎ型拡散層１０Ｂ
の上にＰ型拡散層１０Ａを形成する（図７（７））。さ
らに、フォトダイオード１０（Ｐ型拡散層１０Ａ）とＭ
ＯＳＦＥＴ３０（ソース領域及びドレイン領域３０Ａ、
３０Ｂ、ゲート電極３０Ｃ）の表面を含む領域に、それ
ぞれ酸化膜、窒化膜からなる絶縁膜２０Ａ、２０Ｂを交
互に積層してなる多層反射防止膜２０を形成し、多層反
射防止膜２０上にフォトリソグラフィによりマスクパタ
ーン５４０を形成する（図７（８））。
【００２９】そして、フォトダイオード１０の受光面と
なるＰ型拡散層１０Ａの表面とその周辺領域にのみ多層
反射防止膜２０を残し、その他の領域の多層反射防止膜
２０をエッチング除去する（図８（９））。次いで、多
層反射防止膜２０とゲート電極３０Ｃの表面を含む領域
に、サイドウォール用のＳｉＯ２等からなるシリコン酸
化膜層３４Ａを形成する（図８（１０））。そして、例
えばイオン等のドライエッチングにより、表面のシリコ
ン酸化膜層３４Ａを除去し、エッチバックによりゲート
電極３０Ｃ側面にサイドウォール３４、３４を形成する
（図８（１１））。
なるＰ型拡散層１０Ａの表面とその周辺領域にのみ多層
反射防止膜２０を残し、その他の領域の多層反射防止膜
２０をエッチング除去する（図８（９））。次いで、多
層反射防止膜２０とゲート電極３０Ｃの表面を含む領域
に、サイドウォール用のＳｉＯ２等からなるシリコン酸
化膜層３４Ａを形成する（図８（１０））。そして、例
えばイオン等のドライエッチングにより、表面のシリコ
ン酸化膜層３４Ａを除去し、エッチバックによりゲート
電極３０Ｃ側面にサイドウォール３４、３４を形成する
（図８（１１））。
【００３０】次に、多層反射防止膜２０、ソース領域及
びドレイン領域３０Ａ、３０Ｂ、並びにゲート電極３０
Ｃの表面を含む領域に、シリサイド層を形成するための
ＴｉやＣｏ等の高融点金属層３２Ａを形成する（図８
（１２））。そして、図５と同様なフローにより、ＣＭ
ＯＳイメージセンサを製造する（図９（１３）〜（１
６））。
びドレイン領域３０Ａ、３０Ｂ、並びにゲート電極３０
Ｃの表面を含む領域に、シリサイド層を形成するための
ＴｉやＣｏ等の高融点金属層３２Ａを形成する（図８
（１２））。そして、図５と同様なフローにより、ＣＭ
ＯＳイメージセンサを製造する（図９（１３）〜（１
６））。
【００３１】このように、本発明のＣＭＯＳイメージセ
ンサの製造方法においては、ＭＯＳトランジスタ（ＭＯ
ＳＦＥＴ３０等）の拡散層の表面にシリサイド反応を生
じさせる際（図５（１３）、図９（１３）の工程）、絶
縁性の多層反射防止膜２０層がフォトダイオード１０の
受光面にシリサイド層が生じるのを防止するマスクを兼
ねるので、余分なマスク形成工程を不要とし、シリサイ
ド層の形成が容易で製造コストも低減する。
ンサの製造方法においては、ＭＯＳトランジスタ（ＭＯ
ＳＦＥＴ３０等）の拡散層の表面にシリサイド反応を生
じさせる際（図５（１３）、図９（１３）の工程）、絶
縁性の多層反射防止膜２０層がフォトダイオード１０の
受光面にシリサイド層が生じるのを防止するマスクを兼
ねるので、余分なマスク形成工程を不要とし、シリサイ
ド層の形成が容易で製造コストも低減する。
【００３２】又、第２の製造方法では、ＭＯＳトランジ
スタのゲート電極にサイドウォールを形成する場合に
（図８（１１）の工程）、絶縁性の多層反射防止膜２０
層がフォトダイオード１０の受光面にサイドウォール形
成時のエッチバックの影響が生じるのを防止するマスク
となるので、余分なマスク形成工程を不要とし、サイド
ウォールの形成の製造が容易でコストも低減することが
できる。なお、サイドウォール形成時のエッチバックの
影響としては、イオン等のドライエッチングを行うこと
により、フォトダイオードの拡散層に不純物イオンが導
入され、ダイオード内のＰＮ接合のリークが生じて画像
ノイズが発生することが挙げられる。
スタのゲート電極にサイドウォールを形成する場合に
（図８（１１）の工程）、絶縁性の多層反射防止膜２０
層がフォトダイオード１０の受光面にサイドウォール形
成時のエッチバックの影響が生じるのを防止するマスク
となるので、余分なマスク形成工程を不要とし、サイド
ウォールの形成の製造が容易でコストも低減することが
できる。なお、サイドウォール形成時のエッチバックの
影響としては、イオン等のドライエッチングを行うこと
により、フォトダイオードの拡散層に不純物イオンが導
入され、ダイオード内のＰＮ接合のリークが生じて画像
ノイズが発生することが挙げられる。
【００３３】本発明は、以上述べた実施形態に限定され
るものではなく、共通基板５０上にＮ型ウェルを形成さ
せ、その表面に適宜所定のＮ型拡散層やＰ型拡散層を含
むフォトダイオードやＣＭＯＳ型トランジスタを形成し
た場合も含まれるものであり、Ｎ型拡散層やＰ型拡散層
の積層形態についても特に限定はない。例えばフォトダ
イオードをＰＩＮ型としてもよい。
るものではなく、共通基板５０上にＮ型ウェルを形成さ
せ、その表面に適宜所定のＮ型拡散層やＰ型拡散層を含
むフォトダイオードやＣＭＯＳ型トランジスタを形成し
た場合も含まれるものであり、Ｎ型拡散層やＰ型拡散層
の積層形態についても特に限定はない。例えばフォトダ
イオードをＰＩＮ型としてもよい。
【００３４】
【発明の効果】以上説明したように、本発明のＣＭＯＳ
イメージセンサによれば、フォトダイオードの受光面が
多層反射防止膜で覆われているので、広い波長範囲で反
射率を低くして、フォトダイオードの感度特性を向上す
ることができる。又、ＭＯＳトランジスタにおいてソー
ス領域及びドレイン領域となる拡散層の表面にシリサイ
ド層を有しているので、動作速度の向上、動作電圧の低
減が図られる。そしてこれらの効果を１つのチップ上で
ともに実現することができる。
イメージセンサによれば、フォトダイオードの受光面が
多層反射防止膜で覆われているので、広い波長範囲で反
射率を低くして、フォトダイオードの感度特性を向上す
ることができる。又、ＭＯＳトランジスタにおいてソー
ス領域及びドレイン領域となる拡散層の表面にシリサイ
ド層を有しているので、動作速度の向上、動作電圧の低
減が図られる。そしてこれらの効果を１つのチップ上で
ともに実現することができる。
【００３５】又、本発明のＣＭＯＳイメージセンサの製
造方法によれば、上記特性を持つＣＭＯＳイメージセン
サを容易に、かつ低コストで製造できる。つまり、ＭＯ
Ｓトランジスタの拡散層の表面にシリサイド反応を生じ
させる際、絶縁性の多層反射防止膜層がフォトダイオー
ドの受光面にシリサイド層が生じて特性が劣化するのを
防止するマスクを兼ねるので、余分なマスク形成工程が
不要となる。
造方法によれば、上記特性を持つＣＭＯＳイメージセン
サを容易に、かつ低コストで製造できる。つまり、ＭＯ
Ｓトランジスタの拡散層の表面にシリサイド反応を生じ
させる際、絶縁性の多層反射防止膜層がフォトダイオー
ドの受光面にシリサイド層が生じて特性が劣化するのを
防止するマスクを兼ねるので、余分なマスク形成工程が
不要となる。
【００３６】又、ＭＯＳトランジスタのゲート電極にサ
イドウォールを形成する場合、絶縁性の多層反射防止膜
は、フォトダイオードの受光面にサイドウォール形成時
のエッチバックの影響が生じるのを防止するマスクとな
るので、この場合も余分なマスク形成工程を不要とな
る。そして、感度特性の良いフォトダイオードを容易に
製造できる。
イドウォールを形成する場合、絶縁性の多層反射防止膜
は、フォトダイオードの受光面にサイドウォール形成時
のエッチバックの影響が生じるのを防止するマスクとな
るので、この場合も余分なマスク形成工程を不要とな
る。そして、感度特性の良いフォトダイオードを容易に
製造できる。
【図１】 本発明のＣＭＯＳイメージセンサの構成を示
す断面図である。
す断面図である。
【図２】 本発明のＣＭＯＳイメージセンサの製造方法
を示す工程断面図である。
を示す工程断面図である。
【図３】 図２に続く工程断面図である。
【図４】 図３に続く工程断面図である。
【図５】 図４に続く工程断面図である。
【図６】 本発明のＣＭＯＳイメージセンサの第２の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図７】 図６に続く工程断面図である。
【図８】 図７に続く工程断面図である。
【図９】 図８に続く工程断面図である。
１０ フォトダイオード １０Ａ Ｐ型拡散層 １０Ｂ Ｎ型拡散層 ２０ 多層反射防止膜 ２０Ａ、２０Ｂ 絶縁膜 ３０ ＭＯＳトランジスタ（ＭＯＳ
ＦＥＴ） ３０Ａ ソース領域となる拡散層 ３０Ｂ ドレイン領域となる拡散層 ３０Ａ’、３０Ｂ’ 低濃度拡散領域 ３０Ｃ ゲート電極 ３２ シリサイド層 ３４ サイドウォール ３６ ゲート絶縁膜 ５０ 共通基板 ５２ Ｐ型ウェル １００ ＣＭＯＳイメージセンサ
ＦＥＴ） ３０Ａ ソース領域となる拡散層 ３０Ｂ ドレイン領域となる拡散層 ３０Ａ’、３０Ｂ’ 低濃度拡散領域 ３０Ｃ ゲート電極 ３２ シリサイド層 ３４ サイドウォール ３６ ゲート絶縁膜 ５０ 共通基板 ５２ Ｐ型ウェル １００ ＣＭＯＳイメージセンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/335 Ｈ０１Ｌ 31/10 Ａ Ｆターム(参考） 4M104 BB01 BB20 BB25 CC01 DD78 DD84 EE09 EE15 GG10 GG14 4M118 AA01 AA10 AB01 BA14 CA04 CA34 CB13 FA06 GB11 5C024 CX41 CY47 GX03 5F049 MA02 NA01 NB03 PA10 PA11 PA14 PA15 PA20 RA02 RA06 SE01 SZ03
Claims (2)
- 【請求項１】 それぞれ屈折率の異なる２種類以上の絶
縁膜を積層してなる多層反射防止膜で受光面が覆われて
いるフォトダイオードと、 それぞれソース領域及びドレイン領域となる拡散層の表
面にシリサイド層を有し、前記フォトダイオードと電気
的に接続されている１以上のＭＯＳトランジスタとを共
通基板上に備えていることを特徴とするＣＭＯＳイメー
ジセンサ。 - 【請求項２】 フォトダイオードとＭＯＳトランジスタ
とを備えた共通基板において、前記フォトダイオードと
前記ＭＯＳトランジスタの表面を含む領域に、多層反射
防止膜となるように２種類以上の絶縁膜を積層する工程
と、 前記多層反射防止膜をパターニングし、前記ＭＯＳトラ
ンジスタのソース領域及びドレイン領域となる拡散層を
露出させ、前記フォトダイオードの受光面に前記多層反
射防止膜を残存させる工程と、 前記拡散層、及び残存する前記多層反射防止膜の表面を
含む領域に、シリサイド層を形成するための高融点金属
層を形成する工程と、 前記高融点金属層を含む前記共通基板を熱処理して、前
記拡散層の表面にシリサイド層を形成する工程と、 前記熱処理で未反応の高融点金属層を除去する工程とを
備えていることを特徴とするＣＭＯＳイメージセンサの
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000272048A JP2002083949A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US09/947,343 US6635912B2 (en) | 2000-09-07 | 2001-09-07 | CMOS image sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000272048A JP2002083949A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓイメージセンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083949A true JP2002083949A (ja) | 2002-03-22 |
Family
ID=18758245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000272048A Pending JP2002083949A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓイメージセンサ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6635912B2 (ja) |
| JP (1) | JP2002083949A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6884651B2 (en) | 2003-01-24 | 2005-04-26 | Renesas Technology Corp. | Producing method of CMOS image sensor |
| US6930299B2 (en) | 2002-08-29 | 2005-08-16 | Fujitsu Limited | Semiconductor device for reading signal from photodiode via transistors |
| JP2005340475A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 固体撮像装置 |
| US7126102B2 (en) | 2003-01-06 | 2006-10-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| US7180544B2 (en) | 2001-03-05 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor |
| US7187410B2 (en) | 2001-03-05 | 2007-03-06 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor |
| WO2007055141A1 (ja) * | 2005-11-11 | 2007-05-18 | Nikon Corporation | 反射防止膜を有する固体撮像装置および表示装置並びにその製造方法 |
| US7493713B2 (en) | 2005-01-28 | 2009-02-24 | Samsung Electronics Co., Ltd. | Image sensor and related method of fabrication |
| US7557846B2 (en) | 2004-04-27 | 2009-07-07 | Fujitsu Microelectronics Limited | Solid-state image sensor including common transistors between pixels |
| US7687873B2 (en) | 2006-11-14 | 2010-03-30 | Oki Electric Industry Co., Ltd. | Photodiode and photo integrated circuit having the same |
| JP2011508457A (ja) * | 2007-12-28 | 2011-03-10 | タイ，ヒオク‐ナム | イメージセンサー用の光導波路アレイ |
| US8008195B2 (en) | 2009-01-23 | 2011-08-30 | Oki Semiconductor Co., Ltd. | Method for manufacturing semiconductor device |
| US8946843B2 (en) | 2009-11-13 | 2015-02-03 | Canon Kabushiki Kaisha | Solid-state image sensing device |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3654175B2 (ja) * | 2000-11-15 | 2005-06-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに電子機器 |
| US6743652B2 (en) * | 2002-02-01 | 2004-06-01 | Stmicroelectronics, Inc. | Method for making an integrated circuit device including photodiodes |
| JP2004096065A (ja) * | 2002-07-08 | 2004-03-25 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2004047544A (ja) * | 2002-07-09 | 2004-02-12 | Sharp Corp | 半導体装置およびこれを備えた光学装置 |
| EP1465258A1 (en) * | 2003-02-21 | 2004-10-06 | STMicroelectronics Limited | CMOS image sensors |
| JP2004335588A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 固体撮像装置及びその製造方法 |
| US8035183B2 (en) * | 2003-05-05 | 2011-10-11 | Udt Sensors, Inc. | Photodiodes with PN junction on both front and back sides |
| KR100499174B1 (ko) * | 2003-06-17 | 2005-07-01 | 삼성전자주식회사 | 이미지 소자 |
| ATE450685T1 (de) * | 2004-03-31 | 2009-12-15 | Metalquimia Sa | Schiebetür mit einer hermetischen verschlussvorrichtung, die innendruck widerstehen soll |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
| KR100719338B1 (ko) * | 2004-06-15 | 2007-05-17 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| JP2006010426A (ja) * | 2004-06-24 | 2006-01-12 | Denso Corp | センサ装置およびその製造方法 |
| US7453109B2 (en) * | 2004-09-03 | 2008-11-18 | Canon Kabushiki Kaisha | Solid-state image sensor and imaging system |
| US7196314B2 (en) * | 2004-11-09 | 2007-03-27 | Omnivision Technologies, Inc. | Image sensor and pixel having an anti-reflective coating over the photodiode |
| KR100606937B1 (ko) * | 2004-11-19 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| US7193289B2 (en) * | 2004-11-30 | 2007-03-20 | International Business Machines Corporation | Damascene copper wiring image sensor |
| US20070001100A1 (en) * | 2005-06-30 | 2007-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light reflection for backside illuminated sensor |
| KR100625945B1 (ko) * | 2005-06-30 | 2006-09-18 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 포토다이오드 제조 방법 |
| US20070045642A1 (en) * | 2005-08-25 | 2007-03-01 | Micron Technology, Inc. | Solid-state imager and formation method using anti-reflective film for optical crosstalk reduction |
| US20070099328A1 (en) * | 2005-10-31 | 2007-05-03 | Yuan-Sheng Chiang | Semiconductor device and interconnect structure and their respective fabricating methods |
| US7973380B2 (en) * | 2005-11-23 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for providing metal extension in backside illuminated sensor for wafer level testing |
| US7648851B2 (en) * | 2006-03-06 | 2010-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside illuminated image sensor |
| JP2007242697A (ja) * | 2006-03-06 | 2007-09-20 | Canon Inc | 撮像装置および撮像システム |
| US8704277B2 (en) * | 2006-05-09 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spectrally efficient photodiode for backside illuminated sensor |
| US7638852B2 (en) * | 2006-05-09 | 2009-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| JP2007305746A (ja) * | 2006-05-10 | 2007-11-22 | Fujifilm Corp | 半導体素子の製造方法及び半導体素子 |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| US8436443B2 (en) * | 2006-09-29 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside depletion for backside illuminated image sensors |
| US20080079108A1 (en) * | 2006-09-29 | 2008-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Improving Sensitivity of Backside Illuminated Image Sensors |
| US7485940B2 (en) * | 2007-01-24 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring structure for improving crosstalk of backside illuminated image sensor |
| US8083953B2 (en) | 2007-03-06 | 2011-12-27 | Micron Technology, Inc. | Registered structure formation via the application of directed thermal energy to diblock copolymer films |
| US8557128B2 (en) * | 2007-03-22 | 2013-10-15 | Micron Technology, Inc. | Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers |
| US20080237761A1 (en) * | 2007-04-02 | 2008-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for enhancing light sensitivity for backside illumination image sensor |
| US8097175B2 (en) | 2008-10-28 | 2012-01-17 | Micron Technology, Inc. | Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure |
| US7959975B2 (en) * | 2007-04-18 | 2011-06-14 | Micron Technology, Inc. | Methods of patterning a substrate |
| US8294139B2 (en) | 2007-06-21 | 2012-10-23 | Micron Technology, Inc. | Multilayer antireflection coatings, structures and devices including the same and methods of making the same |
| US8372295B2 (en) | 2007-04-20 | 2013-02-12 | Micron Technology, Inc. | Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method |
| US7656000B2 (en) * | 2007-05-24 | 2010-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photodetector for backside-illuminated sensor |
| US8404124B2 (en) | 2007-06-12 | 2013-03-26 | Micron Technology, Inc. | Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces |
| US8080615B2 (en) | 2007-06-19 | 2011-12-20 | Micron Technology, Inc. | Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide |
| US7999342B2 (en) | 2007-09-24 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd | Image sensor element for backside-illuminated sensor |
| JP5366396B2 (ja) * | 2007-12-28 | 2013-12-11 | キヤノン株式会社 | 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム |
| US8999492B2 (en) * | 2008-02-05 | 2015-04-07 | Micron Technology, Inc. | Method to produce nanometer-sized features with directed assembly of block copolymers |
| US8101261B2 (en) | 2008-02-13 | 2012-01-24 | Micron Technology, Inc. | One-dimensional arrays of block copolymer cylinders and applications thereof |
| US8426313B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference |
| US8425982B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Methods of improving long range order in self-assembly of block copolymer films with ionic liquids |
| US8114301B2 (en) | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
| KR20100037211A (ko) * | 2008-10-01 | 2010-04-09 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| US8399909B2 (en) | 2009-05-12 | 2013-03-19 | Osi Optoelectronics, Inc. | Tetra-lateral position sensing detector |
| JP5717357B2 (ja) * | 2010-05-18 | 2015-05-13 | キヤノン株式会社 | 光電変換装置およびカメラ |
| CN102543873B (zh) * | 2010-12-27 | 2015-08-19 | 无锡华润上华科技有限公司 | 自对准p+浅结掺杂工艺方法 |
| US8900963B2 (en) | 2011-11-02 | 2014-12-02 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related structures |
| US9087699B2 (en) | 2012-10-05 | 2015-07-21 | Micron Technology, Inc. | Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure |
| US9229328B2 (en) | 2013-05-02 | 2016-01-05 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related semiconductor device structures |
| US9177795B2 (en) | 2013-09-27 | 2015-11-03 | Micron Technology, Inc. | Methods of forming nanostructures including metal oxides |
| CN104241436B (zh) * | 2014-06-25 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种x射线探测基板及其制备方法、x射线探测设备 |
| US11251219B2 (en) * | 2020-03-10 | 2022-02-15 | Sensors Unlimited, Inc. | Low capacitance photo detectors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057714B2 (ja) * | 1978-01-27 | 1985-12-16 | 株式会社日立製作所 | 光半導体装置 |
| US5182624A (en) * | 1990-08-08 | 1993-01-26 | Minnesota Mining And Manufacturing Company | Solid state electromagnetic radiation detector fet array |
| KR100291179B1 (ko) | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| US6218719B1 (en) * | 1998-09-18 | 2001-04-17 | Capella Microsystems, Inc. | Photodetector and device employing the photodetector for converting an optical signal into an electrical signal |
| US6096573A (en) * | 1998-11-05 | 2000-08-01 | United Microelectronics Corp. | Method of manufacturing a CMOS sensor |
| JP2001284629A (ja) * | 2000-03-29 | 2001-10-12 | Sharp Corp | 回路内蔵受光素子 |
| KR100533166B1 (ko) * | 2000-08-18 | 2005-12-02 | 매그나칩 반도체 유한회사 | 마이크로렌즈 보호용 저온산화막을 갖는 씨모스이미지센서및 그 제조방법 |
-
2000
- 2000-09-07 JP JP2000272048A patent/JP2002083949A/ja active Pending
-
2001
- 2001-09-07 US US09/947,343 patent/US6635912B2/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180544B2 (en) | 2001-03-05 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor |
| US7187410B2 (en) | 2001-03-05 | 2007-03-06 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor |
| US6930299B2 (en) | 2002-08-29 | 2005-08-16 | Fujitsu Limited | Semiconductor device for reading signal from photodiode via transistors |
| CN100350622C (zh) * | 2002-08-29 | 2007-11-21 | 富士通株式会社 | 借助晶体管从光电二极管读取信号的半导体器件 |
| US7385172B2 (en) | 2003-01-06 | 2008-06-10 | Canon Kabushiki Kaisha | Photoelectric conversion device having an insulation film on a reflection prevention film, and camera using such photoelectric conversion device |
| US7126102B2 (en) | 2003-01-06 | 2006-10-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| US7709780B2 (en) | 2003-01-06 | 2010-05-04 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| US6884651B2 (en) | 2003-01-24 | 2005-04-26 | Renesas Technology Corp. | Producing method of CMOS image sensor |
| US7557846B2 (en) | 2004-04-27 | 2009-07-07 | Fujitsu Microelectronics Limited | Solid-state image sensor including common transistors between pixels |
| JP2005340475A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 固体撮像装置 |
| US7493713B2 (en) | 2005-01-28 | 2009-02-24 | Samsung Electronics Co., Ltd. | Image sensor and related method of fabrication |
| WO2007055141A1 (ja) * | 2005-11-11 | 2007-05-18 | Nikon Corporation | 反射防止膜を有する固体撮像装置および表示装置並びにその製造方法 |
| JP5082855B2 (ja) * | 2005-11-11 | 2012-11-28 | 株式会社ニコン | 反射防止膜を有する固体撮像装置および表示装置並びにその製造方法 |
| US7687873B2 (en) | 2006-11-14 | 2010-03-30 | Oki Electric Industry Co., Ltd. | Photodiode and photo integrated circuit having the same |
| JP2011508457A (ja) * | 2007-12-28 | 2011-03-10 | タイ，ヒオク‐ナム | イメージセンサー用の光導波路アレイ |
| US8008195B2 (en) | 2009-01-23 | 2011-08-30 | Oki Semiconductor Co., Ltd. | Method for manufacturing semiconductor device |
| US8946843B2 (en) | 2009-11-13 | 2015-02-03 | Canon Kabushiki Kaisha | Solid-state image sensing device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6635912B2 (en) | 2003-10-21 |
| US20020027239A1 (en) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002083949A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| JP5306294B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US6607951B2 (en) | Method for fabricating a CMOS image sensor | |
| KR101053323B1 (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
| EP1884997B1 (en) | Photoelectric conversion device and image pickup system | |
| US7544530B2 (en) | CMOS image sensor and manufacturing method thereof | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| US20040147068A1 (en) | Producing method of CMOS image sensor | |
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7442994B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7560674B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100663101B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US7868364B2 (en) | Image sensor | |
| US7534643B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100562669B1 (ko) | 살리사이드 공정을 이용한 이미지센서 제조 방법 | |
| JP4449298B2 (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| KR20080011550A (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070713 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |