JP5717357B2 - 光電変換装置およびカメラ - Google Patents
光電変換装置およびカメラ Download PDFInfo
- Publication number
- JP5717357B2 JP5717357B2 JP2010114706A JP2010114706A JP5717357B2 JP 5717357 B2 JP5717357 B2 JP 5717357B2 JP 2010114706 A JP2010114706 A JP 2010114706A JP 2010114706 A JP2010114706 A JP 2010114706A JP 5717357 B2 JP5717357 B2 JP 5717357B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- insulating film
- region
- mos transistor
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 94
- 238000009792 diffusion process Methods 0.000 claims description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 230000003321 amplification Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B17/00—Details of cameras or camera bodies; Accessories therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、光電変換装置およびそれを含むカメラに関する。
ＣＣＤ型やＣＭＯＳ型の光電変換装置は多くのデジタルスチルカメラやデジタルカムコーダに用いられている。特にＣＭＯＳ型の光電変換装置は消費電力や多機能化の面でＣＣＤ型に対して優位性があり、近年応用範囲が拡大している。
光電変換装置では、光を電気信号に変換する光電変換素子とその上面に配置される絶縁膜との間に両者の中間の屈折率を有する絶縁膜を反射防止膜として形成することにより感度を向上させる手法が適用されている。
また、多画素化に伴う画素の微細化が進行し、光電変換領域にある光電変換素子の寸法や、光電変換領域や周辺回路領域にあるＭＯＳトランジスタの微細化も必要とされる。素子が微細化されるとレイアウト設計上のマージンが小さくなる。したがって、拡散領域やゲート電極に対するコンタクトホールのアライメント精度が低いと、コンタクトホールを形成するためのエッチング時に素子分離領域を突き抜けることがある。この場合、光電変換装置の動作時において、コンタクトプラグが接する拡散領域と該拡散領域が接するウェルとの間に電流が流れうる。
上記問題を解決するために、セルフアラインコンタクトと呼ばれる技術が知られている。この技術は、コンタクトプラグを形成するためのコンタクトホールをエッチングで形成する時に選択比が得られるエッチングストッパ機能を有する絶縁膜を形成しておくことにより、コンタクトホールの突き抜けを防止する技術である。この技術は、微細なコンタクトホールが必要な画素寸法の小さなＣＭＯＳ型の光電変換装置に適用されている。
特許文献１に開示されている光電変換装置では、光電変換素子の上に反射防止膜とは別にエッチングストッパ膜が形成されている。この構成では、反射防止膜とエッチングストッパ膜とが、光電変換素子に蓄積された電荷の転送を制御するゲート電極に積層されるので、光電変素子の上の層構造の厚さが増大し、感度低下およびＦナンバー比例性低下の要因となってしまう。
本発明は、上記の課題認識を契機としてなされたものであり、光電変換装置の層構造の高さを低減することを目的とする。
本発明の１つの側面は、光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタと、を有する画素領域、および、前記画素領域から信号を読み出すための、複数のＭＯＳトランジスタを含んで構成された周辺回路領域を含む光電変換装置であって、前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタのゲート電極および拡散領域が金属シリサイド層を含み、前記光電変換素子ならびに前記転送ＭＯＳトランジスタのゲート電極の第１側面および上面の第１領域を覆うように連続的に配置された第１絶縁膜と、前記フローティングディフュージョンに接続されたコンタクトプラグと、前記フローティングディフュージョンにおける前記コンタクトプラグの周囲ならびに前記ゲート電極の第２側面および前記上面の第２領域を覆うように連続的に配置された部分を有する第２絶縁膜と、前記転送ＭＯＳトランジスタのゲート電極の前記第２領域および前記第２側面ならびに前記フローティングディフュージョンにおける前記コンタクトプラグの周囲を覆い、前記金属シリサイド層を覆わないように、前記第２絶縁膜と前記転送ＭＯＳトランジスタとの間に配置された保護膜と、を含み、前記第１絶縁膜と第２絶縁膜は、前記ゲート電極の前記上面の上で重なり合っていない。
本発明によれば、例えば、光電変換装置の層構造の高さが低減される。
本発明の実施形態の光電変換装置は、画素領域を含み、該画素領域は、光電変換素子と、該光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタとを含む。該画素領域は、典型的には、１次元または２次元に配置された複数の画素を含みうる。各画素は、少なくとも、光電変換素子と、転送ＭＯＳトランジスタとを含みうる。各画素は、更に、フローティングディフュージョンに転送された電荷に応じた信号を読み出すための増幅ＭＯＳトランジスタを含みうる。増幅ＭＯＳトランジスタは、複数の画素で共有されてもよい。各画素は、更に、フローティングディフュージョンの電位をリセットするリセットＭＯＳトランジスタを含みうる。
図１（Ａ）を参照しながら光電変換装置の画素ＰＩＸの構成を例示的に説明する。画素１０１は、少なくとも、光電変換素子１と転送ＭＯＳトランジスタ２とを含む。図１（Ａ）に示す例では、画素１０１は、更に、リセットＭＯＳトランジスタ４と増幅ＭＯＳトランジスタ６とを含む。光電変換素子１は、例えばフォトダイオードであり、入射した光を電荷に変換する。転送ＭＯＳトランジスタ２は、光電変換素子１で発生した電荷をフローティングディフュージョン３に転送する。フローティングディフュージョン３に電荷が転送されることによってフローティングディフュージョン３の電位が変化する。増幅ＭＯＳトランジスタ６のゲート電極は、フローティングディフュージョン３に電気的に接続されていて、増幅ＭＯＳトランジスタ６は、フローティングディフュージョン３の電位変化に応じた信号を信号線７に出力する。
電源（電源ライン）Ｖｄｄ、増幅ＭＯＳトランジスタ６、信号線７、定電流源８により増幅回路としてのソースフォロワ回路が構成されうる。選択ＭＯＳトランジスタ５は、電源ラインＶｄｄと増幅ＭＯＳトランジスタ６との間、または、増幅ＭＯＳトランジスタ６と信号線７との間に配置されて、選択ＭＯＳトランジスタ５がオンすることによって、それが属する画素１０１が選択される。選択ＭＯＳトランジスタ５を省略して、リセットＭＯＳトランジスタ４によってフローティングディフュージョンのリセット電位を制御することによって画素を選択してもよい。
図１（Ｂ）を参照しながら光電変換装置の構成を例示的に説明する。光電変換装置は、少なくとも１つの画素１０１を含む画素領域６０１と、周辺回路領域６０２とを含む。典型的には、画素領域６０１には、複数の画素１０１が配列されうる。周辺回路領域６０２には、画素領域６０１における画素１０１を選択する走査回路６０３、および、選択された画素１０１から出力される信号を処理する処理回路（読出回路）６０４を含みうる。
図２は、第１実施形態の光電変換装置の構成を示す断面図であり、図２（ａ）は画素領域６０１の画素１０１の一部の断面図、図２（ｂ）は周辺回路領域６０２の一部の断面図である。３１は転送ＭＯＳトランジスタ２のゲート電極、３２はリセットＭＯＳトランジスタ４のゲート電極、３０はＭＯＳトランジスタのゲート絶縁膜である。３３は光電変換素子１の１つの半導体領域を構成する第１導電型の半導体領域である。ここで、第１導電型は、信号として取り扱う電荷を多数キャリアとする導電型であり、信号として取り扱う電荷が電子である場合にはＮ型である。逆に、信号として取り扱う電荷が正孔である場合には、第１導電型はＰ型である。
３９はウェルであり、第１導電型とは反対の導電型である第２導電型の半導体領域である。３８は半導体基板である。３５は光電変換素子１の１つの半導体領域を構成する第１導電型の半導体領域３３を埋め込み構造とするための第２導電型の半導体領域である。３は第１導電型の半導体領域３３の中に形成されたフローティングディフュージョンである。３４はリセット電位が与えられる第１導電型の半導体領域であり、リセットＭＯＳトランジスタ４のドレイン（拡散領域）として機能する。
４５は素子分離膜（シリコン酸化膜）である。素子分離法には、例えば、ＬＯＣＯＳ、ＳＴＩ、メサ型などがあり、いずれの素子分離法が採用されてもよい。３６ａはシリコン窒化膜、３７ａはシリコン窒化膜３６ａを覆うシリコン酸化膜である。３６ａ、３７ａの両者で光電変換素子１の表面での反射を低減する効果を有する。ゲート電極３１の第２側面ＳＳ２では、シリコン窒化膜３６ａおよびシリコン酸化膜３７ａは、ゲート電極３１の第２側面ＳＳ２に接するサイドスペーサを構成している。１つの例において、シリコン窒化膜３６ａの膜厚を１５〜８５ｎｍとし、シリコン酸化膜３７ａの膜厚を２５０ｎｍ以下とすることができる。シリコン窒化膜３６ａおよびシリコン酸化膜３７ａで構成される第１絶縁膜１０は、光電変換素子１ならびに転送ＭＯＳトランジスタ２のゲート電極３１の第１側面ＳＳ１およびゲート電極３１の上面の第１領域ＵＳ１を覆うように連続的に配置されている。なお、第１絶縁膜１０は、シリコン窒化膜３６ａおよびシリコン酸化膜３７ａの組み合わせに限定されるものではなく、例えば、単層のシリコン窒化膜で構成されてもよい。
転送ＭＯＳトランジスタ２のソース領域は、光電変換素子１の１つの半導体領域を構成する半導体領域３３と共通である。フローティングディフュージョン３は、転送ＭＯＳトランジスタ２のドレインおよびリセットＭＯＳトランジスタ４のソースでもある。フローティングディフュージョン３は、増幅ＭＯＳトランジスタ６のゲート電極にコンタクトプラグ４１ａ１を介して接続されており、半導体領域３４も不図示のリセット電圧ラインＶＲＥＳにコンタクトプラフ４１ａ２を通して接続されている。
図２（ｂ）には、周辺回路領域６０２の複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタの構成が例示されている。４２は周辺回路領域６０２の１つのＭＯＳトランジスタのゲート電極、４３はソースまたはドレインとなる高不純物濃度の第１導電型の半導体領域（拡散領域）である。４４はＬＤＤ構造を提供するための低不純物濃度の第１導電型の半導体領域であり、半導体領域４３よりも不純物濃度が低い。３６ｂ、３７ｂはそれぞれゲート電極４２の側面に接するサイドスペーサを構成するシリコン窒化膜、シリコン酸化膜である。
３６ａ、３６ｂは、同一の成膜工程で同一材料で成膜され、３７ａ、３７ｂは、同一の成膜工程で同一材料で成膜されうる。この場合において、３６ａ、３６ｂ、３７ａ、３７ｂの材料および厚さは、ＭＯＳトランジスタのゲート電極に接するサイドスペーサの最適寸法と、光電変換素子１上の反射防止効果とを両立させるように決定されうる。ここでは、３６ａ、３６ｂをシリコン窒化膜、３７ａ、３７ｂをシリコン酸化膜としているが、第１絶縁膜１０は、単層のシリコン窒化膜で構成されてもよい。
図２（ａ）に例示される画素領域６０１のリセットＭＯＳトランジスタ４は、周辺回路領域６０２のＭＯＳトランジスタと同様にＬＤＤ構造を有する。図２（ａ）には示されていないが、画素１０１におけるリセットＭＯＳトランジスタ４以外のＭＯＳトランジスタ、例えば、増幅ＭＯＳトランジスタや選択ＭＯＳトランジスタもＬＤＤ構造としてもよい。第１実施形態では、シリコン窒化膜３６ａとシリコン窒化膜３６ｂとは同時に形成されうる。シリコン酸化膜３７ａとシリコン酸化膜３７ｂとは同時に形成されうる。これは、製造コストの低減に有利である。
また、サイドスペーサの形成のためのドライエッチング時に第１絶縁膜１０が光電変換素子１上に存在することで、エッチング時のダメージから光電変換素子１を保護する効果もある。光電変換素子１を保護する目的において、第１絶縁膜１０はパターン形成時にミスアライメントが発生した場合でも光電変換素子１上に形成されるように設計されることが望ましい。そのために、第１絶縁膜１０は、転送ＭＯＳトランジスタ２のゲート電極３１の上の一部分（第１領域）に乗り上げるように第１側面ＳＳ１および第１領域ＵＳ１を覆う。
光電変換素子１の上の第１絶縁膜１０（３６ａ、３７ａ）は、周辺回路領域６０２のＭＯＳトランジスタおよび画素１０１のリセットＭＯＳトランジスタ４の拡散領域（高不純物濃度領域）４３、３４をイオン注入によって形成する際のマスクとして使用されうる。
１１は、コンタクトプラグ４１ａ１、４１ａ２、４１ｂを形成するためのコンタクトホールを層間絶縁膜４０に形成するための異方性ドライエッチングの際にエッチングストッパとして機能する第２絶縁膜である。第２絶縁膜１１は、例えばシリコン窒化膜でありうる。コンタクトプラグを形成するためのコンタクトホールのレジストパターンがミスアライメントにより素子分離膜４５の領域内に入ることがありうる。しかし、層間絶縁膜４０に対して高選択比を有する第２絶縁膜１１が存在することにより、コンタクトホール（コンタクトプラグ）の底部が素子分離膜４５の底面や側面のウェル３９に接触することがない。したがって、動作時にＭＯＳトランジスタの拡散領域（ソースまたはドレイン）とウェル３９と間で電流が流れることを抑制することができる。この効果は特許文献１にも記載されている通りである。同様に、ゲート電極へ接続するように設計されているコンタクトプラグを形成するためのコンタクトホールのミスアライメントによる突き抜けも抑制することができる。以上より、第２絶縁膜１１により、コンタクトプラグと拡散層、あるいはコンタクトプラグとゲート電極とのカバーマージンを小さくしたレイアウトが可能となり、微細な画素構造を実現することができる。
第１絶縁膜１０は、転送ＭＯＳトランジスタ２のゲート電極３１の上面の第２領域ＵＳ２の上には配置されない。また、第２絶縁膜１１は、フローティングディフュージョン３におけるコンタクトプラグ４１ａ１の周囲ならびにゲート電極３１の第２側面ＳＳ２および第２領域ＵＳ２を覆うように連続的に配置されている一方で第１領域ＵＳ１の上には配置されていない。つまり、第１絶縁膜１０および第２絶縁膜１１は、転送ＭＯＳトランジスタ２のゲート電極３１の上では重なり合っていない。換言すれば、転送ＭＯＳトランジスタ２のゲート電極３１上の第１の絶縁膜１０の上面は、コンタクトプラグが形成される層間絶縁膜４０と接する構造となっている。このような構造によれば、ゲート電極３１上で第１の絶縁膜１０と第２の絶縁膜１１とが重なる構成に比べて、光電変換装置の段差が低減できることから、感度やＦナンバー比例性を向上させることができる。
第２絶縁膜１１の上には層間絶縁膜４０が形成されている。層間絶縁膜４０は、例えば、ＮＳＧ膜、ＢＰＳＧ膜またはＨＤＰ−ＳｉＯ膜でありうるが、他の膜であってもよい。層間絶縁膜４０は、ＣＭＰプロセスなどの平坦化手法を用いてその表面が平坦化される。ＣＭＰプロセスにおける研磨量（ＣＭＰプロセスによる膜厚の減少量）は、ＣＭＰプロセスの前の状態における層間絶縁膜４０の表面の段差に依存する。段差が大きくなるほど研磨量が大きくなる。研磨量が大きくなると、それに応じて研磨量の面内ばらつきが大きくなる。ＣＭＰプロセス後の層間絶縁膜４０の厚さは、研磨量の面内ばらつきを考慮して、安定に管理するために十分な厚さに設定される。よって、ＣＭＰプロセスの直前における段差が小さいほど、ＣＭＰプロセス後における層間絶縁膜４０を薄くすることができる。画素１０１内では、光電変換素子１が配置された領域よりも、転送ＭＯＳトランジスタ２などのＭＯＳトランジスタのゲート電極が配置された領域の方が、ゲート電極の厚さ分だけウェル３９或いは半導体基板の表面からの高さが大きくなる。そこで、ＭＯＳトランジスタ、特に転送ＭＯＳトランジスタ２のゲート電極３１の上で第１絶縁膜１０と第２絶縁膜１１とが重なり合わない構造とすることで、層間絶縁膜４０を薄くすることができる。これによって、感度やＦナンバー比例性を向上させることができる。前述したように、反射防止膜としての第１絶縁膜１０は、光電変換素子１に必然的に隣接するＭＯＳトランジスタである転送ＭＯＳトランジスタ２のゲート電極３１の一部分（第１領域ＵＳ１）に乗り上げることが望ましい。また、転送ＭＯＳトランジスタ２は、コンタクトプラグ４１ａ１が接続されるフローティングディフュージョン３を１つの主電極（拡散領域）として構成される。そして、エッチングストッパとして機能する第２絶縁膜１１は、フローティングディフュージョン３におけるコンタクトプラグ４１ａ１の周囲ならびにゲート電極３１の第２側面ＳＳ２および第２領域ＵＳ２を覆うように連続的に配置されている。つまり、ゲート電極３１の上には第１絶縁膜１０と第２絶縁膜１１との双方が乗り上げるが、ゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わない。これは、層間絶縁膜４０の厚さの低減、つまり光電変換素子１の上の構造体の厚さの低減に有利である。
この実施形態では、平坦化の手法としてＣＭＰを例示したが、他の平坦化手法を採用しても同様の効果が得られる。さらに、図示されていないが、ゲート電極３１が素子分離膜４５の上に乗り上げている箇所が存在し、その上部に第１絶縁膜１０が存在する場合には、さらに大きな効果が期待できるが、本発明はそのような構成に限定されるものではない。
なお、図２では、配線層、カラーフィルター、マイクロレンズなどの構造が省略されているが、光電変換装置が配線層を備えることは当然であるし、カラーフィルターおよび／またはマイクロレンズを備えてもよい。
図３は、第２実施形態の光電変換装置の構成を示す断面であり、図３（ａ）は画素領域６０１の画素１０１の一部の断面図、図３（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１実施形態に従いうる。第２実施形態では、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合っていない構成に加えて、光電変換素子１の上においても第１絶縁膜１０と第２絶縁膜１１とが重なり合っていない。一例において、第１絶縁膜１０は、シリコン窒化膜３６ａとシリコン酸化膜３７ａとの積層構造で構成され、第２絶縁膜１１は、単層のシリコン窒化膜で構成されうる。光電変換素子１の反射防止効果を考慮する際に、第２絶縁膜１１とシリコン酸化膜３７ａとが異なる屈折率を有する場合、第２絶縁膜１１とシリコン酸化膜３７ａとの界面における反射率が上昇してしまい、反射防止効果が低減する。第２実施形態では、光電変換素子１の第２絶縁膜１１を形成しない構成により、反射防止効果の低下を抑制することができる。
図４は、第３実施形態の光電変換装置の構成を示す断面であり、図４（ａ）は画素領域６０１の画素１０１の一部の断面図、図４（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１又は第２実施形態に従いうる。第３実施形態では、画素１０１を含む画素領域６０１に配されたＭＯＳトランジスタの拡散領域（具体的には、フローティングディフュージョン３、リセットＭＯＳトランジスタ４の拡散領域（半導体領域３４）、および、他のＭＯＳトランジスタの拡散領域。）は、周辺回路領域６０２に配置されたＬＤＤ構造のＭＯＳトランジスタの拡散領域４３の不純物濃度よりも低い構造に形成されている。この構造により、画素１０１を含む画素領域６０１に配置されたＭＯＳトランジスタ２、４、５、６のホットキャリアによる特性劣化の抑制、周辺回路領域６０２に配置されたＭＯＳトランジスタの駆動能力の向上を両立することができる。
第３実施形態では、画素１０１を含む画素領域６０１では、コンタクトプラグ（第１コンタクトプラグ）４１ａ１、４１ａ２などのコンタクトプラグを除く領域がシリコン窒素膜３６ａで覆われている。画素領域６０１では、シリコン窒化膜３６ａは、セルフアラインコンタクトのエッチングストッパとして機能する。画素領域６０１では、第２絶縁膜１１は、第１絶縁膜１０の上に配置されて、コンタクトプラグ４１ａ２などのコンタクトプラグが素子分離膜４５の領域に形成されることを防止するために使用されうる。
周辺回路領域６０２に配置された複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタは、ＬＤＤ構造を有する。周辺回路領域６０２では、ＭＯＳトランジスタのゲート電極４２の側面に接するサイドスペーサの一部としてシリコン窒化膜３６ｂが残存しているが、シリコン窒化膜３６ｂは、コンタクトプラグ（第２コンタクトプラグ）４１ｂからは離隔している。コンタクトプラグ４１ｂは、セルフアラインコンタクト技術により形成されうる。即ち、コンタクトプラグ４１ｂを形成するためのコンタクトホールのエッチング時に、シリコン窒化膜３６ｂおよびシリコン酸化膜３７ｂからなるサイドスペーサを覆う第２絶縁膜１１がエッチングストッパとして利用されうる。光電変換素子１が配置された領域における第１絶縁膜１０の上には、反射防止の効果が高まる場合には、第２絶縁膜１１が配置されうる。
第３実施形態においても、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わないように第１絶縁膜１０および第２絶縁膜１１が配置され、感度やＦナンバー比例性の向上が図られている。
図５は、第４実施形態の光電変換装置の構成を示す断面であり、図５（ａ）は画素領域６０１の画素１０１の一部の断面図、図５（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１乃至第３実施形態に従いうる。第４実施形態では、周辺回路領域６０２の複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタ（高速化が要求されるＭＯＳトランジスタ）のゲート電極４２、拡散領域４３が金属シリサイド層４２ａ、４３ａをそれぞれ含むサリサイド構造を有する。金属シリサイド層４２ａ、４３ａは、高融点金属のシリコン化合物で構成される。画素領域６０１でサリサイド構造を使用すると光電変換素子１のリーク電流を増大させ、白キズや暗電流の原因となってしまう可能性があるので、画素領域６０１ではサリサイド構造が採用されていない。
金属シリサイド層４２ａ、４３ａは、例えば、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド又はプラチナシリサイドを含みうる。シリサイド層を形成すべきではない領域には、シリサイド化を防止する保護膜１２が形成される。第１絶縁膜１０が形成されている領域では、金属シリサイド層の形成が抑制されるので、保護膜１２を形成する必要はない。そこで、保護膜１２は、転送ＭＯＳトランジスタ２のゲート電極３１の上面の第２領域ＵＳ２および第２側面ＳＳ２ならびに拡散領域（例えば、フローティングディフュージョン３、半導体領域３４）におけるコンタクトプラグの周囲を覆うように形成されうる。ここで、画素領域１０１において、第１絶縁膜１０と保護膜１２が共に存在しない領域があるとシリサイド層が形成されうるので、第１絶縁膜１０とシリサイド保護膜１２とが重なりあることが好ましい。
第４実施形態においても、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わないように第１絶縁膜１０および第２絶縁膜１１が配置され、感度やＦナンバー比例性の向上が図られている。
第４実施形態では、反射防止効果を有する第１絶縁膜１０がシリコン窒化膜３６ａとシリコン酸化膜３７ｂとの積層構造で構成されているが、例えば、単層のシリコン窒化膜で構成されてもよい。例えば、単層のシリコン窒化膜３６ａで第１絶縁膜１０を形成し、そのシリコン窒化膜３６ａをシリサイド化の保護膜として兼用する場合、金属シリサイド層の形成時にシリコン窒化膜３６ａの厚さがエッチング等により減少しうる。この減少量を制御して、第２絶縁膜１１もシリコン窒化膜で構成し、シリコン窒化膜３６ａと第２絶縁膜（この場合、シリコン窒化膜）１１の積層構造によって反射防止膜を構成してもよい。
以下、上記の各実施形態に係る光電変換装置の応用例として、該光電変換装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る光電変換装置と、該光電変換装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
Claims (13)
- 光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタと、を有する画素領域、および、前記画素領域から信号を読み出すための、複数のＭＯＳトランジスタを含んで構成された周辺回路領域を含む光電変換装置であって、
前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタのゲート電極および拡散領域が金属シリサイド層を含み、
前記光電変換装置は、
前記光電変換素子ならびに前記転送ＭＯＳトランジスタのゲート電極の第１側面および上面の第１領域を覆うように連続的に配置された第１絶縁膜と、
前記フローティングディフュージョンに接続されたコンタクトプラグと、
前記フローティングディフュージョンにおける前記コンタクトプラグの周囲ならびに前記ゲート電極の第２側面および前記上面の第２領域を覆うように連続的に配置された部分を有する第２絶縁膜と、
前記転送ＭＯＳトランジスタのゲート電極の前記第２領域および前記第２側面ならびに前記フローティングディフュージョンにおける前記コンタクトプラグの周囲を覆い、前記金属シリサイド層を覆わないように、前記第２絶縁膜と前記転送ＭＯＳトランジスタとの間に配置された保護膜と、を含み、
前記第１絶縁膜と第２絶縁膜は、前記ゲート電極の前記上面の上で重なり合っていない、
ことを特徴とする光電変換装置。 - 前記ゲート電極の前記第２側面に接するサイドスペーサを更に備え、前記第１絶縁膜は、前記サイドスペーサと同一の材料で構成されている、
ことを特徴とする請求項１に記載の光電変換装置。 - 前記保護膜は前記ゲート電極の前記上面における前記第１絶縁膜でも前記第２絶縁膜でも覆われていない領域を覆う、ことを特徴とする請求項１又は２に記載の光電変換装置。
- 前記保護膜は前記第１領域を覆うように前記第１絶縁膜に重なっており、前記第１絶縁膜は前記第１領域と前記保護膜との間に位置する部分を含む
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。 - 前記第２絶縁膜と同一の材料で構成されている膜が、前記金属シリサイド層を覆う、ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
- 前記第２絶縁膜は、前記光電変換素子が配置された領域における前記第１絶縁膜の上には配置されていない、
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。 - 前記金属シリサイド層は、ニッケルシリサイド、コバルトシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド又はプラチナシリサイドを含むことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
- 前記保護膜は、前記金属シリサイド層の形成工程において前記第２領域および前記フローティングディフュージョンの表面がシリサイド化されることを防止する、
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。 - 光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタと、前記フローティングディフュージョンの電位をリセットするリセットＭＯＳトランジスタとを有する画素領域、および、複数のＭＯＳトランジスタを含んで構成され前記画素領域から信号を読み出す周辺回路領域を含む光電変換装置であって、
前記フローティングディフュージョン、前記光電変換素子、前記リセットＭＯＳトランジスタのゲート電極の上面および前記転送ＭＯＳトランジスタのゲート電極の上面を覆う第１絶縁膜と、
前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタを覆う第２絶縁膜と、
前記第１絶縁膜のコンタクトホールに配置され、前記フローティングディフュージョンに接続されたコンタクトプラグと、
前記第１絶縁膜のコンタクトホールに配置され、前記リセットＭＯＳトランジスタの半導体領域に接続されたコンタクトプラグと、
前記第２絶縁膜のコンタクトホールに配置され、前記少なくとも１つのＭＯＳトランジスタの拡散領域に接続されたコンタクトプラグと、
を備え、
前記転送ＭＯＳトランジスタの前記ゲート電極の上面の上、および、前記リセットＭＯＳトランジスタの前記ゲート電極の上面の上には前記第２絶縁膜が配置されていない、
ことを特徴とする光電変換装置。 - 前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタのゲート電極の側面に接するサイドスペーサを更に備え、前記サイドスペーサは、前記第１絶縁膜と同一の材料で構成されている、
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。 - 前記第２絶縁膜と同一の材料で構成された膜が、前記光電変換素子が配置された領域における前記第１絶縁膜の上にも配置されている、
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。 - 前記第１絶縁膜は、シリコン窒化膜の単層膜またはシリコン窒化膜とシリコン酸化膜との積層構造で構成され、前記第２絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。 - 請求項１乃至１２のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010114706A JP5717357B2 (ja) | 2010-05-18 | 2010-05-18 | 光電変換装置およびカメラ |
| US13/091,535 US8730361B2 (en) | 2010-05-18 | 2011-04-21 | Photoelectric conversion device and camera with gate-electrode covering film |
| CN201110123535.4A CN102254921B (zh) | 2010-05-18 | 2011-05-13 | 光电转换装置和照相机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010114706A JP5717357B2 (ja) | 2010-05-18 | 2010-05-18 | 光電変換装置およびカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011243747A JP2011243747A (ja) | 2011-12-01 |
| JP5717357B2 true JP5717357B2 (ja) | 2015-05-13 |
Family
ID=44972232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010114706A Active JP5717357B2 (ja) | 2010-05-18 | 2010-05-18 | 光電変換装置およびカメラ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8730361B2 (ja) |
| JP (1) | JP5717357B2 (ja) |
| CN (1) | CN102254921B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5564874B2 (ja) * | 2009-09-25 | 2014-08-06 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| JP2013093553A (ja) | 2011-10-04 | 2013-05-16 | Canon Inc | 光電変換装置及びその製造方法、並びに光電変換システム |
| JP5955005B2 (ja) * | 2012-01-31 | 2016-07-20 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| JP5991739B2 (ja) * | 2012-06-15 | 2016-09-14 | キヤノン株式会社 | 固体撮像装置およびその製造方法、ならびにカメラ |
| JP6055270B2 (ja) | 2012-10-26 | 2016-12-27 | キヤノン株式会社 | 固体撮像装置、その製造方法、およびカメラ |
| US9287308B2 (en) * | 2013-04-08 | 2016-03-15 | Omnivision Technologies, Inc. | Image sensor having metal contact coupled through a contact etch stop layer with an isolation region |
| JP2015109342A (ja) | 2013-12-04 | 2015-06-11 | キヤノン株式会社 | 撮像装置の製造方法 |
| JP6274567B2 (ja) | 2014-03-14 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US9608033B2 (en) * | 2014-05-12 | 2017-03-28 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera |
| JP6362093B2 (ja) * | 2014-06-13 | 2018-07-25 | キヤノン株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
| JP2016046420A (ja) * | 2014-08-25 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6362527B2 (ja) * | 2014-12-05 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9935140B2 (en) | 2015-05-19 | 2018-04-03 | Canon Kabushiki Kaisha | Solid state imaging device, manufacturing method of solid state imaging device, and imaging system |
| JPWO2020262643A1 (ja) * | 2019-06-26 | 2020-12-30 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2318473B (en) | 1996-10-17 | 2000-11-29 | Sony Corp | Solid state imaging device,signal processing method and camera |
| US6713234B2 (en) * | 1999-02-18 | 2004-03-30 | Micron Technology, Inc. | Fabrication of semiconductor devices using anti-reflective coatings |
| JP2002083949A (ja) * | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| IL156497A (en) * | 2002-06-20 | 2007-08-19 | Samsung Electronics Co Ltd | Image sensor and method of fabricating the same |
| JP3795846B2 (ja) * | 2002-08-29 | 2006-07-12 | 富士通株式会社 | 半導体装置 |
| JP2004165236A (ja) | 2002-11-11 | 2004-06-10 | Sony Corp | 固体撮像装置の製造方法 |
| JP2004228425A (ja) | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | Ｃｍｏｓイメージセンサの製造方法 |
| JP4379230B2 (ja) | 2004-07-07 | 2009-12-09 | ソニー株式会社 | 固体撮像素子装置及び信号処理方法 |
| US20060071290A1 (en) * | 2004-09-27 | 2006-04-06 | Rhodes Howard E | Photogate stack with nitride insulating cap over conductive layer |
| JP4340248B2 (ja) | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| US8013409B2 (en) | 2005-09-27 | 2011-09-06 | Canon Kabushiki Kaisha | Photoelectric conversion device and fabrication method therefor |
| JP2007165864A (ja) * | 2005-11-15 | 2007-06-28 | Canon Inc | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| US20070108546A1 (en) * | 2005-11-15 | 2007-05-17 | Canon Kabushiki Kaisha | Photoelectric converter and imaging system including the same |
| JP4777772B2 (ja) | 2005-12-28 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体撮像装置 |
| US7492048B2 (en) | 2006-01-10 | 2009-02-17 | International Business Machines Corporation | CMOS sensors having charge pushing regions |
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| US20080258188A1 (en) * | 2007-04-23 | 2008-10-23 | United Microelectronics Corp. | Metal oxide semiconductor device and method of fabricating the same |
| JP5095287B2 (ja) | 2007-07-18 | 2012-12-12 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| JP5493382B2 (ja) * | 2008-08-01 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| JP5441382B2 (ja) * | 2008-09-30 | 2014-03-12 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法 |
| JP5478871B2 (ja) * | 2008-10-17 | 2014-04-23 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| JP5406537B2 (ja) | 2009-01-13 | 2014-02-05 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| JP5538922B2 (ja) * | 2009-02-06 | 2014-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
-
2010
- 2010-05-18 JP JP2010114706A patent/JP5717357B2/ja active Active
-
2011
- 2011-04-21 US US13/091,535 patent/US8730361B2/en active Active
- 2011-05-13 CN CN201110123535.4A patent/CN102254921B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110285892A1 (en) | 2011-11-24 |
| CN102254921B (zh) | 2014-07-02 |
| JP2011243747A (ja) | 2011-12-01 |
| CN102254921A (zh) | 2011-11-23 |
| US8730361B2 (en) | 2014-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5717357B2 (ja) | 光電変換装置およびカメラ | |
| US9437635B2 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| USRE46123E1 (en) | Solid-state image sensor and method of manufacturing the same | |
| JP5501379B2 (ja) | 固体撮像装置および撮像システム | |
| JP5489705B2 (ja) | 固体撮像装置および撮像システム | |
| JP5553693B2 (ja) | 固体撮像装置及び撮像システム | |
| JP5693060B2 (ja) | 固体撮像装置、及び撮像システム | |
| US20130112849A1 (en) | Solid-state image pickup device | |
| US8298851B2 (en) | Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus | |
| JP5991739B2 (ja) | 固体撮像装置およびその製造方法、ならびにカメラ | |
| US9030587B2 (en) | Solid-state image sensor with light-guiding portion | |
| US7859072B2 (en) | Image sensor and method for manufacturing the same | |
| US20200035740A1 (en) | Method of manufacturing solid-state image sensor, solid-state image sensor, and camera | |
| JP2014123771A (ja) | 固体撮像装置および撮像システム | |
| US9608033B2 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
| JP6727897B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および撮像システム | |
| JP5704848B2 (ja) | 固体撮像装置およびカメラ | |
| US8389923B2 (en) | Photoelectric conversion device, image sensing system, and method of manufacturing photoelectric conversion device | |
| JP2017103341A (ja) | 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム | |
| JP2018082098A (ja) | 固体撮像装置、撮像システム、及び固体撮像装置の製造方法 | |
| JP2012089654A (ja) | 固体撮像装置 | |
| KR20050106932A (ko) | 이미지센서 및 그 제조방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| JP2014099474A (ja) | 固体撮像装置およびその製造方法ならびにカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150317 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5717357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |