JP2004228425A - Ｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP2004228425A JP2004228425A JP2003016231A JP2003016231A JP2004228425A JP 2004228425 A JP2004228425 A JP 2004228425A JP 2003016231 A JP2003016231 A JP 2003016231A JP 2003016231 A JP2003016231 A JP 2003016231A JP 2004228425 A JP2004228425 A JP 2004228425A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- photodiode
- image sensor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 69
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000010030 laminating Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 80
- 238000009792 diffusion process Methods 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 29
- 229910052782 aluminium Inorganic materials 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000001459 lithography Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】特別な過程を要することなく入射光の透過率を向上させると共に、近赤外線の透過を抑制する反射防止膜をＣＭＯＳイメージセンサのフォトダイオードに形成させる。
【解決手段】フォトダイオード１の表面に反射防止膜を構成する酸化膜２、窒化膜３、酸化膜４、及び窒化膜５とを積層させると共に、酸化膜２と窒化膜３に異方性エッチングを行うことによってＮ型ＭＯＳトランジスタ１６を構成するゲート電極８の両側方にサイドオール２２，２３を形成させた。
【選択図】 図１
【解決手段】フォトダイオード１の表面に反射防止膜を構成する酸化膜２、窒化膜３、酸化膜４、及び窒化膜５とを積層させると共に、酸化膜２と窒化膜３に異方性エッチングを行うことによってＮ型ＭＯＳトランジスタ１６を構成するゲート電極８の両側方にサイドオール２２，２３を形成させた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＭＯＳイメージセンサの製造方法に関するものである。
【０００２】
【従来の技術】
従来のＣＭＯＳイメージセンサは、光を電気信号へ変換するフォトダイオードの表面を全て酸化膜で構成している。入射光は屈折率が約１の空気中から屈折率が約１．４６の酸化膜を透過し、屈折率が約３〜５のシリコンから成るフォトダイオードへ入射する。このように屈折率が低いものから高いものへ光が入射する場合には、その界面で反射が生じフォトダイオードへ入射する光の入射効率が悪化する。屈折率の差が大きい界面ほど反射が生じやすいことから、酸化膜とフォトダイオードのシリコンとの間に中間の屈折率を有する層を形成させ、反射を抑制してフォトダイオードへの光の入射効率を改善している（非特許文献１参照）。
【０００３】
非特許文献１に記載されている多層反射防止膜は、酸化膜、窒化膜、及び酸化膜の三層構造から成り、フォトダイオード上に薄い酸化膜を介して窒化膜を形成し、フォトダイオードへの入射光の透過率を改善している。しかしながら、このような構成ではフォトダイオード上に反射防止膜として窒化膜を形成する過程が必要になり、またこのような反射防止膜では透過特性の波長依存性を制御する点において限界がある。つまり、可視光線帯域の光の透過率を改善するのみで、カラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができない。
【０００４】
また、従来のＣＭＯＳイメージセンサの製造方法として次のような技術が特許文献１に記載されている。Ｐ型ウエル内で低濃度拡散領域となる部分のみを露出させたマスクパターンをフォトリソグラフィにより形成し、リン等のイオン注入によって低濃度Ｎ型不純物をドープして低濃度拡散領域を形成する。そして、フォトダイオード及びシリコン酸化膜で覆われたマスクパターンをフォトリソグラフィにより形成し、イオン注入によってＮ型不純物をゲート電極の両側方にドープさせ、高濃度拡散によるソース領域及びドレイン領域を形成させる。この際、ゲート電極とサイドウォールがマスクとなるので、その直下には低濃度拡散領域が残存し、いわゆるＬＤＤ構造のＭＯＳＦＥＴが形成される。
【０００５】
また、フォトダイオードとＭＯＳＦＥＴの表面を含む領域に、それぞれ酸化膜及び窒化膜から成る絶縁膜を交互に積層して多層反射防止膜を形成させ、この多層反射防止膜上にフォトリソグラフィによって所定のマスクパターンを形成させる。フォトダイオードの受光面となるＰ型拡散層の表面とその周辺領域にのみ多層反射防止膜を残し、その他の多層反射防止膜をエッチングによって除去する。
【０００６】
次に、多層反射防止膜、拡散層、及びゲート電極の表面を含む領域に第一の層間絶縁膜を形成し、拡散層と後述する配線とを電気的に接続するコンタクトホールを所定のエッチングによって開口させ、このコンタクトホールにコンタクトプラグを挿入する。さらに、これらコンタクトプラグと接続するように第一の層間絶縁膜の上に第二の層間絶縁膜を積層した後、フォトダイオードの受光面となる部分を除いた第二の層間絶縁膜の表面に、例えばスパッタリングにより遮光膜を形成し、ＣＭＯＳイメージセンサを製造する。従来のＣＭＯＳイメージセンサは、このようにして製造されている。
【０００７】
【非特許文献１】
Ｈｉｇｈ−Ｓｅｎｓｉｔｉｖｉｔｙ ａｎｄ Ｎｏ−Ｃｒｏｓｓｔａｌｋ Ｐｉｘｅｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｅｍｂｅｄｄｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ．４８ ＮＯ．１０ ＯＣＴＯＢＥＲ ２００１，ｐ．２２２１〜ｐ．２２２７
【特許文献１】
特開２００２−８３９４９公報（第３頁〜第５頁、図１〜図９）
【０００８】
【発明が解決しようとする課題】
従来のＣＭＯＳイメージセンサの製造方法は、以上のように行われているので、フォトダイオード上の反射防止膜用に別途窒化膜を形成する過程が別途必要になると共に、透過特性の波長依存性を制御する点において限界があるという課題があった。即ち、従来のＣＭＯＳイメージセンサの製造方法は、多大な過程が必要になると共に可視光線帯域の光の透過率を改善するのみでカラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができないという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、入射光の透過率を向上させると共に近赤外線の透過を抑制する反射防止膜を特別な過程を要することなくフォトダイオードに形成するＣＭＯＳイメージセンサの製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るＣＭＯＳイメージセンサの製造方法は、反射防止膜を形成させる過程に、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させる過程と、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させる過程と、積層された第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行い、ゲート電極の側方にサイドウォールを形成させる過程とを備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。フォトダイオード１は、Ｎ型拡散層１２とＰ型拡散層１３とを積層して構成され、共通基板１０上に積層されたＰウエル１１上面にＮ型ＭＯＳトランジスタ１６と共に埋設される。酸化膜（第一の絶縁膜）２は、フォトダイオード１の表面を覆うように積層され、窒化膜（第二の絶縁膜）３は酸化膜２に積層され、酸化膜（第一の絶縁膜）４は窒化膜３に積層され、窒化膜（第二の絶縁膜）５は酸化膜４に積層される。コンタクト層間酸化膜（絶縁層）６は、窒化膜５に積層されコンタクトホール７が設けられる。第一層間絶縁層６ａはコンタクト層間酸化膜６の表面に積層され、当該第一層間絶縁層６ａの上面には第一層アルミ膜１９が埋設される。第二層間絶縁層６ｂは第一層絶縁層６ａの表面に積層され、当該第二層間絶縁層６ｂの上面には第二層アルミ膜２０が埋設される。なお、共通基板１０はＮ型、Ｐ型のどちらのシリコン混合物でもかまわない。また、フォトダイオード１の反射防止膜は酸化膜２、窒化膜３、酸化膜４、及び窒化膜５を積層して構成させたものである。
【００１２】
コンタクトホール７は、酸化膜４、窒化膜５、及びコンタクト層間酸化膜６を貫通して形成され、タングステンプラグ（コンタクトプラグ）１８が挿入される。ゲート電極８は、Ｐウエル１１の上面に形成されたゲート酸化膜４０６の上面に積層され、酸化膜４、窒化膜５、コンタクト層間酸化膜６、第一層間絶縁層６ａ、及び第二層間絶縁層６ｂが上方に積層される。フィールド酸化膜９は、Ｐウエル１１上面に形成されたシリコン酸化膜で、Ｐウエル１１上面の各部位に配置される各Ｎ型拡散層または各Ｐ型拡散層の形成に用いられる。ソース・ドレインＮ型拡散層１４は、ゲート電極８及びゲート酸化膜４０６の下方に形成される図示を省略したチャネルドープ層４０２の両側方に配置され、その上層に積層されているゲート電極８及びゲート酸化膜４０６の両側方を挟み込むようにＰウエル１１に埋設される。ＬＤＤ拡散層１５は、ゲート酸化膜４０６と各ソース・ドレインＮ型拡散層１４との間に、かつサイドウォール２２，２３の下方に配置され、ソース・ドレインＮ型拡散層１４に隣接してＰウエル１１に埋設される。Ｎ型ＭＯＳトランジスタ１６は、Ｐウエル１１上面に配置または埋設された、ゲート電極８、ゲート酸化膜４０６、チャネルドープ層４０２、ソース・ドレインＮ型拡散層１４、及びＬＤＤ拡散層１５によって構成される。
【００１３】
スルーホール１７は、第一層間絶縁層６ａ，第二層間絶縁層６ｂをそれぞれ貫通して所定の位置に形成される。タングステンプラグ１８は、スルーホール１７に挿入され、第一層アルミ膜（配線膜）１９と上方に位置する第二層アルミ膜（配線膜）２０とを、また第二層アルミ膜２０と上方に位置する第三層アルミ膜（配線膜）２１とを接続する。また、タングステンプラグ１８は、前述のようにコンタクトホール７に挿入され、各ソース・ドレインＮ型拡散層１４とその上方に位置する第一層アルミ膜１９とを接続する。第一層アルミ膜１９は、コンタクト層間酸化膜６の上面に配線パターンを形成し第一層間絶縁層６ａに埋設される。第二層アルミ膜２０は、第一層間絶縁層６ａの上面に配線パターンを形成し第二層間絶縁層６ｂに埋設される。第三層アルミ膜２１は、第二層間絶縁層６ｂの上面に設けられる。また、第三層アルミ膜２１には入射光を導入してフォトダイオード１へ受光させる開口部２１ａが設けられる。
【００１４】
サイドウォール２２は、酸化膜によって形成されゲート電極８の側方に接して設けられる。サイドウォール２３は、窒化膜にて形成されサイドウォール２２の外壁に接して設けられる。Ｎ型ＭＯＳトランジスタ１６及び当該Ｎ型ＭＯＳトランジスタ１６を構成するゲート電極８の側方に設けられたサイドウォール２２，２３の表面には酸化膜４が積層され、当該酸化膜４には前述のように窒化膜５、コンタクト層間酸化膜６などが上方に積層される。
【００１５】
次に、動作について説明する。
図２〜図７は、実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。図２〜図７は各過程によって製造されるＣＭＯＳイメージセンサの断面を示したもので、過程毎に（１）〜（２２）の番号を付して過程順を表している。図２〜図７に示したＣＭＯＳイメージセンサ断面の各部分には、図１で用いた符号と同じものを付し、その説明を省略する。
【００１６】
図２（１）に示した過程は次のような処理を行う。シリコン混合物から成る共通基板１０の表面に、例えばイオン注入や熱拡散等の方法によってＰ型不純物を導入してＰウエル１１を形成させる。その後、図示を省略したシリコン窒化膜でＰウエル１１上面の所定の領域をマスクし、マスクされていない領域に素子分離に用いるフィールド酸化膜９を形成させる。
【００１７】
図２（２）に示した過程では、Ｐウエル１１表面をマスクしている図示を省略したシリコン窒化膜を除去し、その後、図１に示したＮ型ＭＯＳトランジスタ１６を形成させる領域を露出させてＰウエル１１表面及びフィールド酸化膜９をマスクするマスクパターン４０１をリソグラフィによって形成させる。マスクパターン４０１を形成させたＰウエル１１上面にイオン注入等の方法を用いて、例えばボロンなどのＰ型不純物を注入し、マスクパターン４０１によってマスクされていない、即ちＮ型ＭＯＳトランジスタ１６を形成させる領域にＮ型ＭＯＳトランジスタ１６の閾値を調整するチャネルドープ層４０２を形成させる。
【００１８】
図２（３）に示した過程では、Ｐウエル１１等の表面に形成されたマスクパターン４０１などのシリコン酸化膜をエッチングによって除去し、不要なシリコン酸化膜が除去されたＰウエル１１等の表面に、例えば熱酸化法によってＮ型ＭＯＳトランジスタ１６のゲート酸化膜４０６に成るシリコン酸化膜４０３を形成させる。
【００１９】
図２（４）に示した過程では、Ｎ型ＭＯＳトランジスタ１６のゲート電極８に成るポリシリコン層４０４をシリコン酸化膜４０３の表面に積層させる。次にゲート電極８を形成させる部分を特定するため、ポリシリコン層４０４の表面にリソグラフィによってマスクパターン４０５を形成させる。
【００２０】
図３（５）に示した過程では、マスクパターン４０５でマスクした領域のポリシリコン４０４及びその下層となるシリコン酸化膜４０３が残るようにエッチングを行い、不要な部分のポリシリコン４０４及びシリコン酸化膜４０３を除去する。このエッチング処理によりゲート電極８及びその下層にゲート酸化膜４０６を形成させる。この後エッチング処理によりマスクパターン４０５を除去する。
【００２１】
図３（６）に示した過程では、リソグラフィによってＰウエル１１、フィールド酸化膜９、チャネルドープ層４０２、及びゲート電極８の表面にマスクパターン４０７を形成させ、フォトダイオード１を形成させる領域を露出させてマスクする。この後、マスクパターン４０７によって露出されているＰウエル１１などの表面にリン等のＮ型不純物をイオン注入し、フォトダイオード１の電荷蓄積層を構成するＮ型拡散層１２を形成させる。
【００２２】
図３（７）に示した過程では、Ｎ型拡散層１２を形成させた後、マスクパターン４０７によってマスクした状態で、例えばボロン等のＰ型不純物をイオン注入してフォトダイオード１の表面層を構成するＰ型拡散層１３をＮ型拡散層１２の表面に積層させる。
【００２３】
図３（８）に示した過程では、エッチング処理によってマスクパターン４０７を除去した後、Ｐウエル１１等の表面に低濃度拡散領域を構成させる、例えばＮ型ＭＯＳトランジスタ１６のソース・ドレインと成る部分を露出させたマスクパターン４０８をリソグラフィによって形成させ、リン等の低濃度Ｎ型不純物をイオン注入して低濃度Ｎ型拡散領域であるＬＤＤ拡散層１５をチャネルドープ層４０２に形成させる。
【００２４】
図４（９）に示した過程では、エッチング処理によってマスクパターン４０８を除去した後、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２２に成るシリコンの酸化膜２を形成させる。なお、酸化膜２はＰウエル１１等の表面全体を覆うように積層させる。
【００２５】
図４（１０）に示した過程では、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２３に成るシリコンの窒化膜３を酸化膜２に積層させる。このとき窒化膜３が酸化膜２より充分厚くなるように積層させる。なお、窒化膜３はＰウエル１１等の表面全体を覆うように酸化膜２の上層として積層させる。
【００２６】
図４（１１）に示した過程では、Ｎ型ＭＯＳトランジスタ１６が形成される領域を露出して窒化膜３の表面をマスクするマスクパターン４０９をリソグラフィによって形成させる。
【００２７】
図４（１２）に示した過程では、異方性エッチング処理によって窒化膜３及び酸化膜２のマスクされていない部分を除去し、サイドウォール２２，２３を形成させる。前述のように窒化膜３を酸化膜２に比べて充分厚くなるように積層させたことから、異方性エッチング処理によってシリコン酸化膜のサイドウォール２２の側方、即ち外壁部分を覆うようにシリコン窒化膜のサイドウォール２３を的確に形成することができ、後でコンタクトホール７がゲート電極８側にずれて形成された場合でもＬＤＤ拡散層１５とコンタクトホール７との接触を防ぐことができる。なお、ここまでの過程でフォトダイオード１の表面に一対のシリコン酸化膜とシリコン窒化膜、即ち酸化膜２及び窒化膜３の多層膜が形成され、複数の酸化膜と窒化膜とを交互に積層させた反射防止膜が形成される。
【００２８】
図５（１３）に示した過程では、マスクパターン４０９が形成された窒化膜３の上方からリン、砒素等の高濃度Ｎ型不純物をイオン注入し、マスクパターン４０９によって露出されている部分にソース・ドレインＮ型拡散層１４を形成させる。このとき、サイドウォール２２，２３の直下となる部分には高濃度Ｎ型不純物が拡散されず、低濃度Ｎ型拡散領域としてＬＤＤ拡散層１５が残存するように処理する。
【００２９】
図５（１４）に示した過程では、エッチング処理によりマスクパターン４０９を除去した後、シリコンの酸化膜４を窒化膜３、フィールド酸化膜９、ソース・ドレインＮ型拡散層１４、サイドウォール２２，２３、及びゲート電極８等の表面に積層させる。なお、ソース・ドレインＮ型拡散層１４と第一層アルミ膜１９とを接続するコンタクトホール７、第一層アルミ膜１９と第二層アルミ膜２０とを接続するスルーホール１７、及び第二層アルミ膜２０と第三層アルミ膜２１とを接続するスルーホール１７を形成させる２ステップエッチング処理は既知の技術なので、ここでは詳細な説明を省略する。
【００３０】
図５（１５）に示した過程では、酸化膜４の表面全体にシリコンの窒化膜５を酸化膜４より厚く積層させる。図５（１６）に示した過程では、窒化膜４の表面全体にシリコンのコンタクト層間酸化膜６を積層させる。
【００３１】
図６（１７）に示した過程では、コンタクト層間酸化膜６の表面に、コンタクトホール７を形成させる領域を露出させたマスクパターン４１０をリソグラフィによって形成させる。図６（１８）に示した過程では、シリコン酸化膜とシリコン窒化膜とを的確に選択してエッチングする、即ち選択比の高いドライエッチング処理をマスクパターン４１０によって露出された領域のコンタクト層間酸化膜６に行い、コンタクト層間酸化膜６を貫通して窒化膜５まで達するコンタクトホール７を形成させる。
【００３２】
図６（１９）に示した過程では、シリコン酸化膜とシリコン窒化膜とを明確に選択せずにエッチングする、即ち選択比の低いドライエッチング処理をマスクパターン４１０によって露出された領域、即ち図６（１８）に示した過程でコンタクトホール７が形成された箇所に行い、当該箇所の窒化膜５及び酸化膜４をエッチングしてコンタクトホール７がソース・ドレインＮ型拡散層１４に達するように形成する。このとき、ゲート電極８の両側方に形成されているサイドウォール２３の外壁に沿うようにエッチングを行い、コンタクトホール７がゲート電極８へ接近しないように、またソース・ドレインＮ型拡散層１４以外の部分へ達するようなオーバーエッチングとならないようにする。
【００３３】
図６（１７）から図６（１９）までに示した過程が前述の２ステップエッチング処理に相当する。このように選択比の高いドライエッチングと選択比の低いドライエッチングとを使い分けて処理することにより、コンタクト層間酸化膜６の層厚が異なるゲートコンタクトと拡散コンタクトに対してオーバーエッチングをしてしまうことが防止でき、エッチング処理を制御してコンタクトホール７を的確に形成させることが可能になる。なお、ここまでの過程でフォトダイオード１の表面には、酸化膜２と窒化膜３、及び酸化膜４と窒化膜５の二対の多層膜が積層される。
【００３４】
図７（２０）に示した過程では、エッチング処理によってマスクパターン４１０を除去した後、各コンタクトホール７にタングステンプラグ１８が挿入され、これらタングステンプラグ１８の上端部に接するようにしてコンタクト層間酸化膜６の上面に第一層アルミ膜１９を積層してリソグラフィによって図示を省略したマスクパターンに基づく配線パターンを形成する。
【００３５】
図７（２１）に示した過程では、第一層アルミ膜１９を備えたコンタクト層間酸化膜６の表面に第一層間絶縁層６ａを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第一層間絶縁層６ａの表面に第二層アルミ膜２０を積層させ、当該第二層アルミ膜２０をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づく配線パターンに形成し、第一層アルミ膜１９と第二層アルミ膜２０の所定の部分をスルーホール１７に挿入されたタングステンプラグ１８によって接続する。
【００３６】
図７（２２）に示した過程では、第二層アルミ膜２０を備えた第一層間絶縁層６ａの表面に第二層間絶縁層６ｂを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第二層間絶縁層６ｂの表面に第三層アルミ膜２１を積層させ、当該第三層アルミ膜２１をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づいて形成し、第二層アルミ膜２０と第三層アルミ膜２１の所定の部分をスルーホール１７に挿入したタングステンプラグ１８によって接続する。第三層アルミ膜２１は、フォトダイオード１が入射光を受光できるように所定の部位を開口部２１ａとして開口させ、またそれ以外の部分を覆って遮光するように形成して電源や接地ライン等として用いる。
【００３７】
図８は、酸化膜及び窒化膜の光透過率を示す説明図である。図８（ａ）はフォトダイオード１に積層させる反射防止膜を全て酸化膜によって構成したものについて、図８（ｂ）はフォトダイオード１に積層させる反射防止膜を、例えば１０ｎｍの酸化膜、７０ｎｍの窒化膜、２０ｎｍの酸化膜、５０ｎｍの窒化膜、及び酸化膜からなる多層膜で構成したものについて、入射光の波長（ｎｍ）と透過率Ｔ（％）との関係を示したグラフである。図８（ａ），（ｂ）から分かるように、図８（ａ）に示した全て酸化膜で構成した反射防止膜に比べて、図８（ｂ）に示した多層膜で構成した反射防止膜のほうが可視光線帯域である波長４００ｎｍ〜６５０ｎｍの光の透過率Ｔが良好である。このように多層膜によって反射防止膜を構成すると可視光線の透過率Ｔが高くなり、また近赤外線の透過率を抑制することができ、ＣＭＯＳイメージセンサの受光感度を向上させるとともに近赤外線の透過を抑制することができる。
【００３８】
なお、ここまで説明したＣＭＯＳイメージセンサは、フォトダイオード１に複数の酸化膜及び窒化膜から成る多層膜の反射防止膜を備えたものであるが、一対の酸化膜と窒化膜あるいは酸化膜と窒化膜が同数ではない多層膜の反射防止膜を備えたフォトダイオードと、サイドウォールを備えたＮ型ＭＯＳトランジスタとを備えたＣＭＯＳイメージセンサを、エッチング処理を制御することによって同様に製造することもできる。
【００３９】
以上のように、実施の形態１によれば、サイドウォール２２，２３を異方性エッチングにより形成し、コンタクトホール７を２ステップエッチングにより形成するようにしたので、特別な過程を追加することなくフォトダイオード１の表面に酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜の反射防止膜を形成させることができるという効果がある。
【００４０】
また、酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜によって反射防止膜を形成したので、フォトダイオード１へ入射する近赤外線を抑制することができるという効果がある。
【００４１】
【発明の効果】
以上のように、この発明によれば、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させ、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させ、第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行ってゲート電極の側方にサイドウォールを形成させるようにしたので、特別な過程を要することなく多層膜の反射防止膜を形成させることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。
【図２】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図３】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図４】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図５】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図６】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図７】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図８】酸化膜及び窒化膜の光透過率を示す説明図である。
【符号の説明】
１ フォトダイオード、２ 酸化膜（第一の絶縁膜）、３ 窒化膜（第二の絶縁膜）、４ 酸化膜（第一の絶縁膜）、５ 窒化膜（第二の絶縁膜）、６ コンタクト層間酸化膜（絶縁層）、６ａ 第一層間絶縁層、６ｂ 第二層間絶縁層、７ コンタクトホール、８ ゲート電極、９ フィールド酸化膜、１０ 共通基板、１１ Ｐウエル、１２ Ｎ型拡散層、１３ Ｐ型拡散層、１４ ソース・ドレインＮ型拡散層、１５ ＬＤＤ拡散層、１６ Ｎ型ＭＯＳトランジスタ、１７スルーホール、１８ タングステンプラグ（コンタクトプラグ）、１９ 第一層アルミ膜（配線膜）、２０ 第二層アルミ膜（配線膜）、２１ 第三層アルミ膜（配線膜）、２１ａ 開口部、２２，２３ サイドウォール。
【発明の属する技術分野】
この発明は、ＣＭＯＳイメージセンサの製造方法に関するものである。
【０００２】
【従来の技術】
従来のＣＭＯＳイメージセンサは、光を電気信号へ変換するフォトダイオードの表面を全て酸化膜で構成している。入射光は屈折率が約１の空気中から屈折率が約１．４６の酸化膜を透過し、屈折率が約３〜５のシリコンから成るフォトダイオードへ入射する。このように屈折率が低いものから高いものへ光が入射する場合には、その界面で反射が生じフォトダイオードへ入射する光の入射効率が悪化する。屈折率の差が大きい界面ほど反射が生じやすいことから、酸化膜とフォトダイオードのシリコンとの間に中間の屈折率を有する層を形成させ、反射を抑制してフォトダイオードへの光の入射効率を改善している（非特許文献１参照）。
【０００３】
非特許文献１に記載されている多層反射防止膜は、酸化膜、窒化膜、及び酸化膜の三層構造から成り、フォトダイオード上に薄い酸化膜を介して窒化膜を形成し、フォトダイオードへの入射光の透過率を改善している。しかしながら、このような構成ではフォトダイオード上に反射防止膜として窒化膜を形成する過程が必要になり、またこのような反射防止膜では透過特性の波長依存性を制御する点において限界がある。つまり、可視光線帯域の光の透過率を改善するのみで、カラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができない。
【０００４】
また、従来のＣＭＯＳイメージセンサの製造方法として次のような技術が特許文献１に記載されている。Ｐ型ウエル内で低濃度拡散領域となる部分のみを露出させたマスクパターンをフォトリソグラフィにより形成し、リン等のイオン注入によって低濃度Ｎ型不純物をドープして低濃度拡散領域を形成する。そして、フォトダイオード及びシリコン酸化膜で覆われたマスクパターンをフォトリソグラフィにより形成し、イオン注入によってＮ型不純物をゲート電極の両側方にドープさせ、高濃度拡散によるソース領域及びドレイン領域を形成させる。この際、ゲート電極とサイドウォールがマスクとなるので、その直下には低濃度拡散領域が残存し、いわゆるＬＤＤ構造のＭＯＳＦＥＴが形成される。
【０００５】
また、フォトダイオードとＭＯＳＦＥＴの表面を含む領域に、それぞれ酸化膜及び窒化膜から成る絶縁膜を交互に積層して多層反射防止膜を形成させ、この多層反射防止膜上にフォトリソグラフィによって所定のマスクパターンを形成させる。フォトダイオードの受光面となるＰ型拡散層の表面とその周辺領域にのみ多層反射防止膜を残し、その他の多層反射防止膜をエッチングによって除去する。
【０００６】
次に、多層反射防止膜、拡散層、及びゲート電極の表面を含む領域に第一の層間絶縁膜を形成し、拡散層と後述する配線とを電気的に接続するコンタクトホールを所定のエッチングによって開口させ、このコンタクトホールにコンタクトプラグを挿入する。さらに、これらコンタクトプラグと接続するように第一の層間絶縁膜の上に第二の層間絶縁膜を積層した後、フォトダイオードの受光面となる部分を除いた第二の層間絶縁膜の表面に、例えばスパッタリングにより遮光膜を形成し、ＣＭＯＳイメージセンサを製造する。従来のＣＭＯＳイメージセンサは、このようにして製造されている。
【０００７】
【非特許文献１】
Ｈｉｇｈ−Ｓｅｎｓｉｔｉｖｉｔｙ ａｎｄ Ｎｏ−Ｃｒｏｓｓｔａｌｋ Ｐｉｘｅｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｅｍｂｅｄｄｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ．４８ ＮＯ．１０ ＯＣＴＯＢＥＲ ２００１，ｐ．２２２１〜ｐ．２２２７
【特許文献１】
特開２００２−８３９４９公報（第３頁〜第５頁、図１〜図９）
【０００８】
【発明が解決しようとする課題】
従来のＣＭＯＳイメージセンサの製造方法は、以上のように行われているので、フォトダイオード上の反射防止膜用に別途窒化膜を形成する過程が別途必要になると共に、透過特性の波長依存性を制御する点において限界があるという課題があった。即ち、従来のＣＭＯＳイメージセンサの製造方法は、多大な過程が必要になると共に可視光線帯域の光の透過率を改善するのみでカラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができないという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、入射光の透過率を向上させると共に近赤外線の透過を抑制する反射防止膜を特別な過程を要することなくフォトダイオードに形成するＣＭＯＳイメージセンサの製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るＣＭＯＳイメージセンサの製造方法は、反射防止膜を形成させる過程に、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させる過程と、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させる過程と、積層された第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行い、ゲート電極の側方にサイドウォールを形成させる過程とを備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。フォトダイオード１は、Ｎ型拡散層１２とＰ型拡散層１３とを積層して構成され、共通基板１０上に積層されたＰウエル１１上面にＮ型ＭＯＳトランジスタ１６と共に埋設される。酸化膜（第一の絶縁膜）２は、フォトダイオード１の表面を覆うように積層され、窒化膜（第二の絶縁膜）３は酸化膜２に積層され、酸化膜（第一の絶縁膜）４は窒化膜３に積層され、窒化膜（第二の絶縁膜）５は酸化膜４に積層される。コンタクト層間酸化膜（絶縁層）６は、窒化膜５に積層されコンタクトホール７が設けられる。第一層間絶縁層６ａはコンタクト層間酸化膜６の表面に積層され、当該第一層間絶縁層６ａの上面には第一層アルミ膜１９が埋設される。第二層間絶縁層６ｂは第一層絶縁層６ａの表面に積層され、当該第二層間絶縁層６ｂの上面には第二層アルミ膜２０が埋設される。なお、共通基板１０はＮ型、Ｐ型のどちらのシリコン混合物でもかまわない。また、フォトダイオード１の反射防止膜は酸化膜２、窒化膜３、酸化膜４、及び窒化膜５を積層して構成させたものである。
【００１２】
コンタクトホール７は、酸化膜４、窒化膜５、及びコンタクト層間酸化膜６を貫通して形成され、タングステンプラグ（コンタクトプラグ）１８が挿入される。ゲート電極８は、Ｐウエル１１の上面に形成されたゲート酸化膜４０６の上面に積層され、酸化膜４、窒化膜５、コンタクト層間酸化膜６、第一層間絶縁層６ａ、及び第二層間絶縁層６ｂが上方に積層される。フィールド酸化膜９は、Ｐウエル１１上面に形成されたシリコン酸化膜で、Ｐウエル１１上面の各部位に配置される各Ｎ型拡散層または各Ｐ型拡散層の形成に用いられる。ソース・ドレインＮ型拡散層１４は、ゲート電極８及びゲート酸化膜４０６の下方に形成される図示を省略したチャネルドープ層４０２の両側方に配置され、その上層に積層されているゲート電極８及びゲート酸化膜４０６の両側方を挟み込むようにＰウエル１１に埋設される。ＬＤＤ拡散層１５は、ゲート酸化膜４０６と各ソース・ドレインＮ型拡散層１４との間に、かつサイドウォール２２，２３の下方に配置され、ソース・ドレインＮ型拡散層１４に隣接してＰウエル１１に埋設される。Ｎ型ＭＯＳトランジスタ１６は、Ｐウエル１１上面に配置または埋設された、ゲート電極８、ゲート酸化膜４０６、チャネルドープ層４０２、ソース・ドレインＮ型拡散層１４、及びＬＤＤ拡散層１５によって構成される。
【００１３】
スルーホール１７は、第一層間絶縁層６ａ，第二層間絶縁層６ｂをそれぞれ貫通して所定の位置に形成される。タングステンプラグ１８は、スルーホール１７に挿入され、第一層アルミ膜（配線膜）１９と上方に位置する第二層アルミ膜（配線膜）２０とを、また第二層アルミ膜２０と上方に位置する第三層アルミ膜（配線膜）２１とを接続する。また、タングステンプラグ１８は、前述のようにコンタクトホール７に挿入され、各ソース・ドレインＮ型拡散層１４とその上方に位置する第一層アルミ膜１９とを接続する。第一層アルミ膜１９は、コンタクト層間酸化膜６の上面に配線パターンを形成し第一層間絶縁層６ａに埋設される。第二層アルミ膜２０は、第一層間絶縁層６ａの上面に配線パターンを形成し第二層間絶縁層６ｂに埋設される。第三層アルミ膜２１は、第二層間絶縁層６ｂの上面に設けられる。また、第三層アルミ膜２１には入射光を導入してフォトダイオード１へ受光させる開口部２１ａが設けられる。
【００１４】
サイドウォール２２は、酸化膜によって形成されゲート電極８の側方に接して設けられる。サイドウォール２３は、窒化膜にて形成されサイドウォール２２の外壁に接して設けられる。Ｎ型ＭＯＳトランジスタ１６及び当該Ｎ型ＭＯＳトランジスタ１６を構成するゲート電極８の側方に設けられたサイドウォール２２，２３の表面には酸化膜４が積層され、当該酸化膜４には前述のように窒化膜５、コンタクト層間酸化膜６などが上方に積層される。
【００１５】
次に、動作について説明する。
図２〜図７は、実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。図２〜図７は各過程によって製造されるＣＭＯＳイメージセンサの断面を示したもので、過程毎に（１）〜（２２）の番号を付して過程順を表している。図２〜図７に示したＣＭＯＳイメージセンサ断面の各部分には、図１で用いた符号と同じものを付し、その説明を省略する。
【００１６】
図２（１）に示した過程は次のような処理を行う。シリコン混合物から成る共通基板１０の表面に、例えばイオン注入や熱拡散等の方法によってＰ型不純物を導入してＰウエル１１を形成させる。その後、図示を省略したシリコン窒化膜でＰウエル１１上面の所定の領域をマスクし、マスクされていない領域に素子分離に用いるフィールド酸化膜９を形成させる。
【００１７】
図２（２）に示した過程では、Ｐウエル１１表面をマスクしている図示を省略したシリコン窒化膜を除去し、その後、図１に示したＮ型ＭＯＳトランジスタ１６を形成させる領域を露出させてＰウエル１１表面及びフィールド酸化膜９をマスクするマスクパターン４０１をリソグラフィによって形成させる。マスクパターン４０１を形成させたＰウエル１１上面にイオン注入等の方法を用いて、例えばボロンなどのＰ型不純物を注入し、マスクパターン４０１によってマスクされていない、即ちＮ型ＭＯＳトランジスタ１６を形成させる領域にＮ型ＭＯＳトランジスタ１６の閾値を調整するチャネルドープ層４０２を形成させる。
【００１８】
図２（３）に示した過程では、Ｐウエル１１等の表面に形成されたマスクパターン４０１などのシリコン酸化膜をエッチングによって除去し、不要なシリコン酸化膜が除去されたＰウエル１１等の表面に、例えば熱酸化法によってＮ型ＭＯＳトランジスタ１６のゲート酸化膜４０６に成るシリコン酸化膜４０３を形成させる。
【００１９】
図２（４）に示した過程では、Ｎ型ＭＯＳトランジスタ１６のゲート電極８に成るポリシリコン層４０４をシリコン酸化膜４０３の表面に積層させる。次にゲート電極８を形成させる部分を特定するため、ポリシリコン層４０４の表面にリソグラフィによってマスクパターン４０５を形成させる。
【００２０】
図３（５）に示した過程では、マスクパターン４０５でマスクした領域のポリシリコン４０４及びその下層となるシリコン酸化膜４０３が残るようにエッチングを行い、不要な部分のポリシリコン４０４及びシリコン酸化膜４０３を除去する。このエッチング処理によりゲート電極８及びその下層にゲート酸化膜４０６を形成させる。この後エッチング処理によりマスクパターン４０５を除去する。
【００２１】
図３（６）に示した過程では、リソグラフィによってＰウエル１１、フィールド酸化膜９、チャネルドープ層４０２、及びゲート電極８の表面にマスクパターン４０７を形成させ、フォトダイオード１を形成させる領域を露出させてマスクする。この後、マスクパターン４０７によって露出されているＰウエル１１などの表面にリン等のＮ型不純物をイオン注入し、フォトダイオード１の電荷蓄積層を構成するＮ型拡散層１２を形成させる。
【００２２】
図３（７）に示した過程では、Ｎ型拡散層１２を形成させた後、マスクパターン４０７によってマスクした状態で、例えばボロン等のＰ型不純物をイオン注入してフォトダイオード１の表面層を構成するＰ型拡散層１３をＮ型拡散層１２の表面に積層させる。
【００２３】
図３（８）に示した過程では、エッチング処理によってマスクパターン４０７を除去した後、Ｐウエル１１等の表面に低濃度拡散領域を構成させる、例えばＮ型ＭＯＳトランジスタ１６のソース・ドレインと成る部分を露出させたマスクパターン４０８をリソグラフィによって形成させ、リン等の低濃度Ｎ型不純物をイオン注入して低濃度Ｎ型拡散領域であるＬＤＤ拡散層１５をチャネルドープ層４０２に形成させる。
【００２４】
図４（９）に示した過程では、エッチング処理によってマスクパターン４０８を除去した後、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２２に成るシリコンの酸化膜２を形成させる。なお、酸化膜２はＰウエル１１等の表面全体を覆うように積層させる。
【００２５】
図４（１０）に示した過程では、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２３に成るシリコンの窒化膜３を酸化膜２に積層させる。このとき窒化膜３が酸化膜２より充分厚くなるように積層させる。なお、窒化膜３はＰウエル１１等の表面全体を覆うように酸化膜２の上層として積層させる。
【００２６】
図４（１１）に示した過程では、Ｎ型ＭＯＳトランジスタ１６が形成される領域を露出して窒化膜３の表面をマスクするマスクパターン４０９をリソグラフィによって形成させる。
【００２７】
図４（１２）に示した過程では、異方性エッチング処理によって窒化膜３及び酸化膜２のマスクされていない部分を除去し、サイドウォール２２，２３を形成させる。前述のように窒化膜３を酸化膜２に比べて充分厚くなるように積層させたことから、異方性エッチング処理によってシリコン酸化膜のサイドウォール２２の側方、即ち外壁部分を覆うようにシリコン窒化膜のサイドウォール２３を的確に形成することができ、後でコンタクトホール７がゲート電極８側にずれて形成された場合でもＬＤＤ拡散層１５とコンタクトホール７との接触を防ぐことができる。なお、ここまでの過程でフォトダイオード１の表面に一対のシリコン酸化膜とシリコン窒化膜、即ち酸化膜２及び窒化膜３の多層膜が形成され、複数の酸化膜と窒化膜とを交互に積層させた反射防止膜が形成される。
【００２８】
図５（１３）に示した過程では、マスクパターン４０９が形成された窒化膜３の上方からリン、砒素等の高濃度Ｎ型不純物をイオン注入し、マスクパターン４０９によって露出されている部分にソース・ドレインＮ型拡散層１４を形成させる。このとき、サイドウォール２２，２３の直下となる部分には高濃度Ｎ型不純物が拡散されず、低濃度Ｎ型拡散領域としてＬＤＤ拡散層１５が残存するように処理する。
【００２９】
図５（１４）に示した過程では、エッチング処理によりマスクパターン４０９を除去した後、シリコンの酸化膜４を窒化膜３、フィールド酸化膜９、ソース・ドレインＮ型拡散層１４、サイドウォール２２，２３、及びゲート電極８等の表面に積層させる。なお、ソース・ドレインＮ型拡散層１４と第一層アルミ膜１９とを接続するコンタクトホール７、第一層アルミ膜１９と第二層アルミ膜２０とを接続するスルーホール１７、及び第二層アルミ膜２０と第三層アルミ膜２１とを接続するスルーホール１７を形成させる２ステップエッチング処理は既知の技術なので、ここでは詳細な説明を省略する。
【００３０】
図５（１５）に示した過程では、酸化膜４の表面全体にシリコンの窒化膜５を酸化膜４より厚く積層させる。図５（１６）に示した過程では、窒化膜４の表面全体にシリコンのコンタクト層間酸化膜６を積層させる。
【００３１】
図６（１７）に示した過程では、コンタクト層間酸化膜６の表面に、コンタクトホール７を形成させる領域を露出させたマスクパターン４１０をリソグラフィによって形成させる。図６（１８）に示した過程では、シリコン酸化膜とシリコン窒化膜とを的確に選択してエッチングする、即ち選択比の高いドライエッチング処理をマスクパターン４１０によって露出された領域のコンタクト層間酸化膜６に行い、コンタクト層間酸化膜６を貫通して窒化膜５まで達するコンタクトホール７を形成させる。
【００３２】
図６（１９）に示した過程では、シリコン酸化膜とシリコン窒化膜とを明確に選択せずにエッチングする、即ち選択比の低いドライエッチング処理をマスクパターン４１０によって露出された領域、即ち図６（１８）に示した過程でコンタクトホール７が形成された箇所に行い、当該箇所の窒化膜５及び酸化膜４をエッチングしてコンタクトホール７がソース・ドレインＮ型拡散層１４に達するように形成する。このとき、ゲート電極８の両側方に形成されているサイドウォール２３の外壁に沿うようにエッチングを行い、コンタクトホール７がゲート電極８へ接近しないように、またソース・ドレインＮ型拡散層１４以外の部分へ達するようなオーバーエッチングとならないようにする。
【００３３】
図６（１７）から図６（１９）までに示した過程が前述の２ステップエッチング処理に相当する。このように選択比の高いドライエッチングと選択比の低いドライエッチングとを使い分けて処理することにより、コンタクト層間酸化膜６の層厚が異なるゲートコンタクトと拡散コンタクトに対してオーバーエッチングをしてしまうことが防止でき、エッチング処理を制御してコンタクトホール７を的確に形成させることが可能になる。なお、ここまでの過程でフォトダイオード１の表面には、酸化膜２と窒化膜３、及び酸化膜４と窒化膜５の二対の多層膜が積層される。
【００３４】
図７（２０）に示した過程では、エッチング処理によってマスクパターン４１０を除去した後、各コンタクトホール７にタングステンプラグ１８が挿入され、これらタングステンプラグ１８の上端部に接するようにしてコンタクト層間酸化膜６の上面に第一層アルミ膜１９を積層してリソグラフィによって図示を省略したマスクパターンに基づく配線パターンを形成する。
【００３５】
図７（２１）に示した過程では、第一層アルミ膜１９を備えたコンタクト層間酸化膜６の表面に第一層間絶縁層６ａを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第一層間絶縁層６ａの表面に第二層アルミ膜２０を積層させ、当該第二層アルミ膜２０をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づく配線パターンに形成し、第一層アルミ膜１９と第二層アルミ膜２０の所定の部分をスルーホール１７に挿入されたタングステンプラグ１８によって接続する。
【００３６】
図７（２２）に示した過程では、第二層アルミ膜２０を備えた第一層間絶縁層６ａの表面に第二層間絶縁層６ｂを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第二層間絶縁層６ｂの表面に第三層アルミ膜２１を積層させ、当該第三層アルミ膜２１をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づいて形成し、第二層アルミ膜２０と第三層アルミ膜２１の所定の部分をスルーホール１７に挿入したタングステンプラグ１８によって接続する。第三層アルミ膜２１は、フォトダイオード１が入射光を受光できるように所定の部位を開口部２１ａとして開口させ、またそれ以外の部分を覆って遮光するように形成して電源や接地ライン等として用いる。
【００３７】
図８は、酸化膜及び窒化膜の光透過率を示す説明図である。図８（ａ）はフォトダイオード１に積層させる反射防止膜を全て酸化膜によって構成したものについて、図８（ｂ）はフォトダイオード１に積層させる反射防止膜を、例えば１０ｎｍの酸化膜、７０ｎｍの窒化膜、２０ｎｍの酸化膜、５０ｎｍの窒化膜、及び酸化膜からなる多層膜で構成したものについて、入射光の波長（ｎｍ）と透過率Ｔ（％）との関係を示したグラフである。図８（ａ），（ｂ）から分かるように、図８（ａ）に示した全て酸化膜で構成した反射防止膜に比べて、図８（ｂ）に示した多層膜で構成した反射防止膜のほうが可視光線帯域である波長４００ｎｍ〜６５０ｎｍの光の透過率Ｔが良好である。このように多層膜によって反射防止膜を構成すると可視光線の透過率Ｔが高くなり、また近赤外線の透過率を抑制することができ、ＣＭＯＳイメージセンサの受光感度を向上させるとともに近赤外線の透過を抑制することができる。
【００３８】
なお、ここまで説明したＣＭＯＳイメージセンサは、フォトダイオード１に複数の酸化膜及び窒化膜から成る多層膜の反射防止膜を備えたものであるが、一対の酸化膜と窒化膜あるいは酸化膜と窒化膜が同数ではない多層膜の反射防止膜を備えたフォトダイオードと、サイドウォールを備えたＮ型ＭＯＳトランジスタとを備えたＣＭＯＳイメージセンサを、エッチング処理を制御することによって同様に製造することもできる。
【００３９】
以上のように、実施の形態１によれば、サイドウォール２２，２３を異方性エッチングにより形成し、コンタクトホール７を２ステップエッチングにより形成するようにしたので、特別な過程を追加することなくフォトダイオード１の表面に酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜の反射防止膜を形成させることができるという効果がある。
【００４０】
また、酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜によって反射防止膜を形成したので、フォトダイオード１へ入射する近赤外線を抑制することができるという効果がある。
【００４１】
【発明の効果】
以上のように、この発明によれば、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させ、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させ、第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行ってゲート電極の側方にサイドウォールを形成させるようにしたので、特別な過程を要することなく多層膜の反射防止膜を形成させることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。
【図２】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図３】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図４】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図５】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図６】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図７】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図８】酸化膜及び窒化膜の光透過率を示す説明図である。
【符号の説明】
１ フォトダイオード、２ 酸化膜（第一の絶縁膜）、３ 窒化膜（第二の絶縁膜）、４ 酸化膜（第一の絶縁膜）、５ 窒化膜（第二の絶縁膜）、６ コンタクト層間酸化膜（絶縁層）、６ａ 第一層間絶縁層、６ｂ 第二層間絶縁層、７ コンタクトホール、８ ゲート電極、９ フィールド酸化膜、１０ 共通基板、１１ Ｐウエル、１２ Ｎ型拡散層、１３ Ｐ型拡散層、１４ ソース・ドレインＮ型拡散層、１５ ＬＤＤ拡散層、１６ Ｎ型ＭＯＳトランジスタ、１７スルーホール、１８ タングステンプラグ（コンタクトプラグ）、１９ 第一層アルミ膜（配線膜）、２０ 第二層アルミ膜（配線膜）、２１ 第三層アルミ膜（配線膜）、２１ａ 開口部、２２，２３ サイドウォール。
Claims (4)
- 共通基板に積層されたウエルにフォトダイオードとＭＯＳトランジスタとを形成する過程と、前記フォトダイオードに反射防止膜を形成させる過程と、当該反射防止膜及び前記ＭＯＳトランジスタに絶縁層を積層させる過程とを備えたＣＭＯＳイメージセンサの製造方法において、
前記反射防止膜を形成させる過程に、
前記フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させる過程と、
前記第一の絶縁膜の表面に第二の絶縁膜を前記第一の絶縁膜より厚く積層させる過程と、
積層された前記第一の絶縁膜及び前記第二の絶縁膜に異方性エッチングを行い前記ゲート電極の側方にサイドウォールを形成させる過程とを備えたことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 反射防止膜を形成させる過程は、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜として酸化膜を積層させる過程と、前記酸化膜の表面に第二の絶縁膜として窒化膜を積層させる過程とを複数回行い、複数の酸化膜と窒化膜とを交互に積層させた反射防止膜を前フォトトランジスタに形成させることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
- 反射防止膜を形成させる過程は、積層された酸化膜と窒化膜に異方性エッチングを行いＭＯＳトランジスタを構成するゲート電極の側方にサイドウォールを形成させた後、当該サイドウォールを備えたＭＯＳトランジスタ及び前記窒化膜の表面に酸化膜を積層させる過程と、当該酸化膜に窒化膜を積層する過程とを備えたことを特徴とする請求項２記載のＣＭＯＳイメージセンサの製造方法。
- 第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行いゲート電極の側方にサイドウォールを形成させた後、絶縁層を積層させる過程と、選択比の高いドライエッチングを行う過程と、選択比の低いドライエッチングを行う過程とを備え、前記絶縁層を貫通して前記サイドウォールの外壁に沿ったコンタクトホールを形成させることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003016231A JP2004228425A (ja) | 2003-01-24 | 2003-01-24 | Ｃｍｏｓイメージセンサの製造方法 |
| TW092118156A TW200414437A (en) | 2003-01-24 | 2003-07-03 | Producing method of CMOS image sensor |
| US10/615,929 US6884651B2 (en) | 2003-01-24 | 2003-07-10 | Producing method of CMOS image sensor |
| KR1020030065764A KR20040067797A (ko) | 2003-01-24 | 2003-09-23 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003016231A JP2004228425A (ja) | 2003-01-24 | 2003-01-24 | Ｃｍｏｓイメージセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228425A true JP2004228425A (ja) | 2004-08-12 |
Family
ID=32732819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003016231A Pending JP2004228425A (ja) | 2003-01-24 | 2003-01-24 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6884651B2 (ja) |
| JP (1) | JP2004228425A (ja) |
| KR (1) | KR20040067797A (ja) |
| TW (1) | TW200414437A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227844A (ja) * | 2006-02-27 | 2007-09-06 | Victor Co Of Japan Ltd | 固体撮像素子及びその製造方法 |
| WO2010122657A1 (ja) * | 2009-04-24 | 2010-10-28 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
| JP2013084753A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | 半導体装置の製造方法 |
| US8730361B2 (en) | 2010-05-18 | 2014-05-20 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera with gate-electrode covering film |
| US8946843B2 (en) | 2009-11-13 | 2015-02-03 | Canon Kabushiki Kaisha | Solid-state image sensing device |
| JP2015233128A (ja) * | 2014-05-12 | 2015-12-24 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100216B2 (en) * | 2003-10-15 | 2006-09-05 | Impact Innovative Products, Llc | Garment with energy dissipating conformable padding |
| US7329953B2 (en) * | 2003-10-29 | 2008-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same |
| JP4051034B2 (ja) * | 2004-01-28 | 2008-02-20 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
| JP4916101B2 (ja) * | 2004-09-01 | 2012-04-11 | キヤノン株式会社 | 光電変換装置、固体撮像装置及び固体撮像システム |
| US7071019B2 (en) | 2004-09-16 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method to improve image sensor sensitivity |
| KR100741933B1 (ko) * | 2004-09-21 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| JP2006108497A (ja) * | 2004-10-07 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4843951B2 (ja) * | 2005-01-27 | 2011-12-21 | ソニー株式会社 | 固体撮像装置の製造方法、固体撮像装置およびカメラ |
| KR100672994B1 (ko) * | 2005-01-28 | 2007-01-24 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US7935994B2 (en) * | 2005-02-24 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light shield for CMOS imager |
| US7189957B2 (en) * | 2005-02-25 | 2007-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods to improve photonic performances of photo-sensitive integrated circuits |
| US20070001100A1 (en) * | 2005-06-30 | 2007-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light reflection for backside illuminated sensor |
| US20070102736A1 (en) * | 2005-11-04 | 2007-05-10 | Cheng-Hsing Chuang | Image sensor device and method for manufacturing the same |
| US20070108546A1 (en) * | 2005-11-15 | 2007-05-17 | Canon Kabushiki Kaisha | Photoelectric converter and imaging system including the same |
| US7973380B2 (en) * | 2005-11-23 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for providing metal extension in backside illuminated sensor for wafer level testing |
| CN100447984C (zh) * | 2005-12-01 | 2008-12-31 | 联华电子股份有限公司 | 图像传感器元件及其制造方法 |
| KR100809322B1 (ko) * | 2006-01-12 | 2008-03-05 | 삼성전자주식회사 | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 |
| US7648851B2 (en) * | 2006-03-06 | 2010-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside illuminated image sensor |
| US20070241372A1 (en) * | 2006-04-18 | 2007-10-18 | Ching-Hung Kao | Image sensor device and method of manufacturing the same |
| JP4764243B2 (ja) * | 2006-04-20 | 2011-08-31 | 株式会社東芝 | 固体撮像装置 |
| US7638852B2 (en) * | 2006-05-09 | 2009-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| US8704277B2 (en) * | 2006-05-09 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spectrally efficient photodiode for backside illuminated sensor |
| DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| JP5110820B2 (ja) | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| US20080079108A1 (en) * | 2006-09-29 | 2008-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Improving Sensitivity of Backside Illuminated Image Sensors |
| US8436443B2 (en) * | 2006-09-29 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside depletion for backside illuminated image sensors |
| US7485940B2 (en) * | 2007-01-24 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring structure for improving crosstalk of backside illuminated image sensor |
| US20080237761A1 (en) * | 2007-04-02 | 2008-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for enhancing light sensitivity for backside illumination image sensor |
| US7656000B2 (en) * | 2007-05-24 | 2010-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photodetector for backside-illuminated sensor |
| US7999342B2 (en) | 2007-09-24 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd | Image sensor element for backside-illuminated sensor |
| JP2009170789A (ja) * | 2008-01-18 | 2009-07-30 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| KR20130127780A (ko) * | 2012-05-15 | 2013-11-25 | 삼성전기주식회사 | 카메라 모듈 |
| US9825073B2 (en) * | 2014-05-23 | 2017-11-21 | Omnivision Technologies, Inc. | Enhanced back side illuminated near infrared image sensor |
| US10204952B2 (en) * | 2014-08-29 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having recess filled with conductive material and method of manufacturing the same |
| US9685576B2 (en) | 2014-10-03 | 2017-06-20 | Omnivision Technologies, Inc. | Back side illuminated image sensor with guard ring region reflecting structure |
| KR101849693B1 (ko) | 2014-11-24 | 2018-04-16 | 아티룩스 인코포레이티드 | 동일한 기판 상에 트랜지스터와 광 검출기를 제조하기 위한 모놀리식 집적 기술 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195704A (ja) | 1998-01-05 | 1999-07-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6071826A (en) * | 1999-02-12 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing CMOS image sensor leakage free with double layer spacer |
| KR100384836B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
| US6287886B1 (en) * | 1999-08-23 | 2001-09-11 | United Microelectronics Corp. | Method of forming a CMOS image sensor |
| US6303406B1 (en) * | 2000-06-08 | 2001-10-16 | United Microelectronics Corp. | Method for integrating anti-reflection layer and salicide block |
| JP2002083949A (ja) | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
-
2003
- 2003-01-24 JP JP2003016231A patent/JP2004228425A/ja active Pending
- 2003-07-03 TW TW092118156A patent/TW200414437A/zh unknown
- 2003-07-10 US US10/615,929 patent/US6884651B2/en not_active Expired - Fee Related
- 2003-09-23 KR KR1020030065764A patent/KR20040067797A/ko active IP Right Grant
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227844A (ja) * | 2006-02-27 | 2007-09-06 | Victor Co Of Japan Ltd | 固体撮像素子及びその製造方法 |
| US9281329B2 (en) | 2009-04-24 | 2016-03-08 | Renesas Eletronics Corporation | Solid-state image sensing device and method of manufacturing the same |
| JP5343124B2 (ja) * | 2009-04-24 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
| US8728853B2 (en) | 2009-04-24 | 2014-05-20 | Renesas Electronics Corporation | Solid-state image sensing device and method of manufacturing the same |
| US9064771B2 (en) | 2009-04-24 | 2015-06-23 | Renesas Electronics Corporation | Solid-state image sensing device and method of manufacturing the same |
| WO2010122657A1 (ja) * | 2009-04-24 | 2010-10-28 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
| US9583532B2 (en) | 2009-04-24 | 2017-02-28 | Renesas Electronics Corporation | Solid-state image sensing device and method of manufacturing the same |
| US10157955B2 (en) | 2009-04-24 | 2018-12-18 | Renesas Electronics Corporation | Solid-state image sensing device and method of manufacturing the same |
| US8946843B2 (en) | 2009-11-13 | 2015-02-03 | Canon Kabushiki Kaisha | Solid-state image sensing device |
| US8730361B2 (en) | 2010-05-18 | 2014-05-20 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera with gate-electrode covering film |
| JP2013084753A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | 半導体装置の製造方法 |
| JP2015233128A (ja) * | 2014-05-12 | 2015-12-24 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414437A (en) | 2004-08-01 |
| US6884651B2 (en) | 2005-04-26 |
| US20040147068A1 (en) | 2004-07-29 |
| KR20040067797A (ko) | 2004-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004228425A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP5930650B2 (ja) | 半導体装置の製造方法 | |
| US7679113B2 (en) | CMOS image sensor and method of fabricating the same | |
| JP5306436B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR101053323B1 (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
| US11056530B2 (en) | Semiconductor structure with metal connection layer | |
| JP2002083949A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP5343124B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2010056516A (ja) | 固体撮像装置、その製造方法および撮像装置 | |
| US7442994B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2009170615A (ja) | 光センサおよびそれを備えたフォトｉｃ | |
| US7462520B2 (en) | Methods of fabricating an image sensor | |
| US9356060B2 (en) | Image sensor device and method | |
| US8860101B2 (en) | Image sensor cross-talk reduction system | |
| KR100671699B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR20070023418A (ko) | 집광 효율을 증가시킨 이미지센서 및 그 제조 방법 | |
| TWI775332B (zh) | 背照式影像感測器及其製造方法 | |
| TWI309474B (en) | Image sensor and method of forming the same | |
| KR20090073486A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20060077122A (ko) | 광 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| KR20060077093A (ko) | 광 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| JP2009054700A (ja) | 固体撮像素子の製造方法および固体撮像素子 |