JP2018082098A - 固体撮像装置、撮像システム、及び固体撮像装置の製造方法 - Google Patents

固体撮像装置、撮像システム、及び固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2018082098A
JP2018082098A JP2016224382A JP2016224382A JP2018082098A JP 2018082098 A JP2018082098 A JP 2018082098A JP 2016224382 A JP2016224382 A JP 2016224382A JP 2016224382 A JP2016224382 A JP 2016224382A JP 2018082098 A JP2018082098 A JP 2018082098A
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
solid
state imaging
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016224382A
Other languages
English (en)
Other versions
JP6833470B2 (ja
Inventor
翔 鈴木
Sho Suzuki
翔 鈴木
鈴木　健太郎
Kentaro Suzuki
健太郎 鈴木
岡川　崇
Takashi Okagawa
崇 岡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016224382A priority Critical patent/JP6833470B2/ja
Priority to US15/807,320 priority patent/US10461119B2/en
Priority to CN201711118602.7A priority patent/CN108074945B/zh
Publication of JP2018082098A publication Critical patent/JP2018082098A/ja
Application granted granted Critical
Publication of JP6833470B2 publication Critical patent/JP6833470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 基板と遮光層の間の絶縁膜の端部により生じる、遮光核の膜厚の減少、段切れを抑制する。【解決手段】 一様態は、光電変換素子と電荷保持部とを有する画素が配される画素領域、及び前記画素からの信号を処理する周辺領域に配され、前記周辺領域にあるコンタクト部において基板と電気的に接続される遮光層と、平面視において前記電荷保持部と前記コンタクト部との間に端部を有し、前記平面視の平面に対して垂直な断面において前記基板と前記遮光層との間に配された第１絶縁層と、前記第１絶縁層の前記端部の側面に配され、前記端部に起因する段差を緩和する第１絶縁部材と、を有し、前記遮光層の、前記平面視において前記第１絶縁部材と重なる部分は、前記第１絶縁部材の形状に倣った上面形状を有する固体撮像装置に関する。【選択図】 図３

Description

本発明は、固体撮像装置、撮像システム、及び固体撮像装置の製造方法に関する。
ＣＭＯＳイメージセンサに代表されるアクティブピクセル型固体像装置では、近年グローバル電子シャッタ機能を持たせた構成が提案されている。
グローバル電子シャッタ機能を持つ固体撮像装置は、光電変換を行う受光部と、受光部で光電変換されて発生した電荷を保持する電荷保持部を持つ。この時、電荷保持部に光が入射し光電変換が起こると、ノイズ信号となってしまい画質が劣化する恐れがあるため、電荷保持部は遮光層で覆い光の入射を防ぐ必要がある。
遮光層の電位はフローティングとするのではなく、制御されていることが望ましく、特許文献１では、遮光層がゲート電極もしくは上層配線と接続されており、それらの接続を通じて遮光層の電位制御を行っている。
特開２０１４−２２４２１号公報
遮光層を有する固体撮像素子において、周辺領域に遮光層と基板との接合部を形成することで遮光層の電位を制御することが出来る。ところが、画素領域と周辺領域では、例えば光学的な反射防止構造の有無や金属シリサイド領域の有無などが異なり、これらを形成するために用いられる絶縁膜の数も異なる。よって、基板と遮光層の間に絶縁膜の端部が配されることがあり、この絶縁膜の端部に起因して段差が生じる。この段差により遮光層が薄くなる若しくは段切れすることで、遮光層の導通不良が発生し得る。
本発明の一様態は、画素領域において、光電変換素子と、前記光電変換素子で生成された電荷が転送される電荷保持部と、を有する画素と、
周辺領域において、前記画素からの信号を処理する周辺回路と、
前記画素領域及び前記周辺領域に配され、前記周辺領域にあるコンタクト部において、基板と電気的に接続される遮光層と、
平面視において前記電荷保持部と前記コンタクト部との間に側面を有し、前記平面視の平面に対して垂直な断面において前記基板と前記遮光層との間に配された第１絶縁層と、
前記第１絶縁層の前記側面に配された第１絶縁部材と、
を有し、
前記第１絶縁層の上面と前記第１絶縁層の側面が成す角より、前記第１絶縁層の前記上面と前記第１絶縁部材の側面が成す角の方が大きくなるよう配され、
前記遮光層の、前記平面視において前記第１絶縁部材と重なる部分は、前記第１絶縁部材の形状に倣った上面形状を有する固体撮像装置に関する。
また、本発明の別の一様態は、光電変換素子と、前記光電変換素子で生成された電荷が転送される電荷保持部と、を有する画素を有する画素領域と、
前記画素からの信号を処理する周辺回路が配された周辺領域と、
前記画素領域及び前記周辺領域に配され、前記周辺領域にあるコンタクト部において基板と電気的に接続される遮光層と、
平面視において前記電荷保持部と前記コンタクト部との間に端部を有し、前記平面視の平面に対して垂直な断面において前記基板と前記遮光層との間に配された第１絶縁層と、
前記第１絶縁層の前記端部の側面に配され、前記端部に起因する段差を緩和する第１絶縁部材と、
を有し、
前記遮光層の、前記平面視において前記第１絶縁部材と重なる部分は、前記第１絶縁部材の形状に倣った上面形状を有する固体撮像装置に関する。
更に、本発明の一様態は、画素領域において、光電変換素子の半導体領域、電荷保持部の半導体領域、及びトランジスタのゲート電極が形成され、周辺領域においてトランジスタのゲート電極が形成された基板に、第１絶縁膜を形成し、
前記第１絶縁膜の一部を除去して第１絶縁層を形成し、
前記第１絶縁膜の一部の除去により生じた前記第１絶縁層の端部の側面に、前記端部に起因した段差を緩和する絶縁部材を形成し、
前記電荷保持部の半導体領域、前記第１絶縁層の端部、及び前記絶縁部材を覆い、前記基板と前記周辺領域で電気的に接続される遮光層を形成し、
前記遮光層の、平面視において前記絶縁部材と重なる部分は、前記絶縁部材の形状に倣った上面形状を有する
固体撮像装置の製造方法に関する。
遮光層と基板の間に配される絶縁膜の段差に起因する、遮光層の導通不良を抑制することができる。
第１実施形態に係る固体撮像装置の一部のブロック図 図２（ａ）は、第１実施形態に係る固体撮像装置の画素領域の一部の平面図であり、図２（ｂ）は、図２（ａ）におけるＸ−Ｘ’線に沿った固体撮像装置の断面模式図、図２（ｃ）は、周辺領域の一部の断面模式図 図３（ａ）は、第１実施形態における、固体撮像装置の一部の平面図であり、図３（ｂ）は、図３（ａ）におけるＹ−Ｙ’線に沿った固体撮像装置の断面図 第１実施形態に係る固体撮像装置の製造方法を示す断面図 第１実施形態に係る固体撮像装置の製造方法を示す断面図 第１実施形態に係る固体撮像装置の製造方法を示す断面図 第２実施形態に係る固体撮像装置の製造方法を示す断面図 第２実施形態に係る固体撮像装置の製造方法を示す断面図 第３実施形態に係る固体撮像装置の適用例
（第１実施形態）
本発明の第１実施形態の固体撮像装置およびその製造方法について、図面を参照しながら説明する。図１は本実施形態に係る固体撮像装置の一部のブロック図である。固体撮像装置は、行列状に配列された複数の画素１を有する画素領域１０と、画素領域の周辺に位置し、周辺回路が配された周辺領域２０を備える。
例えば、画素１は光電変換を行う光電変換素子を有する光電変換部、及び電荷を読み出すための読み出し部を備える。読み出し部は、光電変換素子で生成された電荷が転送される電荷保持部、光電変換素子で生成された電荷を電荷保持部に転送する転送トランジスタ、電荷保持部に保持された電荷を転送する転送トランジスタを含む。また、読み出し部は、電荷電圧変換部をリセットするリセットトランジスタ、電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタ、増幅トランジスタを選択するためのトランジスタを含む。
画素領域１０には、有効な画素以外に、光電変換素子が遮光されたオプティカルブラック画素、光電変換素子を有さないダミー画素などのように画像を出力しない画素が含まれ得る。
周辺領域２０は垂直走査回路２１、列増幅回路２２、水平走査回路２３、出力部２４等の周辺回路を有する。垂直走査回路２１は、画素１のトランジスタをオン（導通状態）またはオフ（非導通状態）に制御するための制御信号を供給する。垂直信号線１１は、画素１の各列に設けられ、画素１からの信号を列ごとに読み出す。列増幅回路２２は差動増幅回路およびサンプル・ホールド回路を備え、垂直信号線１１に出力された画素信号を増幅する。
水平走査回路２３は、各列の増幅器に接続されたスイッチと、該スイッチをオンまたはオフに制御するための制御信号を供給する。出力部２４はバッファアンプ、差動増幅器などから構成され、列増幅回路２２からの画素信号を固体撮像装置の外部の信号処理部に出力する。出力された画素信号は信号処理部によって、アナログ／デジタル変換、入力データの補正などの処理が行われる。なお、固体撮像装置はアナログ／デジタル変換の機能を備えたいわゆるデジタルセンサであっても良い。
図２は、本発明の第１実施形態における固体撮像素子の画素領域の一部、及び周辺領域の一部の一例を示す。図２（ａ）は、固体撮像装置の画素領域の一部の平面図であり、図２（ｂ）は、図２（ａ）におけるＸ−Ｘ’線に沿った固体撮像装置の断面模式図であり、図２（ｃ）は、周辺領域の一部の断面模式図である。なお、各図面を通じて同一の構成要素には同一の符号を付している。ここでは、光電変換素子によって生成される電荷が電子の場合について説明するが、生成される電荷は正孔であってもよい。この場合、各素子や領域の導電型を逆のものとすればよい。
図２（ａ）は、画素１が３行３列配置されている例を示すが、本発明の構成はこれに限定されない。画素１は、例えば、光電変換素子１０１、電荷保持部１０２、フローティングディフュージョン（以下ＦＤ部）１０３、２つの転送トランジスタ、ソースフォロア（以下ＳＦ）トランジスタを有する。また、画素１は、リセットトランジスタ、及びオーバーフロードレイン（以下ＯＦＤ部）用トランジスタを有する。
光電変換素子１０１から電荷保持部１０２に電荷を転送する転送トランジスタは、ゲート電極１０４を有し、電荷保持部からＦＤ部へ電荷を転送する転送トランジスタはゲート電極１０５を有する。また、ＦＤ部と接続されるリセットトランジスタは、ゲート電極１０６を有し、ＦＤ部の電荷を電圧に変換するＳＦトランジスタはゲート電極１０７を有する。
ＯＦＤ用トランジスタはゲート電極１０８を有し、遮光層１０９が、電荷保持部１０２を覆い、周辺領域にて、基板に接続されるように配されている。遮光層１０９は、周辺領域にて基板と接続されるように、複数の画素１に渡って連続的に形成されていてもよい。ここで、基板には、例えば、シリコン基板２００のような半導体基板を用いることができる。
図２（ｂ）において、光電変換素子１０１は、例えば、シリコン基板２００内に配されるｎ型半導体領域１２１、及びシリコン基板２００のｐ型のウェル領域の一部であってｎ型半導体領域１２１とＰＮ接合を形成している部分を有する。また、ｎ型半導体領域１２１の上部に例えばｐ型半導体領域２０１が配され、光電変換素子を、埋め込み型のフォトダイオード構造としてもよい。この構造により、シリコン基板表面で発生するノイズを抑制することができる。
電荷保持部１０２についても光電変換素子１０１と同様に、例えばｎ型半導体領域１２２を有し、ｎ型半導体領域１２２の上に、例えばｐ型半導体領域２０２を設けることで埋め込み型の構造としてもよい。
電荷保持部１０２に蓄積された電荷は、転送トランジスタのゲート電極１０５をオン電位にすることでＦＤ部１０３へ転送される。ＦＤ部１０３は、電荷―電圧変換部として機能し、ｎ型半導体領域１２３を含む。ｎ型半導体領域１２３は、コンタクト２１５、配線２１６を介してＳＦトランジスタのゲート１０７と接続される。このような構成により、ＦＤ部１０３へ転送された電荷は、ｎ型半導体領域１２３、コンタクト２１５、及び配線２１６のなす容量に応じて、電圧信号に変換される。
ＯＦＤ部２０３は、光電変換素子１０１に隣接して配置されている。ＯＦＤトランジスタのゲート電極１０８をオン電位にすると、光電変換素子１０１に蓄積されている電荷はＯＦＤ部２０３に排出される。全画素に対し同時にＯＦＤ部２０３へ電荷を排出し、その後、全画素に対して同時にゲート電極１０８をオフ電位にすることで、全画素に対し同時に電荷の蓄積を開始する。
所定の期間が経過した後、全画素に対して同時に、光電変換素子１０１に蓄積された電荷を電荷保持部１０２に転送することにより、全画素に対し同時かつ一定の露光時間を設定する電子シャッタが実現される。これにより、各画素から順次電荷を読み出すために生じる露光タイミングのずれが抑制され、画像の歪みが低減される。
各画素は、光電変換素子１０１上方に、平面視において半導体領域１２１と重なる反射防止膜を備える。反射防止膜は、絶縁膜を有し、例えばシリコン酸化膜（ＳｉＯ）から形成される絶縁層２１１とシリコン窒化膜（ＳｉＮ）から形成される絶縁層２１２の積層とすることができる。さらに、遮光層１０９が、密着層として機能する絶縁層２１３を介して、電荷保持部１０２を覆う遮光部として配されている。
遮光層１０９は、電荷保持部１０２への光の入射を抑制する、つまり入射光によって電荷保持部１０２で電荷が生成されノイズが発生することを抑制する。ここでの平面視とは、光電変換素子１０１が形成されているシリコン基板２００の表面に平行な面に対する平面視であり、ここでは、半導体領域２０１の表面に平行な面に対する平面視を指す。
画素領域において、遮光層１０９は、少なくとも電荷保持部１０２、ゲート電極１０４の一部、及びゲート電極１０５の一部を覆うように配置されている。すなわち、遮光層１０９は、平面視において、少なくとも電荷保持部１０２、ゲート電極１０４の一部、及びゲート電極１０５の一部と重なる位置に配されている。光電変換素子１０１には光が照射されるようにする必要があるため、遮光層１０９は、平面視において光電変換素子１０１と重なる部分に開口を有する。ただし、遮光層１０９は、平面視において、電荷保持部１０２の半導体領域１２２と重なる領域から、光電変換素子１０１の端部と重なる領域まで、部分的に延在していてもよい。
ここで、平面視とは、半導体領域２０１の表面に平行な面に平行な面に対する平面視でもよく、また、シリコン基板２００において電荷蓄積１０２が形成される部分の表面、すなわち、半導体領域２０２の表面に平行な面に対する平面視であってもよい。
遮光層１０９は、例えばタングステン、タングステンシリサイド、タングステン酸化膜、アルミニウム、それらの合金膜、積層等、可視光を透過しにくい材料を用いた膜で形成することができる。遮光層１０９の膜厚は、例えば１００〜２００ｎｍとすることができる。密着層である絶縁層２１３として、シリコン酸化膜を配してもよい。なお、絶縁層２１３は、密着層として機能するものに限らず、絶縁体材料であればどのような材料で形成されていてもよい。また、遮光層１０９は、ゲート電極が配置されている部分と配置されていない部分とに一括で形成されるので、ゲート電極の膜厚に起因する凹凸を有していてもよい。
シリコン基板２００の上には、層間絶縁膜２１４、信号の伝達等のための配線２１６、２１８、２２０、コンタクト２１５、ビア２１７、２１９が配される。配線２１６、２１８、２２０としては、例えばアルミニウム、銅またはそれらの合金膜を用いることができ、コンタクト１２５、ビア２１７、２１９としては、例えばタングステン、窒化チタン、チタン等の金属膜やその積層を用いることができる。
各画素１は、光電変換素子１０１の直上に配置された光学系として、層内レンズ２２２をさらに備えてもよい。層内レンズ２２２は例えばシリコン窒化膜により形成され、層間絶縁膜２１４と層内レンズ２２２の間には、例えばシリコン酸窒化膜（ＳｉＯＮ）からなる反射防止膜２２１を配してもよい。さらに層内レンズの上方にシリコン酸窒化膜からなる反射防止膜２２３を形成しても良い。このような反射防止構造を採ることにより、入射光の透過率を向上させ、ひいては感度を向上させることができる。また、層内レンズ２２２の上方に不図示のカラーフィルタやマイクロレンズを備えていても良い。
図２（ｃ）は、周辺領域の周辺回路の一部であるトランジスタの断面図を示す。図２（ｃ）では、ｎ型のトランジスタが例示されている。シリコン基板２００内にトランジスタのｎ型の半導体領域１１２及び半導体領域１１２上に金属シリサイド領域４０２が形成されている。トランジスタのゲート電極１１０の側面には、画素領域において反射防止膜として機能する絶縁膜である、絶縁層２１１及び絶縁層膜２１２がエッチングされて形成された、サイドウォールが配されている。
サイドウォールは、例えば、絶縁層２１１となるシリコン酸化膜及び２１２となるシリコン窒化膜を基板２００の画素領域及び周辺領域にわたって形成した後、エッチバックすることで形成することができる。
ゲート電極１１０及びサイドウォールを有するシリコン基板２００上には、絶縁層４０３及び層間絶縁膜２１４が配されている。絶縁層４０３は、層間絶縁膜２１４内にコンタクト用の開口を形成する際にエッチングストップ膜として用いることができ、例えば窒化シリコン膜を用いることができる。層間絶縁膜２１４には、たとえばプラズマＣＶＤで形成された酸化シリコン膜を用いることができる。これらの材料に限らず、層間絶縁膜２１４のエッチングレートが、絶縁層４０３のエッチングレートより高くなるように、両者の材料が選択されてもよい。
図３（ａ）は、本実施形態における、１つの画素１から周辺領域における遮光層１０９とシリコン基板とのコンタクト部周辺までの領域における固体撮像装置の平面図であり、図３（ｂ）は、図３（ａ）におけるＹ−Ｙ’線に沿った固体撮像装置の断面図である。
遮光層１０９は、画素領域及び前記周辺領域に配され、周辺領域において、シリコン基板２００とコンタクト部３０２で電気的に接続されている。平面視における画素領域の画素１の電荷保持部１０２と周辺領域のコンタクト部３０２との間には、絶縁膜に起因する段差部３０１を構成する、絶縁層の側面がある。遮光層１０９は、平面視において電荷保持部と重なる部分から、前記段差部３０１を越えて、周辺領域のコンタクト部３０２でシリコン基板２００と電気的に接続される。シリコン基板２００の電位を制御することで、コンタクト部３０２を介して遮光層１０９の電位を制御することが出来る。
よって、遮光層１０９に基板２００から電位を供給し、遮光層１０９の電位を固定することができる。光電変換素子１０１や電荷保持部１０２、基板２００のウェル領域等と配線との間に、この電位が固定された遮光層１０９を配することで、光電変換素子１０１や電荷保持部１０２、ウェル領域が配線の影響を受けるのを抑制することができる。これは、電位が固定された遮光層１０９がシールドとして機能することで、光電変換素子１０１や電荷保持部１０２、ウェル領域等と配線とのカップリングによる電荷保持部１０２やウェル領域の電位の変動を抑制することができるためである。
遮光層１０９には、グランド電位が供給されてもよく、また、別の電位が供給されていてもよい。例えば、負の電位が供給されることで、電荷保持部１０２の埋め込み型を強化する構成としてもよい。また、画素領域の配線のインピーダンスを低減するための、補助配線として用いてもよい。
なお、本実施例において遮光層１０９は列毎に独立しているが、画素領域内もしくは周辺領域において連続していてもよい。例えば、遮光層１０９が画素領域において、全面を覆い、光電変換素子１０１と平面視において重なる部分に開口を有する構成であってもよい。
図３（ｂ）において、段差部３０１より画素側には、反射防止膜として機能する絶縁層２１１及び絶縁層２１２と、シリコン酸化膜からなり密着層として機能する絶縁層２１３が配されている。よって、絶縁層２１２と接し、絶縁層２１２の上に形成される絶縁層２１３と、絶縁層２１２との屈折率が異なる。絶縁層２１１、絶縁層２１２、及び絶縁層２１３は、例えば、それぞれ、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜とすることができる。
段差部３０１より周辺回路側ではシリコン基板２００の表面側（ゲート電極等が配される側）に金属シリサイド領域４０２が形成され、その上にシリコン窒化膜から成る絶縁層４０３とシリコン酸化膜からなる絶縁層２１３が配されている。
また周辺領域における、シリコン基板２００と遮光層１０９のコンタクト部３０２が形成される領域に、金属シリサイド領域４０２が形成されていてもよい。金属シリサイドにより、遮光層１０９とシリコン基板２００との接触抵抗を低減することが出来る。
段差部３０１には、絶縁層２１１、絶縁層２１２、絶縁層４０１、絶縁層４０３、絶縁層２１３が配され、絶縁膜のエッチングにより形成された段差４１１と段差４１２が形成されている。図３（ｂ）では、段差部３０１において、光電変換素子１０１上より延在している絶縁層２１１及び２１２が端部を有し、また、絶縁層４０１の端部が該絶縁層２１１及び２１２の端部と揃っている。絶縁層４０１の上に形成されている絶縁層４０３は、これら絶縁層２１１、２１２、及び４０１の端部に起因する段差４１１を有する。
また、図３（ｂ）では、段差部３０１において、周辺領域のコンタクト部３０２より延在し、絶縁層４０１の上に配される絶縁層４０３が端部を有する。絶縁層４０１は前記絶縁層４０１の端部を揃っており、絶縁層４０１及び４０３の端部が段差４１２を形成している。
絶縁層４０１及び絶縁層４０３は、それぞれ、例えばシリコン酸化膜及びシリコン窒化膜とすることができる。段差４１１と段差４１２を形成する絶縁層の側面には、それぞれ段差緩衝部として機能する絶縁部材４１３及び絶縁部材４１４が形成されている。すなわち、絶縁層４０３の段差４１１における側面には、絶縁部材４１３が配され、段差４１２を形成する絶縁層４０１及び４０３の端部には、絶縁部材４１４が配されている。
図３（ｂ）に示すように、絶縁層４０３の上端において絶縁層４０３の上面４２１と側面４２４が成す角Ａ１より、絶縁層４０３及び絶縁部材４１３が成す上端において絶縁膜４０３の上面４２１と絶縁部材４１３の側面４２２が成す角Ａ２の方が大きい。また、絶縁層４０３のもう一方の上端において絶縁層４０３の上面４２１と側面４２５が成す角Ｂ１より、絶縁層４０３及び絶縁部材４１４が成す上端において絶縁膜４０３の上面４２１と絶縁部材４１４の側面４２３が成す角Ｂ２の方が大きい。よって、絶縁部材４１３及び絶縁部材４１４は、絶縁層２１１、２１２、４０１及び４０３に起因する段差４１１及び４１２を緩和する段差緩和部材として機能する。
ここで、絶縁層４０３及び絶縁部材４１３が成す上端において絶縁膜４０３の上面と絶縁部材４１３の側面が成す角における絶縁部材４１３の側面とは、上に凸の曲面であり、図３（ｂ）において絶縁層２１３と接する部分を指す。同様に、絶縁層４０３及び絶縁部材４１４が成す上端において絶縁膜４０３の上面と絶縁部材４１４の側面が成す角における、絶縁部材４１４の側面とは、上に凸の曲面であり、図３（ｂ）において絶縁層２１３と接する部分を指す。
図３（ｂ）では、絶縁層４０３の上面４２１を一点鎖線、片方の側面４２４を２点鎖線、もう一方の側面４２５を直線、絶縁部材４１３の側面４２２及び４２３を破線で示している。図３（ｃ）に、絶縁層４０３の上端において絶縁層４０３の上面４２１と側面４２４が成す角Ａ１、絶縁層４０３及び絶縁部材４１３が成す上端において絶縁膜４０３の上面４２１と絶縁部材４１３の側面４２２が成す角Ａ２を示す。また、絶縁層４０３のもう一方の上端において絶縁層４０３の上面４２１と側面４２５が成す角Ｂ１、及び絶縁層４０３及び絶縁部材４１４が成す上端において絶縁膜４０３の上面４２１と絶縁部材４１４の側面４２３が成す角Ｂ２を示す。
遮光層１０９は、画素領域の電荷保持部１０２を覆い、周辺領域においてシリコン基板２００と電気的に接続するように配されている。遮光層１０９は、平面視において、前記電荷保持部１０２を覆う部分と、前記シリコン基板２００と接続される部分の間の段差部３０１において、絶縁層端部に起因する段差を覆っている。よって、図３（ｂ）に示す断面において、絶縁層２１１、２１２、４０１、４０３、及び２１３は、シリコン基板２００及び遮光層１０９の間に配されている。
段差部３１０において、絶縁層に起因する段差４１１、４１２には、段差緩和のための絶縁部材４１３及び４１４が配されている。よって、遮光層１０９は、絶縁部材４１３及び４１４の形状に倣った上面形状を有する形状となる。すなわち、段差４１１及び４１２に起因した、遮光層１０９の段切れや膜厚の低下を抑制することができる。よって、例えば、遮光層１０９の、平面視において絶縁層４０１と重なる部分の膜厚を、絶縁層４０１の端部の膜厚の２倍より小さく、更に、絶縁層４０１の端部の膜厚より小さくすることができる。
ここで、遮光層１０９が、部材Ａの形状に倣った上面形状を有する、とは、部材Ａの上面形状と同じ上面形状を有するだけでなく、部材Ａの上面形状に影響をうけた上面形状を有する構成を含む。よって、部材Ａの上に平坦化膜が形成され、その上に遮光層１０９が形成された場合には、遮光層１０９は、部材Ａの形状によらず平坦な上面形状を有することとなる。このような場合には、遮光層１０９は、部材Ａの形状にならった上面形状は有さない。
また、図３（ｂ）では、遮光層１０９が、周辺領域において絶縁層４０３（及び絶縁層２１３）に設けられた開口４１５内でシリコン基板２００の金属シリサイド領域４０２と接続される例を示す。これにより、遮光層１０９がシリコン基板２００と電気的に接続される。この場合、コンタクト部３０２は、開口４１５内で金属シリサイド領域４０２と遮光層１０９が接続している部分となる。しかし、本実施形態はこれに限定されず、開口４１５内に配され、シリコン基板２００（またはシリサイド領域４０２）と接続され、遮光層１０９とは異なる導電部材を設ける構成としてもよい。この場合、コンタクト部は、導電部材とシリコン基板２００（またはシリサイド領域４０２）とが接している部分となる。
図３（ｂ）に示す構成では、絶縁部材４１３及び４１４が配されたシリコン基板２００上には、絶縁部材４１３、４１４、絶縁層２１２及び４０３を覆うように絶縁層２１３が配されている構成としたが、絶縁層２１３がない構成としてもよい。
図３（ｂ）と同様の断面において、本実施形態の固体撮像装置を形成する工程を図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）、及び図６（ａ）及び（ｂ）を用いて説明する。図４（ａ）〜（ｃ）図５（ａ）〜（ｃ）、及び図６（ａ）及び（ｂ）は、本実施形態の固体撮像装置の一部の製造工程を示す。
シリコン基板２００に不図示の画素領域において、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの方法によって分離部を形成し、続いて不純物注入により、電荷変換部、電荷保持部、ＦＤ部などを画素領域に形成する。続いてトランジスタのゲート絶縁膜及びゲート電極を形成する。
これにより、画素領域において、図２（ｂ）に記載の光電変換素子１０１の半導体領域１２１、電荷保持部１０２の半導体領域１２２、及びトランジスタのゲート電極１０４乃至１０６及び１０８が形成される。また、周辺領域において、図２（ｃ）に記載のトランジスタの半導体領域１１２及びゲート電極１１０が形成される。なお、不純物注入工程は、一部をゲート電極形成前に行い、一部を、ゲート電極形成後に行ってもよい。
次に、図４（ａ）において、シリコン基板２００上に、絶縁膜１２１１及び絶縁膜１２１２を形成する。シリコン基板２００上には、不図示の、画素領域において、光電変換素子１０１の半導体領域１２１、電荷保持部１０２の半導体領域１２２、及びトランジスタのゲート電極１０４乃至１０８、周辺領域においてトランジスタのゲート電極が形成されている。絶縁膜１２１１及び１２１２は、反射防止膜として機能し、例えば、シリコン酸化膜とシリコン窒化膜を堆積させて形成することができる。
図４（ａ）では、さらに、周辺領域においてシリコン基板２００に金属シリサイド領域４０２を形成する際、画素領域を覆う、シリサイド化保護膜となる絶縁膜１４０１を絶縁膜２１２の上に形成した状態を示している。絶縁膜１４０１は、例えばシリコン酸化膜４０１で形成することができる。なお、絶縁膜１２１２は、後に画素領域のコンタクト開口を形成する際のエッチングストップ膜としても機能し得る。
次に、絶縁膜１２１１、１２１２、及び１４０１の一部を除去して、絶縁層２１１、２１２、及び４０１を形成する（図４（ｂ））。例えば、フォトリソグラフィー及びドライエッチングを行い、絶縁膜１２１１、１２１２、及び１４０１が少なくとも画素領域に残るようにパターンの形成を行う。これにより絶縁２１１、２１２、及び４０１の端部に起因する段差４１１が、画素領域の電荷保持領域１０２と周辺領域のコンタクト部３０２の間に形成される。
絶縁膜１２１１、１２１２、及び１４０１は、一部除去後も、光電変換素子１０１の半導体領域１２１及び２０１を覆っている。なお、この時、少なくとも絶縁膜１２１１、１２１２、１４０１のいずれか１つの一部によって、周辺領域のトランジスタのゲート電極の側面に、サイドウォールが形成されてもよい。
次に、コバルトなどの高融点金属と該高融点金属の酸化防止膜としての窒化チタンとで構成される積層膜を形成する。ここで、高融点金属としては、コバルトのほかに、チタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等を挙げることができる。また、高融点金属の酸化防止膜としては、窒化チタンのほかに、ニッケルやチタン等を挙げることができる。次いで、該積層膜を熱処理する。この熱処理により、周辺領域の少なくとも一部でシリコン基板２００に金属シリサイド領域４０２を形成する（図４（ｃ））。次いで、未反応の高融点金属を含む積層膜を除去する。
この時、基板２００において絶縁層２１１、２１２、及び４０１に覆われた領域は、高融点金属膜と接しておらず、金属シリサイド領域が（金属元素の拡散によって形成される部分を除いて）形成されない。よって、絶縁層２１１、２１２、及び４０１の、段差４１１を形成する端部と、金属シリサイド領域４０２の端部は、平面視においてほぼ一致する。
ここでは、絶縁層２１１及び２１２の端部と絶縁層４０１の端部が揃っている例を示すが、後述するように、絶縁層２１１及び２１２の端部より絶縁層４０１の端部が周辺領域のコンタクト部３０２に近くてもよい。この場合にも、絶縁層４０１がシリサイド化保護膜として機能するため、基板２００において、絶縁層４０１で覆われた領域には、金属シリサイド領域４０２は形成されない。
金属シリサイド領域４０２形成後、周辺領域のコンタクト開口形成時のエッチングストップ膜となる絶縁層４０３を形成するため、絶縁層４０１及び金属シリサイド領域４０２上に、絶縁膜を形成する。この絶縁膜は、例えばシリコン窒化膜で形成することができる。この絶縁膜の一部を除去して、周辺領域の少なくとも一部に形成された絶縁層４０３を形成する。
このとき、周辺領域に形成された金属シリサイド領域が露出される領域があると、金属シリサイド領域が剥離し、パーティクルとなって歩留まりの低下を引き起こすことがある。よって、金属シリサイド領域４０２を露出させないように、絶縁層２１１、２１２、及び４０１と平面視において重なる部分を一部残すように絶縁膜をエッチングして絶縁層４０３を形成する。なお、絶縁層４０３をエッチングストップ膜として用いない場合は、絶縁層４０３の材料は特に限定されない。
該絶縁膜の一部の除去は、例えばドライエッチングにより行うことができる。この際、絶縁層４０３となる絶縁膜に続いて絶縁層４０１のエッチングも行う。これにより段差４１２が形成される。この状態の断面図を図５（ａ）に示す。
次に、例えばシリコン酸化物を堆積させて、端部を有する絶縁層４０１、４０３の上に絶縁膜を形成し、マスクを用いずウエハ全面でドライエッチングを行う、所為エッチバックにより、絶縁部材４１３及び４１４を形成する。絶縁部材４１３は、絶縁層４０３の段差４１１を構成している側面に形成され、絶縁部材４１４は、段差４１２を構成している、絶縁層４０１及び４０３の端部の側面に形成される。この状態の断面図を図５（ｂ）に示す。このとき、画素領域および周辺領域のゲート電極の側面に絶縁部材が形成されてもよい。
次に、絶縁部材４１３、４１４、絶縁層４０３及び２１２上に、例えばシリコン酸化膜等の絶縁膜１２１３を形成する。絶縁膜１４０３をエッチストッパ膜として、周辺領域において、絶縁膜１２１３の一部をエッチング等により除去し、開口４１５ａを有する絶縁層２１３を形成する（図５（ｃ））。
開口４１５ａ形成後、周辺領域において金属シリサイド領域４０２が露出するよう、絶縁膜１２１３の一部であって、平面視において開口４１５ａと重なる部分をエッチング等によって除去し、開口４１５を有する絶縁層４０３を形成する（図６（ａ））。よって、開口４１５は、平面視において、周辺領域の金属シリサイド領域４０２と重なる領域に配される。絶縁層２１３は、密着層として機能する。シリコン基板２００と遮光層１０９の距離が近いほど遮光性が向上するため、絶縁層２１３の膜厚は、小さくすることが好ましい。
次に、スパッタリングによりタングステンなどの導電材料を堆積させパターニングを行うことで遮光層１０９を形成する（図６（ｂ））。上述の通り、遮光性能の面から、電荷保持部１０２の上面と遮光層１０９の距離が近いことが好ましい。よって、絶縁層４０３や絶縁部材４１３、４１４と、遮光層１０９との間に配される絶縁層２１３は膜厚が薄い。絶縁層２１３以外の層が絶縁層４０３や絶縁部材４１３、４１４と、遮光層１０９との間に配される場合にも、配される層の膜厚は薄いものとすることが好ましい。よって、遮光層１０９は、絶縁部材４１３及び４１４の形状に対応する形状、すなわち、絶縁部材４１３及び４１４の形状に倣った上面形状を有する。
ここで、絶縁部材４１３、４１４が形成されていない場合、段差４１１及び段差４１２において、遮光層１０９は、膜厚が薄くなる若しくは切断する可能性があり、それにより導通不良となり得る。本実施の形態では、絶縁層２１１、２１２、４０１、４０３のいずれかの端部に起因する段差を緩和するように、絶縁層端部の側面に少なくとも絶縁部材４１３及び４１４のいずれかを形成する。これにより、絶縁層２１１、２１２、４０１、４０３及び絶縁部材の上に形成される遮光層１０９の導通不良を抑制することが出来る。
その後、公知の方法により層間絶縁間２１４、配線、層内レンズ、カラーフィルタ、マイクロレンズなどの形成を行う。以上の構成により、電荷保持部１０２および遮光層１０９を備えたグローバル電子シャッタ機能を持つ固体撮像装置において、遮光層１０９の電位制御を安定して行うことが可能となる。
なお、本発明は上記構成に制限されるものではない。例えば、本実施形態では遮光層１０９とシリコン基板２００の接合を金属シリサイド領域４０２上に形成する例を示しているが、遮光層と金属シリサイド化されていないシリコン基板２００とで接合を形成することも可能である。また、本実施形態においては、開口４１５の形成により生じる、絶縁層２１１及び２１２によって形成される段差に関しては、遮光層１０９の膜厚に対して小さいため、段差緩和部材として機能する絶縁部材の形成は行っていない。しかし、開口４１５においても段差緩和部材として絶縁部材を配する構成としてもよい。その他種々の変更、改良、組み合わせが可能である。
（第２実施形態）
第２実施形態の固体撮像素子の製造方法について、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）を用いて説明する。なお、上記第１実施形態と同様の構成要素については同一の符号を付し、説明を省略し又は簡略にする。
第１実施形態と同様に、シリコン基板２００に不図示の画素領域において、光電変換素子１０１の半導体領域１２１、電荷保持部１０２の半導体領域１２２、及びトランジスタのゲート電極が形成される。また、周辺領域において、トランジスタの半導体領域１１２及びゲート電極１１０が形成される。その後、例えばシリコン酸化膜からなる絶縁膜とシリコン窒化膜からなる絶縁膜を堆積させ、フォトリソグラフィー及びドライエッチングにより絶縁層の一部を除去することで、反射防止膜として機能する絶縁層２１１と絶縁層２１２を形成する。
これにより、絶縁層２１１及び２１２に起因した段差５０１が形成される（図７（ａ））。また、この時、同時に、絶縁層２１１及び２１２となる絶縁膜から、周辺領域において、トランジスタのゲート電極の側面にサイドウォールを形成してもよい。
次に、絶縁層２１１及び２１２が形成されたシリコン基板２００上に、例えばシリコン酸化膜からなる絶縁膜を形成し、エッチング等により一部を除去することで、シリサイド化保護膜として機能する絶縁層４０１を形成する。これにより、絶縁層４０１の端部に段差５０２が形成される。
次に、さらにコバルトなどの高融点金属を堆積させ熱処理を行うことで、周辺領域の少なくとも一部において、シリコン基板２００に金属シリサイド領域４０２を形成する（図７（ｂ））。ここで、基板２００において、絶縁層４０１に覆われている部分には（金属元素の拡散によって形成される部分を除いて）金属シリサイド領域４０２は形成されない。よって、絶縁層４０１の端部と金属シリサイド領域４０２の端部は、平面視においてほぼ一致する。
続いて、絶縁層２１１、２１２、及び４０１が形成されたシリコン基板２００上に、例えばシリコン窒化膜を形成し、一部を除去することで、エッチングストップ膜として機能する絶縁層４０３を形成する。絶縁像４０３は、周辺領域の少なくとも一部に形成される。この際、シリコン窒化膜に続いて絶縁層４０１もエッチング等により一部が除去される（図７（ｃ））。絶縁層４０１及び４０３は、金属シリサイド領域４０２が露出されないように行われるため、絶縁層４０１と絶縁層４０３は、積層された部分を有する。これにより、絶縁層４０１及び４０３の端部に起因する段差５０３が形成される。
次に、シリコン酸化膜等の絶縁膜を形成し、パターニングせずウエハ全面でドライエッチングを行う、エッチバックを行うことにより、絶縁部材５１１、５１２及び５１３を形成する。絶縁部材５１１は、絶縁層２１１及び２１２の端部の側面に配され、絶縁部材５１２は、絶縁層４０３の、絶縁層４０１の端部に起因する段差５０２を形成する部分の側面に配されている。また、絶縁部材５０３は、絶縁層４０１及び４０３の端部の側面に配されている（図８（ａ））。なお、このときに画素領域および周辺領域のトランジスタのゲート電極の側面にも、絶縁部材５１１、５１２及び５１３と同じ絶縁膜から、サイドウォールが形成される構成としてもよい。
続いて、例えばシリコン酸化膜からなる絶縁膜を形成し、周辺領域において、平面視で金属シリサイド領域４０２と重なる一部を除去して開口を形成し、絶縁層２１３を形成する。このとき、絶縁層４０３がエッチングストッパ膜として機能する。次に、絶縁層４０３の、該開口と平面視で重なる部分をエッチング除去することで、金属シリサイド領域４０２が露出するように開口４１５を形成する（図８（ｂ））。
その後、例えばスパッタリングにより、タングステン等の導電材料からなる膜を形成し、パターニングを行うことで遮光層１０９を形成する（図８（ｃ））。遮光層１０９の、開口４１５においてシリコン基板２００と接続される部分がコンタクト部３０２となる。遮光層１０９は、実施形態１と同様に、電荷蓄積部１０２、段差５０１、５０２、及び５０３を覆い、周辺領域のコンタクト部３０２で、シリコン基板２００と電気的に接続される。
本実施形態においても絶縁層２１１、２１２、４０１、４０３のいずれかの端部に起因する段差を緩和するように、絶縁層端部の側面に少なくとも絶縁部材５１１、５１２、及び５１３のいずれかを形成する。これにより、絶縁層２１１、２１２、４０１、４０３及び絶縁部材の上に形成される遮光層１０９の導通不良を抑制することが出来る。
（第３実施形態）
本実施形態に係る撮像システムを説明する。本実施形態では、第１または第２実施形態に係る固体撮像装置の適用例として、撮像システムの例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファクシミリ、携帯電話、車載カメラ、観測衛星などがあげられる。図９に、本実施形態に係る撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図９において、撮像システムは、レンズの保護のためのバリア１００１、被写体の光学像を固体撮像装置１００４に結像させるレンズ１００２、レンズ１００２を通った光量を可変するための絞り１００３、メカニカルシャッタ１００５を備える。撮像システムは上述の第１または第２実施形態で説明した固体撮像装置１００４をさらに備え、固体撮像装置１００４はレンズ１００２により結像された光学像を画像データとして変換する。ここで、固体撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。
撮像システムはさらに信号処理部１００７、タイミング発生部１００８、全体制御・演算部１００９、メモリ部１０１０、記録媒体制御Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を備える。信号処理部１００７は固体撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する。タイミング発生部１００８は固体撮像装置１００４および信号処理部１００７に各種タイミング信号を出力する。全体制御・演算部１００９はデジタルスチルカメラ全体を制御し、メモリ部１０１０は画像データを一時的に記憶するためフレームメモリとして機能する。記録媒体制御Ｉ／Ｆ部１０１１は記録媒体に記録または読み出しを行う。
記録媒体１０１２は着脱可能な半導体メモリ等から構成され、撮像データの記録または読み出しを行う。外部Ｉ／Ｆ部１０１３は外部コンピュータ等と通信するためのインターフェースである。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１００４と、固体撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
（他の実施形態）
上述した実施形態は、本発明を実施するにあたっての具体例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されない。すなわち、本発明はその技術思想から逸脱することなく、様々な形で実施することができる。
１０１ 光電変換素子
１０２ 電荷保持部
１０９ 遮光層
４０２ 金属シリサイド領域
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
４０１ 絶縁層
４０２ 金属シリサイド領域
４０３ 絶縁層
４１３ 絶縁部材
４１４ 絶縁部材
５１１ 絶縁部材
５１２ 絶縁部材
５１３ 絶縁部材

Claims (21)

  1. 画素領域において、光電変換素子と、前記光電変換素子で生成された電荷が転送される電荷保持部と、を有する画素と、
    周辺領域において、前記画素からの信号を処理する周辺回路と、
    前記画素領域及び前記周辺領域に配され、前記周辺領域にあるコンタクト部において、基板と電気的に接続される遮光層と、
    平面視において前記電荷保持部と前記コンタクト部との間に側面を有し、前記平面視の平面に対して垂直な断面において前記基板と前記遮光層との間に配された第１絶縁層と、
    前記第１絶縁層の前記側面に配された第１絶縁部材と、
    を有し、
    前記第１絶縁層の上面と前記第１絶縁層の側面が成す角より、前記第１絶縁層の前記上面と前記第１絶縁部材の側面が成す角の方が大きくなるよう配され、
    前記遮光層の、前記平面視において前記第１絶縁部材と重なる部分は、前記第１絶縁部材の形状に倣った上面形状を有する固体撮像装置。
  2. 光電変換素子と、前記光電変換素子で生成された電荷が転送される電荷保持部と、を有する画素を有する画素領域と、
    前記画素からの信号を処理する周辺回路が配された周辺領域と、
    前記画素領域及び前記周辺領域に配され、前記周辺領域にあるコンタクト部において基板と電気的に接続される遮光層と、
    平面視において前記電荷保持部と前記コンタクト部との間に端部を有し、前記平面視の平面に対して垂直な断面において前記基板と前記遮光層との間に配された第１絶縁層と、
    前記第１絶縁層の前記端部の側面に配され、前記端部に起因する段差を緩和する第１絶縁部材と、
    を有し、
    前記遮光層の、前記平面視において前記第１絶縁部材と重なる部分は、前記第１絶縁部材の形状に倣った上面形状を有する固体撮像装置。
  3. 前記断面において、前記基板と、前記第１絶縁層の間に配された第２絶縁層を有することを特徴とする請求項１または２に記載の固体撮像装置。
  4. 前記第２絶縁層は、前記断面において、前記基板と前記第１絶縁層との間に端部を有し、
    前記第１絶縁層は、前記第２絶縁層の前記端部を覆い、前記第２絶縁層の端部に起因する段差を有し、
    前記第１絶縁層において前記段差を有する部分の側面に第２絶縁部材が配されていることを特徴とする請求項３に記載の固体撮像装置。
  5. 前記第２絶縁層は、前記断面において、前記第１絶縁層の端部と揃ったもう１つの端部を有し、
    前記第１絶縁部材は、前記第１絶縁層の前記端部の前記側面及び前記第２絶縁層の前記もう１つの端部の側面に配されていることを特徴とする請求項３または４に記載の固体撮像装置。
  6. 前記第１絶縁層は、前記遮光層が前記基板に電気的に接続されるための開口を前記周辺領域において有することを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
  7. 前記遮光層は、前記基板に形成されたシリサイド領域を介して前記基板に電気的に接続されていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記断面において、前記基板と前記第２絶縁層との間に配された第３絶縁層を有し、
    前記第３絶縁層は、前記第２絶縁層の前記もう１つの端部と揃った端部を有し、
    前記第３絶縁層は、前記平面視において前記電荷保持部を覆っていることを特徴とする請求項５乃至７のいずれか１項に記載の固体撮像装置。
  9. 前記遮光層の、前記平面視において前記第１絶縁層と重なる部分の膜厚が、前記第１絶縁層の前記端部の膜厚の２倍より小さいことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  10. 前記遮光層の、前記平面視において前記第１絶縁層と重なる部分の膜厚が、前記第１絶縁層の前記端部の膜厚より小さいことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  11. 請求項１乃至１０のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置が出力する信号を処理する信号処理部と、
    を有する撮像システム。
  12. 画素領域において、光電変換素子の半導体領域、電荷保持部の半導体領域、及びトランジスタのゲート電極が形成され、周辺領域においてトランジスタのゲート電極が形成された基板に、第１絶縁膜を形成し、
    前記第１絶縁膜の一部を除去して第１絶縁層を形成し、
    前記第１絶縁膜の一部の除去により生じた前記第１絶縁層の端部の側面に、前記端部に起因した段差を緩和する絶縁部材を形成し、
    前記電荷保持部の半導体領域、前記第１絶縁層の端部、及び前記絶縁部材を覆い、前記基板と前記周辺領域で電気的に接続される遮光層を形成し、
    前記遮光層の、平面視において前記絶縁部材と重なる部分は、前記絶縁部材の形状に倣った上面形状を有する
    固体撮像装置の製造方法。
  13. 前記絶縁部材は、前記端部を有する前記第１絶縁層の上に第２絶縁膜を形成し、前記第２絶縁膜をドライエッチングにより除去することで形成される請求項１２に記載の固体撮像装置の製造方法。
  14. 前記基板に第３絶縁膜を形成し、前記第３絶縁膜の一部を除去して第２絶縁層を形成し、
    前記第１絶縁膜は、前記第２絶縁層の上に形成され、
    前記第１絶縁膜の前記一部を除去する工程で、前記第２絶縁層の別の一部も除去される、請求項１３に記載の固体撮像装置の製造方法。
  15. 前記第３絶縁膜の前記一部を除去して少なくとも前記画素領域にある前記第２絶縁層を形成した後、前記第１絶縁膜の形成前に、少なくとも前記周辺領域に金属膜を形成し熱処理することで、前記周辺領域の少なくとも一部で金属シリサイド領域を形成する、請求項１４に記載の固体撮像装置の製造方法。
  16. 前記第１絶縁膜の形成前の前記第３絶縁膜の一部が除去される工程において、前記第３絶縁膜の除去される一部は、前記第３絶縁膜の、前記周辺領域の前記トランジスタの半導体領域の上の部分を含む、請求項１４または１５に記載の固体撮像装置の製造方法。
  17. 前記第３絶縁膜の形成前に前記基板に第４絶縁膜を形成する工程を更に有し、
    前記第３絶縁膜の一部が除去される工程において、前記第４絶縁膜の一部も除去されて第３絶縁層が形成され、
    前記一部の除去後も、前記第４絶縁膜は、前記光電変換素子の前記半導体領域を覆う、請求項１４乃至１６のいずれか１項に記載の固体撮像装置の製造方法。
  18. 前記第４絶縁膜の一部が除去される工程において、前記第４絶縁膜の除去される前記一部は、前記周辺領域に形成された前記第４絶縁膜であり、前記第４絶縁膜の屈折率は、前記第４絶縁膜の上に、前記第４絶縁膜と接して形成される絶縁膜とは異なる、請求項１７に記載の固体撮像装置の製造方法。
  19. 前記遮光層の形成前に、前記周辺領域において、前記第１絶縁層に開口を形成し、
    前記遮光層は、前記開口において前記基板と電気的に接続される、請求項１２乃至１８のいずれか１項に記載の固体撮像装置の製造方法。
  20. 前記遮光層の形成前に、
    前記電荷保持部の半導体領域、前記第１絶縁層、及び前記絶縁部材を覆う第５絶縁膜を形成し、
    前記第１絶縁層をエッチングストップ膜として、前記第５絶縁膜の一部を除去することで開口を形成する、
    請求項１乃至１８のいずれか１項に記載の固体撮像装置の製造方法。
  21. 前記第５絶縁膜の一部を除去することで前記開口を形成した後、
    前記開口において前記第１絶縁層の一部を除去することで、前記第１絶縁層に開口を形成し、
    前記遮光層は、前記開口において前記基板と接続される、
    請求項２０に記載の固体撮像装置の製造方法。
JP2016224382A 2016-11-17 2016-11-17 固体撮像装置、撮像システム、及び固体撮像装置の製造方法 Active JP6833470B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016224382A JP6833470B2 (ja) 2016-11-17 2016-11-17 固体撮像装置、撮像システム、及び固体撮像装置の製造方法
US15/807,320 US10461119B2 (en) 2016-11-17 2017-11-08 Solid-state imaging device, imaging system, and method for manufacturing solid-state imaging device
CN201711118602.7A CN108074945B (zh) 2016-11-17 2017-11-14 固态成像设备、成像系统和用于制造固态成像设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016224382A JP6833470B2 (ja) 2016-11-17 2016-11-17 固体撮像装置、撮像システム、及び固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018082098A true JP2018082098A (ja) 2018-05-24
JP6833470B2 JP6833470B2 (ja) 2021-02-24

Family

ID=62108713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016224382A Active JP6833470B2 (ja) 2016-11-17 2016-11-17 固体撮像装置、撮像システム、及び固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US10461119B2 (ja)
JP (1) JP6833470B2 (ja)
CN (1) CN108074945B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069526B2 (en) * 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
JP2021019058A (ja) 2019-07-18 2021-02-15 キヤノン株式会社 光電変換装置および機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289994A (ja) * 1997-04-14 1998-10-27 Denso Corp 光センサ集積回路装置
JP2007059834A (ja) * 2005-08-26 2007-03-08 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
JP2012248681A (ja) * 2011-05-27 2012-12-13 Canon Inc 固体撮像装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4652773B2 (ja) 2004-11-05 2011-03-16 パナソニック株式会社 増幅型固体撮像装置
JP2012094719A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2014022421A (ja) 2012-07-13 2014-02-03 Sony Corp 固体撮像素子及びその製造方法、並びに、電子機器
WO2014103150A1 (ja) 2012-12-28 2014-07-03 パナソニック株式会社 固体撮像装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289994A (ja) * 1997-04-14 1998-10-27 Denso Corp 光センサ集積回路装置
JP2007059834A (ja) * 2005-08-26 2007-03-08 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
JP2012248681A (ja) * 2011-05-27 2012-12-13 Canon Inc 固体撮像装置の製造方法

Also Published As

Publication number Publication date
CN108074945B (zh) 2022-03-08
JP6833470B2 (ja) 2021-02-24
US10461119B2 (en) 2019-10-29
US20180138234A1 (en) 2018-05-17
CN108074945A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
US8247306B2 (en) Solid-state image pickup device and a method of manufacturing the same
US8912578B2 (en) Solid-state image pickup device and image pickup system
JP5812692B2 (ja) 固体撮像装置の製造方法
JP5717357B2 (ja) 光電変換装置およびカメラ
US20100295107A1 (en) Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP5441382B2 (ja) 光電変換装置及び光電変換装置の製造方法
US9412778B2 (en) Semiconductor device, solid-state image sensor, methods of manufacturing the same, and camera
US10381389B2 (en) Solid state imaging device, manufacturing method of solid state imaging device, and imaging system
US20220246666A1 (en) Imaging element and imaging device
US10475841B2 (en) Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
US9608033B2 (en) Solid-state image sensor, method of manufacturing the same, and camera
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
US10304895B2 (en) Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same
JP5563257B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6711597B2 (ja) 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム
US10461119B2 (en) Solid-state imaging device, imaging system, and method for manufacturing solid-state imaging device
JP5700945B2 (ja) 光電変換装置及びその製造方法
JP6039773B2 (ja) 固体撮像装置の製造方法
JP4815769B2 (ja) 固体撮像装置及びその製造方法
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
JP2010056245A (ja) 半導体撮像素子及びその製造方法、電子機器
JP2010182790A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP2011238953A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210203

R151 Written notification of patent or utility model registration

Ref document number: 6833470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151