JP5693060B2 - 固体撮像装置、及び撮像システム - Google Patents

固体撮像装置、及び撮像システム Download PDF

Info

Publication number
JP5693060B2
JP5693060B2 JP2010149484A JP2010149484A JP5693060B2 JP 5693060 B2 JP5693060 B2 JP 5693060B2 JP 2010149484 A JP2010149484 A JP 2010149484A JP 2010149484 A JP2010149484 A JP 2010149484A JP 5693060 B2 JP5693060 B2 JP 5693060B2
Authority
JP
Japan
Prior art keywords
substrate
solid
imaging device
state imaging
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010149484A
Other languages
English (en)
Other versions
JP2012015277A (ja
Inventor
小林　昌弘
昌弘 小林
下津佐　峰生
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010149484A priority Critical patent/JP5693060B2/ja
Priority to PCT/JP2011/003570 priority patent/WO2012001916A1/en
Priority to US13/807,084 priority patent/US9252169B2/en
Publication of JP2012015277A publication Critical patent/JP2012015277A/ja
Application granted granted Critical
Publication of JP5693060B2 publication Critical patent/JP5693060B2/ja
Priority to US14/992,234 priority patent/US9899449B2/en
Priority to US15/868,804 priority patent/US10304899B2/en
Priority to US16/393,662 priority patent/US11102440B2/en
Priority to US17/390,605 priority patent/US20210360186A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、固体撮像装置に関する発明であり、特にパッド部に関する発明である。
デジタルスチルカメラやカムコーダなどに用いられるＣＣＤ型や増幅型の固体撮像装置においては、高精細の画像を得るためにその画素の微細化が求められている。しかし、画素を微細にすればするほど、画素に含まれる光を検出するための光電変換素子の受光面積が小さくなり、感度が低下してしまう。
特許文献１には、増幅型であるＣＭＯＳ型の固体撮像装置において、光電変換素子の受光面積を確保するため、光電変換素子と転送トランジスタを配した第１基板と、他の回路を配した第２基板とを接合して固体撮像装置を形成する構成が開示されている。
また、特許文献１の固体撮像装置においては、第２基板を貫通した接続部が入出力パッドと接続し、第２基板の裏面側から入出力パッドの接続を行っている。この入出力パッドは、第２基板を研磨して接続部を露出した後、形成されている。
特開２００６−１９１０８１号公報
しかし、特許文献１には入出力パッドが第１基板の回路へと直接接続している構成が開示されている。このような構成においては、入出力パッドに接続する外部端子からの外来ノイズが第１基板の回路に与えられてしまうため、回路の誤動作が生じてしまう可能性がある。更に、第１基板には光電変換素子が配置されており、外来ノイズの混入は画像信号として影響を与えてしまう可能性がある。
そこで、本発明においては、パッドからの外来ノイズの光電変換素子への混入を低減することを目的とする。
本発明の固体撮像装置は、光電変換素子が配された第１基板と、前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路及び制御回路を含む周辺回路の少なくとも一部に含まれるトランジスタが配された第２基板と、前記第１基板と前記第２基板の間に配された配線構造と、を有する固体撮像装置において、前記固体撮像装置は、前記光電変換素子で生じた電荷に基づく信号を前記固体撮像装置の外部へ出力する、あるいは、前記周辺回路部を駆動するための電圧が前記固体撮像装置の外部から入力されるパッドと、前記パッドに前記配線構造を介して接続された保護ダイオード回路と、を有し、前記保護ダイオード回路は前記第１基板ではなく前記第２基板に配されていることを特徴とする。
本発明の固体撮像装置によって、パッドからの外来ノイズが光電変換素子へ混入することを低減することが可能となる。
実施例１における固体撮像装置の断面模式図である。 実施例１における固体撮像装置の平面模式図である。 実施例１における固体撮像装置の回路図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例２における固体撮像装置の断面模式図である。 実施例３における固体撮像装置の断面模式図、及びその製造方法を説明する断面模式図である。 実施例４における固体撮像装置の断面模式図である。 保護ダイオードの回路図及び平面模式図である。 保護ダイオードの回路図である。
本発明の固体撮像装置は、光電変換素子が主面に配された第１基板と、第１配線構造と、周辺回路部の少なくとも一部が主面に配された第２基板と、第２配線構造とを有する。本発明の固体撮像装置において、第１基板と、第１配線構造と、第２配線構造と、第２基板がこの順に配置されている。そして、本発明の固体撮像装置はパッドと保護ダイオード回路とを有し、保護ダイオード回路が第２基板に配置されている。このような構成によって、外部端子からの外来ノイズの混入を低減し、後段の回路を保護することが可能である。更に、外部端子からの外来ノイズがより光電変換素子に混入することを抑制することが可能となる。
以下、本発明について図面を用いて詳細に説明を行う。なお、実施例の説明において、第１基板の主面及び第２基板の主面とはトランジスタが形成される基板表面である。該主面と対向する反対側の面が、第１基板の裏面及び第２基板の裏面である。また、上方向は裏面から主面に向かう方向とし、下方向及び深さ方向は基板の主面から裏面に向かう方向とする。
（実施例１）
本発明の実施例１について、図１から図６を用いて説明する。
まず、図３を用いて実施例１の固体撮像装置の回路を説明する。本実施例では、信号電荷が、例えば電子の場合について説明を行う。図３の固体撮像装置は、複数の光電変換素子が配列した画素部３０１と、画素部３０１からの信号を読み出す駆動のための制御回路や読み出した信号を処理する信号処理回路を含む周辺回路を有する周辺回路部３０２とを有する。
画素部３０１は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７が複数配置されている。少なくとも１つの光電変換素子３０３を含む構成を画素とする。本実施例の１つの画素は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７を含む。光電変換素子３０３のアノードは接地している。転送トランジスタ３０４のソースは光電変換素子３０３のカソードと接続しており、転送トランジスタ３０４のドレイン領域は増幅トランジスタ３０６のゲート電極と接続している。この増幅トランジスタ３０６のゲート電極と同一のノードをノード３０５とする。リセットトランジスタはノード３０５に接続し、ノード３０５の電位を任意の電位（例えば、リセット電位）に設定する。ここで、増幅トランジスタ３０６はソースフォロア回路の一部であり、ノード３０５の電位に応じた信号を信号線ＲＬに出力する。ノード３０５はフローティングディフュージョンとも称される場合がある。
周辺回路部３０２は、画素部３０１以外の領域を示している。周辺回路部３０２は、読み出し回路や制御回路を含む周辺回路が配置されている。周辺回路は、画素部３０１のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路ＶＳＲを有する。また、周辺回路は、画素部３０１から出力された信号を保持し、増幅や加算やＡＤ変換などの信号処理を行う読み出し回路ＲＣを有する。また、周辺回路は、読み出し回路ＲＣから信号を順次出力するタイミングを制御する制御回路である水平走査回路ＨＳＲを有する。
ここで、実施例１の固体撮像装置は２つの部材が張り合わされることによって構成されている。２つの部材とは、第１の基板１０１を有する第１部材３０８と第２の基板１２１を有する第２部材３０９である。第１基板には画素部３０１の光電変換素子３０３と、転送トランジスタ３０４とが配されており、第２基板には画素部３０１の増幅トランジスタ３０６と、リセットトランジスタ３０７と、周辺回路部３０２とが配されている。第２部材３０９の周辺回路部３０２から第１部材３０８の転送トランジスタ３０４のゲート電極への制御信号は、接続部３１０を介して供給される。接続部３１０の構成については後述する。第１部材３０８の光電変換素子３０３にて生じた信号は、転送トランジスタ３０４のドレイン領域、即ちノード３０５に読み出される。ノード３０５は、第１部材３０８に配された構成と第２部材３０９に配された構成とを含む。
このような構成によって、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子３０３の面積を大きくすることが可能となり感度の向上させることが可能となる。また、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子の面積を同一とするならば、光電変換素子３０３を多く設けることが可能となり、多画素化が可能となる。なお、第１基板には少なくとも光電変換素子が配置されていればよく、第１基板に増幅トランジスタ３０６が配置されていてもよい。また、転送トランジスタを設けず、光電変換素子と増幅トランジスタのゲート電極とが接続する構成であってもよい。本発明は、第１基板に配置される素子は任意に選定可能であり、画素回路構成も任意に選択可能である。
このような固体撮像装置の具体的な平面レイアウトを、図２の固体撮像装置の平面模式図を用いて説明する。図２（Ａ）は第１部材３０８、即ち第１基板（１０１）における平面レイアウトを示し、図２（Ｂ）は第２部材３０９、即ち第２基板（１２１）の平面レイアウトを示している。
図２（Ａ）において、第１部材３０８には、複数の光電変換素子が配列した画素部３０１Ａと、パッド３１３が配されたパッド部３１２Ａ、とが配されている。画素部３０１Ａには、図３における光電変換素子３０３と転送トランジスタ３０４と接続部３１０、３１１とが複数配されている。また、パッド３１３と平面的に同一位置に第２部材３０９との接続のための接続部３１４Ａが配されている。パッド３１３には外部端子が接続される。パッド３１３は固体撮像装置に複数配置されており、光電変換素子で生じた電荷に基づく信号（画像信号）を出力するパッドや、外部から供給される周辺回路を駆動するための電圧などが入力されるパッドが含まれる。
次に、図２（Ｂ）において、第２部材３０９には、画素部３０１Ｂと周辺回路部３０２とパッド部３１２Ｂとが配されている。画素部３０１Ｂには画素回路の一部が配されており、図３における増幅トランジスタ３０６とリセットトランジスタ３０７と接続部３１０と接続部３１１とが複数配置されている。周辺回路部３０２には周辺回路の一部が配されており、水平走査回路ＨＳＲ、垂直走査回路ＶＳＲ、読み出し回路ＲＣとが配されている。パッド部３１２Ｂには、第１部材との接続のための接続部３１４Ｂと保護ダイオード回路３１５とが配されている。保護ダイオード回路３１５が配置されることで、外部端子からの外来ノイズの混入を低減することが可能となる。また、誤入力やサージ電圧に対して、後段の回路を保護することが可能となる。そして、第２部材３０９に保護ダイオード回路３１５を配置することで、光電変換素子への外来ノイズの伝達を低減することが可能となる。
そして、図２（Ａ）及び図２（Ｂ）に示した平面レイアウトを有する第１部材３０８と第２部材３０９とが張り合わされて本実施例の固体撮像装置を構成している。具体的には、画素部３０１Ａと画素部３０１Ｂとが重なるように配置される。そして、接続部３１４Ａと接続部３１４Ｂとが接続し、第１部材の接続部３１０、接続部３１１と第２部材の接続部３１０、接続部３１１とが接続する。なお、図２では、第２部材３０９の周辺回路部３０２Ｂに対応する第１部材３０８の領域を周辺回路部３０２Ａで示している。周辺回路部３０２Ａには走査回路の一部、即ち周辺回路の一部を配置してもよい。
ここで、保護ダイオード回路３１５の構成について、図１０及び図１１を用いて説明する。図１０（Ａ）はある保護ダイオード回路を説明する回路図であり、図１０（Ｂ）はそれに対応する平面レイアウトを説明する図面である。また、図１１は、図１０とは異なる構成を有する保護ダイオード回路を示す回路図である。図１１の保護ダイオード回路についての平面レイアウトについては、説明を省略する。本実施例において、図２に示される複数の保護ダイオード回路３１５には、図１０、図１１（Ａ）及び図１１（Ｂ）に示した保護ダイオード回路を適宜選択して設けている。
図１０（Ａ）に示す保護ダイオード回路は、入力ＩＮと出力ＯＵＴと２つの抵抗（第１抵抗１４７と第２抵抗１４８とする）と２つのダイオード（第１ダイオード１４５と第２ダイオード１４６とする）を有する。保護ダイオード回路においては、入力と第１抵抗１４７の１端子が接続し、第１抵抗１４７の別の１端子が第１ダイオード１４５のアノード、第２ダイオード１４６のカソード、及び第２抵抗１４８の１端子と接続している。そして、第２抵抗１４８のもう１つの端子が出力と接続する構成となっている。つまり、ノード１４９において、第１抵抗１４７の別の１端子、第１ダイオード１４５のアノード、第２ダイオード１４６のカソード、及び第２抵抗１４８の１端子が接続している。第１ダイオード１４５のカソードは所定の電圧（ＶＤＤ）に接続され、第２ダイオード１４６のアノードは所定の電圧と異なる別の電圧（ＶＳＳ）に接続される。ここで、電圧の関係はＶＤＤ＞入力ＩＮの電圧＞ＶＳＳである。また、ＶＳＳはＶＤＤよりも低い電圧であればよく、図１０（Ａ）の回路記号で示すように、接地（ＧＮＤ）であってもよい。
このような回路形式を取ることで、例えば入力ＩＮにＶＤＤと第１ダイオード１４５における順方向の電圧降下の和よりも大きな電圧が入力された場合には、第１ダイオード１４５に順方向バイアスがかかり、ノード１４９からＶＤＤへ電流が流れる。そのため後段の回路へは、ＶＤＤと第１ダイオード１４５における順方向の電圧降下の和よりも大きな電圧が印加されることを防ぐことが可能となる。また、入力ＩＮにＶＳＳと第２ダイオード１４６における順方向の電圧の差よりも小さな電圧が入力された場合には、第２ダイオード１４６に順方向バイアスがかかり、ＶＳＳからノード１４９へ電流が流れる。そのため後段の回路へは、ＶＳＳと第２ダイオード１４６における順方向の電圧の差よりも小さな電圧が印加されることを防ぐことが可能となる。なお、抵抗１４７、１４８は入力された電圧を電圧降下させ、後段へ印加される電圧の絶対値を小さくさせる効果がある。
次に、対応する平面図は図１０（Ｂ）である。コンタクトは四角で示している。コンタクトはコンタクト層に含まれる。まず、保護ダイオード回路には素子分離構造１３６が配されている。配線層１３０に含まれる配線からなる入力ＩＮが、ゲート電極層１２８に含まれる配線からなる第１抵抗１４７とコンタクトで接続されている。第１抵抗１４７の他方の端子はコンタクトを介して配線層１３０の配線１５０と接続されている。配線１５０は、第１ダイオード１４５のアノードを構成するｐ型半導体領域９０２とコンタクトを介して接続し、第２ダイオード１４６のカソードを構成するｎ型半導体領域９０３とコンタクトを介して接続する。そして、配線１５０はゲート電極層１２８に含まれる配線からなる第２抵抗１４８とコンタクトを介して接続する。つまり、図１０（Ａ）のノード１４９は、図１０（Ｂ）の配線１５０、第１抵抗１４７、第２抵抗１４８、ｐ型半導体領域９０２、ｎ型半導体領域９０３、及びそれらを接続するコンタクトによって構成されている。そして、第１ダイオード１４５のカソードを構成するｎ型半導体領域９０１は、配線層１３０に含まれ、かつ所定の電圧（ＶＤＤ）を供給する配線ＶＤＤと複数のコンタクトを介して接続される。第２ダイオード１４６のアノードを構成するｐ型半導体領域９０４は、配線層１３０に含まれ、かつ所定の電圧（ＶＳＳ）を供給する配線ＶＳＳと複数のコンタクトを介して接続される。ここで、各ダイオードは素子分離構造１３６によって囲まれており、例え入力された信号による変動が生じたとしても、他の回路への影響を低減することが可能となる。また、半導体領域間の耐圧を向上させるため、アノードとカソードを構成する半導体領域とそれらに電圧を供給するためのコンタクトとの間にも素子分離構造１３６を設けている。
図１１（Ａ）の保護ダイオード回路は入力ＩＮ、出力ＯＵＴ、及び１つのダイオード１１０１からなり、ダイオード１１０１のアノードが入力ＩＮ及び出力ＯＵＴに接続し、カソードが所定の電圧（ＶＤＤ）に接続されている。図１１（Ｂ）の保護ダイオード回路は入力ＩＮ、出力ＯＵＴ、及び１つのダイオード１１０２からなり、ダイオード１１０２のカソードが入力ＩＮ及び出力ＯＵＴに接続し、アノードが所定の電圧（ＶＤＤよりも低い電圧ＶＳＳ）に接続されている。
本実施例において、図１１（Ａ）の保護ダイオード回路は所定の電圧（ＶＤＤよりも低い電圧のＶＳＳ）を入力するパッドに対応して配置される。図１１（Ｂ）の保護ダイオード回路は所定の電圧（ＶＳＳよりも高い電圧のＶＤＤ）を入力するパッドに対応して配置される。図１０の保護ダイオード回路は他の信号を入力あるいは出力するパッドに対応して配置される。もちろん、本実施例の保護ダイオード回路３１５には上記３種類の保護ダイオード回路とは異なる構造を適用することも可能である。例えば、抵抗１４７、１４８が金属配線の抵抗のみで形成される構成や、抵抗１４７、１４８を設けない構成や、ＶＳＳがＧＮＤ以外に接続されている場合もある。
次に、図２及び図３に示した固体撮像装置の断面模式図を図１を用いて説明する。図１では図２、図３と同一の構成には同一の符号を付し、説明を省略する。
第１部材３０８は、第１配線構造１４９と第１基板１０１とを有する。第１基板１０１は例えばシリコン半導体基板であり、主面１０２と裏面１０３とを有する。第１基板の主面１０２にはトランジスタが配置されている。第１配線構造１４９は、層間絶縁膜１０４〜１０６と、ゲート電極や配線を含むゲート電極層１０７と、複数の配線を含む配線層１０９、１１１と、複数のコンタクトあるいはビアを含むコンタクト層１０８、１１０とを有する。ここで第１配線構造１４９に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。なお、第１配線構造１４９の配線層１１１は、接続部を含む。
第１部材３０８の画素部３０１において、第１基板１０１には、光電変換素子を構成するｎ型半導体領域１１２と、転送トランジスタのドレインであるｎ型半導体領域１１４と、素子分離構造１１９とが配されている。転送トランジスタはｎ型半導体領域１１２とｎ型半導体領域１１４と、ゲート電極層１０７に含まれるゲート電極１１３とで構成される。ここで、ｎ型半導体領域１１２で蓄積された電荷は、ゲート電極１１３によって、ｎ型半導体領域１１４に転送される。ｎ型半導体領域１１４に転送された電荷に基づく電位はコンタクト層１０８のコンタクト、配線層１０９の配線、コンタクト層１１０のビア、配線層１１１の配線を介して、第２部材３０９へと伝達される。この配線層１１１の配線は、接続部３１１を構成する。なお、光電変換素子は更にｐ型半導体領域を有する埋込みフォトダイオードであってもよく、フォトゲートであってもよく、適宜変更可能である。
画素部３０１の第１基板１０１の裏面１０３側には、平坦化層１１５、複数のカラーフィルタを含むカラーフィルタ層１１６、平坦化層１１７、複数のマイクロレンズを含むマイクロレンズ層１１８がこの順に配置されている。図１において、複数のカラーフィルタ及び複数のマイクロレンズはそれぞれが１つの光電変換素子に対応して、すなわち画素毎に配置されているが、複数画素に対して１つずつ設けられていてもよい。本実施例の固体撮像装置は、このマイクロレンズ層１１８側から光が入射し光電変換素子が受光する、所謂、裏面照射型の固体撮像装置である。
第１部材３０８のパッド部３１２には、パッド３１３と、外部端子と接続させるためのパッド３１３を露出する開口１００とが配されている。また、パッド３１３から入力された電圧を第２部材３０９に伝達する接続部３１４Ａが配置されている。なお、第１部材３０８において、第２部材３０９の周辺回路部３０２に対応する領域には、図１に示したように任意の回路素子１２０を設けている。
第２部材３０９は、第２配線構造１５０と第２基板１２１とを有する。第２基板１２１は例えばシリコン半導体基板であり、主面１２２と裏面１２３とを有する。第２基板の主面１２２にはトランジスタが配置される。第２配線構造１５０は、層間絶縁膜１２４〜１２７と、ゲート電極や配線を含むゲート電極層１２８と、複数の配線を含む配線層１３０、１３２、１３４と、複数のコンタクトあるいはビアを含むコンタクト層１２９、１３１、１３３とを有する。ここで第２配線構造１５０に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。なお、配線層１３４は、接続部を含む。
第２部材３０９の画素部３０１において、第２基板１２１には、画素回路を構成する増幅トランジスタを構成するウエル１３５と、増幅トランジスタのソース・ドレイン領域を構成するｎ型半導体領域１３８と、素子分離構造１３６とが配されている。増幅トランジスタは、ウエル１３５に配され、ゲート電極層１２８に含まれるゲート電極１３７と、ソース・ドレイン領域を構成するｎ型半導体領域１３８とで構成される。ここで、第１部材３０８の接続部３１１と増幅トランジスタのゲート電極１３７とは、配線層１３４の配線、コンタクト層１３３のビア、配線層１３２の配線、コンタクト層１３１のビア、配線層１３０の配線、コンタクト層１２９のコンタクトとを介して接続される。ここで、図３のノード３０５は、図１のｎ型半導体領域１１４と、配線層１０９、１１１、１３４、１３２、１３０の配線と、コンタクト層１０８、１１０、１３３、１３１、１２９のコンタクトあるいはビアと、ゲート電極１３７と、から構成される。画素部３０１の他の回路（例えば、リセットトランジスタ）は不図示である。
次に、第２部材３０９の周辺回路部３０２には、水平走査回路や垂直走査回路等の制御回路や読み出し回路を含む周辺回路の少なくとも一部が配置されている。図１では、周辺回路に含まれる任意の回路におけるｎ型のトランジスタとｐ型のトランジスタを示している。ゲート電極層１２８に含まれるゲート電極１４０と、ｎ型のソース・ドレイン領域１４１とからなるｎ型トランジスタがｐ型のウエル１３９に配置されている。そして、ゲート電極層１２８に含まれるゲート電極１４３と、ｐ型のソース・ドレイン領域を構成するｐ型半導体領域１４４と、を有するｐ型トランジスタがｎ型のウエル１４２に配置されている。
そして、第２部材３０９のパッド部３１２には、第１部材３０８のパッド３１３からの信号を入力するための保護ダイオード回路３１５と、第１部材３０８と接続するための接続部３１４Ｂとが配置されている。この保護ダイオード回路３１５は図１０の構成を有している。つまり、半導体領域から構成される２つのダイオード１４５、１４６と、ゲート電極層１２８からなる２つの抵抗１４７、１４８とを含む。図１０（Ｂ）における入力ＩＮ、出力ＯＵＴ、配線１５０は、図１に示す配線構造の配線層１３０を構成する配線からなる。また、図１０（Ｂ）における第１抵抗１４７及び第２抵抗１４８の配線は、図１に示すゲート電極層１２８を構成する配線からなる。また、保護ダイオード回路３１５は、外部端子と接続するパッド３１３と周辺回路部３０２の回路との間には保護ダイオード回路３１５が配置されている。このような構成によって外部端子からの外来ノイズを抑制することが可能となる。
そして、本実施例の固体撮像装置においては、第１基板１０１の主面１０２と第２基板１２１の主面１２２とが、第１、第２配線構造を介して向かい合う向きに配置されている（対向配置）。つまり、第１基板、第１配線構造、第２配線構造、第２基板の順に配置されている。また、第１配線構造１４９の上面と、第２配線構造１５０の上面とが、接合面Ｘにおいて張り合わされているとも言える。つまり、第１部材３０８と第２部材３０９とが接合面Ｘにて接合されている。接合面Ｘは、第１配線構造１４９の上面と第２配線構造１５０の上面とで構成される。ここで、張り合わせるとは、間にマイクロボンディングなどの接続部材を利用してもよく、また金属接合を利用してもよい。
そして、外部と信号のやりとりを行うための固体撮像装置のパッド３１３が第２部材３０９の主面１２２の上部に配置され、第１部材３０８側に開口１００が設けられている。そして、第１基板および第２基板の端面からパッド３１３よりも内側に保護ダイオード回路３１５が配置される。このような構成によって、第２部材３０９には開口を設ける必要がないため、第２部材３０９の周辺回路部への水分の浸入を低減することが可能となる。また、本実施例では、第１部材３０８のパッド部に近接して配置される素子の数は、第２部材３０９のパッド部に近接して配置される素子の数より少なくすることが容易である。そして、第１部材３０８のパッド部に近接して配置される素子は、第２部材３０９のパッド部に近接して配置される素子よりも距離を離すことが可能となる。よって、パッドのための開口１００からの水分が素子へ与える影響をより低減することが可能である。また、第１部材３０８の裏面側に配置されることにより、パッド３１３への端子の接続が容易となり、接続不良が低減される。
また、保護ダイオード回路３１５が第２部材３０９、即ち第２基板１２１に形成されている。仮に、保護ダイオード回路３１５を第１基板１０１に配された場合には、パッド３１３から誤入力や外来ノイズの混入が生じた場合にアナログ回路である光電変換素子に外来ノイズが混入してしまう恐れがある。つまり、本発明の保護ダイオード回路の構成によって、外来ノイズを抑制した固体撮像装置を得ることが可能となる。
次に、本実施例の固体撮像装置の製造方法を、図４〜６を用いて説明する。図４は第１部材３０８の製造工程を示す断面模式図であり、図５は第２部材３０９の製造工程を示す断面模式図であり、図６は第１部材３０８と第２部材３０９とを接合した後の製造工程を示す断面模式図である。
図１の第１部材３０８の製造工程を、図４を用いて説明する。図４においては、後に図１の第１部材３０８になる構成を３０８’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、周辺回路の一部である回路素子１２０になる部分を３０４’、３０２’、３１２’、１２０’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０２と裏面４０３を有する厚みＤ３の半導体基板４０１を用意する。半導体基板４０１は例えばシリコン半導体基板である。半導体基板４０１に、素子分離構造１１９を形成する。素子分離構造１１９は、シリコン酸化膜などの絶縁体を含み、例えばＬＯＣＯＳやＳＴＩ構造を有する。そして、半導体基板４０１に任意の導電型のウエル（不図示）を形成する。その後、光電変換素子やトランジスタを構成するｎ型半導体領域１１２、１１４、及びｐ型半導体領域（不図示）を形成する。また、転送トランジスタのゲート電極１１３を含むゲート電極を含むゲート電極層１０７を形成する。ゲート電極層は例えば、ポリシリコン層の堆積及びパターニングによって形成され、ゲート電極のみではなく配線をも含みうる。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ａ）の構成が得られる。
次に、半導体基板４０１の主面４０２上に配線構造を形成する。配線構造は、層間絶縁膜１０４’、１０５、１０６と、コンタクト層１０８、１１０と、配線層１０９、１１１と、を有する。ここで、層間絶縁膜１０４’は、後に図１の層間絶縁膜１０４となる。層間絶縁膜１０４’はゲート電極層１０７を覆い、コンタクト層１０８は層間絶縁膜１０４’に配され、配線層１０９は層間絶縁膜１０４’上に配されている。また、層間絶縁膜１０５は配線層１０９を覆い、コンタクト層１１０は層間絶縁膜１０５に配され、配線層１１１は層間絶縁膜１０５上に配され、層間絶縁膜１０６は層間絶縁膜１０５上に配され且つ配線層１１１の配線が露出するような開口を有する。配線構造の上面は、層間絶縁膜１０６の上面及び配線層１１１の上面により形成される。
ここで、層間絶縁膜はシリコン酸化膜やシリコン窒化膜、あるいは有機樹脂等で形成され、配線層はアルミニウムを主成分とする配線や銅を主成分とする配線からなる。コンタクトは例えばタングステンで形成され、ビアはタングステン、あるいは銅を主成分とする配線と一体に形成されうる。ここで、配線層１１１は接続部３１４Ａ及び３１１Ａを含み、銅を主成分とする配線から構成される。また、配線層１０９はパッド３１３を含み、アルミニウムを主成分とする配線から構成される。これら配線層、コンタクト層、層間絶縁膜の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ｂ）の構成が得られる。図４（Ｂ）において、符号１０４’、１０５、１０６、１０８〜１１１は後に図１における第１配線構造１４９となる。また、接続部３１１Ａは後に接続部３１１を構成する。
次に、図１の第２部材３０９の製造工程を、図５を用いて説明する。図５においては、後に図１の第２部材３０９となる構成を３０９’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、保護ダイオード回路３１５になる部分を３０４’、３０２’、３１２’、３１５’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０５と裏面４０６を有する厚みＤ４の半導体基板４０４を用意する。そして、半導体基板４０４にＬＯＣＯＳやＳＴＩ構造を用いて素子分離構造１３６を形成する。また、半導体基板４０４にｐ型のウエル１３５、１３９やｎ型のウエル１４２を形成する。その後、トランジスタを構成するソース・ドレイン領域となりうるｎ型半導体領域１３８、１４１、及びｐ型半導体領域１４４や、ダイオードを構成する半導体領域を形成する。そして、トランジスタのゲート電極１３７、１４０、１４３及び配線（抵抗）を含むゲート電極層１２８をポリシリコン層の堆積及びパターニングによって形成する。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ａ）の構成が得られる。
次に、半導体基板４０４の主面４０５上に配線構造を形成する。配線構造は、層間絶縁膜１２４〜１２７と、コンタクト層１２９、１３１、１３３と、配線層１３０、１３２、１３４とを有する。層間絶縁膜１２４はゲート電極層１２８を覆い、コンタクト層１２９は層間絶縁膜１２４に配され、配線層１３０は層間絶縁膜１２４上に配されている。また、層間絶縁膜１２５は配線層１３０を覆い、コンタクト層１３１は層間絶縁膜１２５に配され、配線層１３２は層間絶縁膜１２５上に配され、層間絶縁膜１２６は配線層１３２を覆い層間絶縁膜１２５上に配される。そして、コンタクト層１３３は層間絶縁膜１２６に配され、配線層１３４は層間絶縁膜１２６上に配され、層間絶縁膜１２７は層間絶縁膜１２６上に配され、且つ配線層１３４の配線を露出する開口を有する。配線構造の上面は、層間絶縁膜１２７の上面及び配線層１３４の上面により形成される。
ここで、層間絶縁膜はシリコン酸化膜である。シリコン窒化膜、あるいは有機樹脂等で形成されていてもよい。配線層はアルミニウムを主成分とする配線や銅を主成分とする配線からなる。ここで、配線層１３４は接続部３１４Ｂ及び３１１Ｂを含み、銅を主成分とする配線から構成される。これら配線層、コンタクト層、層間絶縁膜の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ｂ）の構成が得られる。図５（Ｂ）において、符号１２４〜１２７、１２９〜１３４等は後に図１における第１配線構造１５０となる。また、接続部３１１Ｂは後に接続部３１１を構成する。
このような図４（Ｂ）及び図５（Ｂ）に示した第１部材３０８’と第２部材３０９’とを、互いの半導体基板の主面４０２及び主面４０５とが向かい合うように張り合わせる。つまり、第１部材３０８’の配線構造の最上面と第２部材３０９’の配線構造の最上面とが接合される。ここで、接続部３１１及び接続部２０９Ａ及び２０９Ｂは銅を主成分とする配線から構成されているため、張り合わせの際は銅の金属接合によって行うことが可能である。
第１部材３０８’と第２部材３０９’とが接合された後に、第１部材３０８’の半導体基板４０１の裏面４０３側を薄膜化する。薄膜化は、ＣＭＰ（化学的機械研磨）やエッチングによって行うことが可能である。そして、半導体基板４０１は半導体基板４０７となり、厚みがＤ３からＤ１（Ｄ１＜Ｄ３）となる（図６（Ａ））。このように半導体基板４０１を薄膜化し半導体基板４０７とすることで、後に入射光が光電変換素子に効率良く入射することを可能にする。また、この時、半導体基板４０７の厚みＤ１＜半導体基板４０４の厚みＤ４となる。
次に、半導体基板４０７の裏面４０８に、樹脂からなる平坦化層４０９、カラーフィルタ層４１０、樹脂からなる平坦化層４１１、マイクロレンズ層４１２をこの順に形成する。これら平坦化層、カラーフィルタ層、マイクロレンズ層の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。ここでマイクロレンズ層はパッド部となる３１２’の領域まで形成されていてもよい。以上の工程によって、図６（Ｂ）の構成が得られる。
そして、パッド３１３を露出するための開口１００を形成する。ここでは、フォトリソグラフィ技術を用いてマイクロレンズ層４１２の上に任意の開口を有するフォトレジストマスクを設ける。そして、ドライエッチング技術を用いて、マイクロレンズ層４２１、平坦化層４１１、カラーフィルタ層４１０、平坦化層４０９、半導体基板４０７及び層間絶縁膜１０４’を除去し、パッド３１３を露出させる開口１００を形成する。
そして、マイクロレンズ層１１８、平坦化層１１７、１１５、カラーフィルタ層１１６、第１基板１０１及び層間絶縁膜１０４が形成される。以上のようにして、図１の構成となる。なお、図６（Ｂ）の半導体基板４０４、主面４０５、裏面４０６、厚さＤ４は、図１の第２基板１２１、主面１２２、裏面１２３、厚さＤ２と対応している。
ここで、厚さＤ４とＤ２とは変化がないが、半導体基板４０４の薄膜化を行い厚さＤ２＜Ｄ４となるようにしてもよい。薄膜化によって、工程が増えるが固体撮像装置としての小型化が可能となる。
以上のように、パッドを露出させるためのエッチングを薄膜化された半導体基板４０７の裏面４０８側から行うことで、パッド形成のエッチングに要する時間を短縮することが可能となる。また、パッド３１３は配線層１０９の配線と同一工程で形成可能であり、工数が削減可能である。そして、パッド３１３は本実施例のように外部端子との接続抵抗を低減するためにアルミニウムを主成分とする金属からなることが好ましい。なお、エッチングの際には、パッド３１３がエッチングストッパとしても機能することが可能である。
本発明は本実施例の製造方法において説明した工程に限定されるものではなく、工程順が変更されていてもよい。また、第１部材３０８と第２部材３０９の製造順番については適宜設定可能である。更には、第１部材３０８と第２部材３０９とを購入し、張り合わせて形成することも可能である。なお、半導体基板４０１、４０２にはＳＯＩ基板を適用することも可能である。
また、本実施例においては、第１基板１０１よりも第２基板１２１の方が厚い。このような厚い基板に保護ダイオード回路３１５を設けることで、外来ノイズによる基板の電圧変動の伝播が小さくなり、外来ノイズの影響を低減することが可能となる。
（実施例２）
本発明の実施例２について、図７を用いて説明する。図７（Ａ）及び図７（Ｂ）は固体撮像装置の断面模式図であり、それぞれ図１に対応する図面である。図７において図１と同様の構成については同一の符号を付し、説明を省略する。
本実施例において、実施例１と異なる構成は、図７（Ａ）における開口７００及びパッド７０１と、図７（Ｂ）における開口７０２及びパッド７０１である。本実施例では、実施例１よりも深い開口７００及び開口７０２を有し、実施例１よりも第２部材３０９の主面１２２に近接したパッド７０１を有する。このようにパッドは第２部材３０９の主面１２２よりも第１部材３０８側に配されていればどのような位置に配置されていてもよい。しかし、本実施形態のようにこのようにパッドが第２部材３０９に近接して配置されることで、実施例１に比べてパッドの接続抵抗を低減することが可能となる。ここで、本実施例においても、保護ダイオードは第２基板に配置される。
また、図７（Ｂ）においては、実施例１の開口１００とは開口７０２の形状が異なる。図７（Ｂ）に示すように不要な層間絶縁膜や半導体基板は除去してしまってもよい。
なお、パッド７０１は第２部材３０９の配線層１３４と同一の層に配されている。ここで、同一の層とは、同一工程で形成される、あるいは主面から部材の底面あるいは上面までの高さが同一である場合である。パッド７０１は配線層１３４に含まれ、同一工程で形成される。本実施例においては、実施例１と同様に銅を主成分とする配線としたが、パッド７０１を含むことから配線層１３４はアルミニウムを主成分とする配線である方がより好ましい。この場合には接続部３１１はマイクロバンプ等で接合されていてもよい。
本実施例のように、パッド７０１がどのような位置であっても、保護ダイオード回路３１５は第２基板に配置される。このような構成によって、パッド７０１から光電変換素子へ外来ノイズが混入することを抑制することが可能となる。また、本実施例においても、厚い基板に保護ダイオード回路３１５を設けることで、外来ノイズによる基板の電圧変動の伝播が小さくなり、外来ノイズの影響を低減することが可能となる。
（第３の実施例）
本発明の実施例３について、図８を用いて説明する。図８（Ｃ）は本実施例の固体撮像装置の断面模式図であり図１に対応する図面である。また、図８（Ａ）及び図８（Ｂ）は本実施例の固体撮像装置の製造方法を説明するための断面模式図であり、図６に対応する図面である。図８において図１及び図６と同様の構成については同一の符号を付し、説明を省略する。
本実施例において実施例１と異なる構成は、図８（Ｃ）における開口８１１、保護膜８０６の構成である。本実施例の保護膜８０６は開口８１１を有する第１基板１０１の側壁（側面）を覆っている。このような保護膜８０６を有することで、開口８１１からの水分の浸入を低減することが可能となる。また、パッド３１３との接続をとるための外部端子が第１基板１０１などの導電体に接触するとリークが生じてしまう。保護膜８０６は外部端子が導電体と接触することを防ぎ、リークの発生を抑制する。更に、本実施例の保護膜８０６は画素部３０１の光電変換部の入射面（即ち第１基板１０１の裏面１０３）上にも配置されており、反射防止膜としても機能可能である。なお、保護膜８０６を有することによって、開口の構成が実施例１とは異なる構成になっている。また、平坦化層８０７、カラーフィルタ層８０８、平坦化層８０９、マイクロレンズ層８１０の構成も実施例１とは異なる構成に変化しうる。
本実施例の製造方法について、図８（Ａ）及び図８（Ｂ）を用いて説明する。実施例１の図６（Ａ）までは同様の方法であるので、説明を省略する。図６（Ａ）の半導体基板４０７に開口８００をフォトリソグラフィ及びエッチング技術によって形成し、第１基板１０１を形成する。開口８００はパッド３１３が露出するように形成される。その後、保護膜となりうるシリコン窒化膜８０１をプラズマＣＶＤ法などの手法によって、開口８００の側面を覆い、第１基板１０１の裏面１０３を覆うように形成し、図８（Ａ）の構成を得る。
その後、シリコン窒化膜８０１を覆うように、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５をこの順に形成する。各材料及び製造方法は実施例１と同様である。そして、開口８１１を形成する。開口８１１は、シリコン窒化膜８０１、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５を貫通し、パッド３１３を露出させる。ここで、シリコン窒化膜８０１、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５は、それぞれ保護膜８０６、平坦化層８０７、カラーフィルタ層８０８、平坦化層８０９、マイクロレンズ層８１０となる。そして、図８（Ｃ）に示す固体撮像装置が製造される。
ここで、本実施例においても、保護ダイオードは第２基板に配置される。このような構成によって、パッド３１３から光電変換素子へ外来ノイズが混入することを抑制することが可能となる。また、本実施例においても、厚い基板に保護ダイオード回路３１５を設けることで、外来ノイズによる基板の電圧変動の伝播が小さくなり、外来ノイズの影響を低減することが可能となる。
（第４の実施例）
本発明の実施例４について、図９を用いて説明する。図９は固体撮像装置の断面模式図であり、図１に対応する図面である。図９において図１と同様の構成については同一の符号を付し、説明を省略する。
本実施例において、実施例１と異なる構成は、貫通電極９０２を用いパッド９０１を第２基板１２１の裏面１３４側に配置している点である。貫通電極９０２は配線層１３０に含まれる配線９０３と接続しており、配線９０３と保護ダイオード回路３１５の入力ＩＮとは同一の配線から構成されている。貫通電極等の形成方法については一般の半導体プロセスにて形成可能であり、説明を省略する。
このような構成においても、保護ダイオード回路３１５は実施例１と同様に第２基板１２１に配置されている。よって、本実施例の構成によっても、外来ノイズの低減が可能である。
以下、上記の各実施形態に係る固体撮像装置の応用例として、固体撮像装置が組み込まれた撮像システムについて例示的に説明する。撮像システムには、撮影を主目的とするカメラなどの装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。例えば、カメラは、本発明に係る固体撮像装置と、固体撮像装置から出力される信号を処理する処理部とを含む。この処理部とは、例えば、Ａ／Ｄ変換器、及びＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
以上述べてきたように、本発明の固体撮像装置によれば、パッドからの外来ノイズ混入の低減が可能となる。
なお、本発明は明細書記載の構成に限定されるものではなく、導電型や回路も逆導電型にするなど変更可能である。また、接続部は配線層の配線からなる構成を説明したが、ビアやマイクロバンプであってもよく、導通が確保可能な構成であればよい。また、各実施例の構成を適宜組み合わせることも可能である。
３０１ 画素部
３０２ 周辺回路部
３０８ 第１部材
３０９ 第２部材
１４９ 第１配線構造
１５０ 第２配線構造
３１２ パッド部
３１３ パッド
３１５ 保護ダイオード回路
１０１ 第１基板
１２１ 第２基板
１００ 開口
Ｘ 接続面

Claims (11)

  1. 光電変換素子が配された第１基板と、
    前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路及び制御回路を含む周辺回路の少なくとも一部が配された第２基板と、
    前記第１基板と前記第２基板の間に配された配線構造と、を有する固体撮像装置において、
    前記固体撮像装置は、前記光電変換素子で生じた電荷に基づく信号を前記固体撮像装置の外部へ出力する、あるいは、前記周辺回路を駆動するための電圧が前記固体撮像装置の外部から入力されるパッドと、前記パッドに前記配線構造を介して接続された保護ダイオード回路と、を有し、
    前記保護ダイオード回路は前記第１基板ではなく前記第２基板に配されていることを特徴とする固体撮像装置。
  2. 前記第２基板は、前記第１基板において前記光電変換素子が配された領域に重なる第１領域と、前記第１基板において前記光電変換素子が配された領域に重ならない第２領域と、を有し、前記保護ダイオード回路は、前記第２領域に複数配置されていることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１基板の前記光電変換素子が配された領域以外の領域に、前記周辺回路の一部の回路素子が配されていることを特徴とする請求項１あるいは２に記載の固体撮像装置。
  4. 前記保護ダイオード回路は、少なくとも１つのダイオードおよび１つの抵抗、または、少なくとも２つのダイオードを有することを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
  5. 前記保護ダイオード回路は絶縁体で構成された素子分離構造で囲まれていることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
  6. 前記保護ダイオード回路は前記パッドよりも前記第１基板および前記第２基板の端面から離れた位置に配されることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
  7. 前記配線構造は、前記第１基板の上に配された第１配線構造と、前記第２基板の上に配された第２配線構造とを含み、前記第１基板、前記第１配線構造、前記第２配線構造、及び前記第２基板がこの順に配置されており、
    前記パッドは前記第１配線構造の配線層と同一の層に配されていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記配線構造は、前記第１基板の上に配された第１配線構造と、前記第２基板の上に配された第２配線構造とを含み、前記第１基板、前記第１配線構造、前記第２配線構造、及び前記第２基板がこの順に配置されており、
    前記パッドは前記第２配線構造の配線層と同一の層に配されていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  9. 前記パッドは、アルミニウムを主成分とし、前記パッドを露出する開口が前記第２基板ではなく前記第１基板に設けられていることを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  10. 前記第２基板には、前記光電変換素子の電荷に基づく信号を出力するための増幅トランジスタと、前記光電変換素子の電荷をリセットするためのリセットトランジスタとが配されていることを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
  11. 請求項１乃至１０のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置からの信号を処理する信号処理回路と、を有する撮像システム。
JP2010149484A 2010-06-30 2010-06-30 固体撮像装置、及び撮像システム Active JP5693060B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010149484A JP5693060B2 (ja) 2010-06-30 2010-06-30 固体撮像装置、及び撮像システム
US13/807,084 US9252169B2 (en) 2010-06-30 2011-06-22 Solid-state imaging device and imaging system
PCT/JP2011/003570 WO2012001916A1 (en) 2010-06-30 2011-06-22 Solid-state imaging device and imaging system
US14/992,234 US9899449B2 (en) 2010-06-30 2016-01-11 Solid-state imaging device and imaging system
US15/868,804 US10304899B2 (en) 2010-06-30 2018-01-11 Solid-state imaging device and imaging system
US16/393,662 US11102440B2 (en) 2010-06-30 2019-04-24 Solid-state imaging device and imaging system
US17/390,605 US20210360186A1 (en) 2010-06-30 2021-07-30 Solid-state imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010149484A JP5693060B2 (ja) 2010-06-30 2010-06-30 固体撮像装置、及び撮像システム

Publications (2)

Publication Number Publication Date
JP2012015277A JP2012015277A (ja) 2012-01-19
JP5693060B2 true JP5693060B2 (ja) 2015-04-01

Family

ID=45401660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010149484A Active JP5693060B2 (ja) 2010-06-30 2010-06-30 固体撮像装置、及び撮像システム

Country Status (3)

Country Link
US (5) US9252169B2 (ja)
JP (1) JP5693060B2 (ja)
WO (1) WO2012001916A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002831B2 (en) 2018-08-31 2024-06-04 Sony Semiconductor Solutions Corporation Semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
TWI467736B (zh) * 2012-01-04 2015-01-01 Univ Nat Chiao Tung 立體積體電路裝置
JP6016378B2 (ja) 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
JP6007694B2 (ja) * 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
WO2016174758A1 (ja) 2015-04-30 2016-11-03 オリンパス株式会社 固体撮像装置および撮像システム
KR102512231B1 (ko) * 2015-09-02 2023-03-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP6677594B2 (ja) 2016-06-30 2020-04-08 キヤノン株式会社 光電変換装置
JP6856983B2 (ja) 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
KR102619669B1 (ko) 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
US10431614B2 (en) * 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
WO2018182647A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Apparatus with multi- wafer based device comprising embedded active and/or passive devices and method for forming such
US11152417B2 (en) * 2017-11-21 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Anchor structures and methods for uniform wafer planarization and bonding
DE102018124337A1 (de) 2017-11-21 2019-05-23 Taiwan Semiconductor Manufacturing Co. Ltd. Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
JP2019140237A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および撮像システム
JP7353729B2 (ja) * 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
JP2021180258A (ja) * 2020-05-14 2021-11-18 キヤノン株式会社 光電変換装置、撮像システム、移動体

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3652676B2 (ja) * 2002-09-17 2005-05-25 松下電器産業株式会社 撮像装置および画像ピックアップシステム
CN1234234C (zh) * 2002-09-30 2005-12-28 松下电器产业株式会社 固体摄像器件及使用该固体摄像器件的设备
KR100523671B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법
JP2005026582A (ja) * 2003-07-04 2005-01-27 Olympus Corp 半導体装置及びその半導体装置の製造方法
JP4495512B2 (ja) * 2004-05-11 2010-07-07 パナソニック株式会社 固体撮像装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TWI273634B (en) * 2004-12-21 2007-02-11 Transpacific Ip Ltd Novel poly diode structure for photo diode
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US20100060757A1 (en) * 2006-12-11 2010-03-11 Fujifilm Corporation Solid-state image pickup device
JP5147044B2 (ja) * 2007-01-16 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
KR100894391B1 (ko) * 2007-06-12 2009-04-20 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
US7893468B2 (en) * 2008-05-30 2011-02-22 International Business Machines Corporation Optical sensor including stacked photodiodes
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP2010073913A (ja) * 2008-09-19 2010-04-02 New Japan Radio Co Ltd 保護回路
US8293122B2 (en) * 2009-01-21 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal for a backside package of backside illuminated image sensor
JP5453832B2 (ja) * 2009-02-20 2014-03-26 ソニー株式会社 固体撮像装置および撮像装置
JP5470928B2 (ja) * 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
KR20100108109A (ko) * 2009-03-27 2010-10-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
JP5728171B2 (ja) * 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
KR20110135757A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 이미지 센서 칩 및 이를 포함하는 카메라 모듈
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002831B2 (en) 2018-08-31 2024-06-04 Sony Semiconductor Solutions Corporation Semiconductor device

Also Published As

Publication number Publication date
US9252169B2 (en) 2016-02-02
US20130107075A1 (en) 2013-05-02
US11102440B2 (en) 2021-08-24
US9899449B2 (en) 2018-02-20
JP2012015277A (ja) 2012-01-19
WO2012001916A1 (en) 2012-01-05
US20190252458A1 (en) 2019-08-15
US10304899B2 (en) 2019-05-28
US20160126285A1 (en) 2016-05-05
US20180130847A1 (en) 2018-05-10
US20210360186A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
JP5693060B2 (ja) 固体撮像装置、及び撮像システム
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP5553693B2 (ja) 固体撮像装置及び撮像システム
JP5451547B2 (ja) 固体撮像装置
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
JP2012033894A (ja) 固体撮像装置
JP7309670B2 (ja) 固体撮像装置
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
TW201803100A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R151 Written notification of patent or utility model registration

Ref document number: 5693060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151