JP2007165864A - 光電変換装置、光電変換装置の製造方法及び撮像システム - Google Patents

光電変換装置、光電変換装置の製造方法及び撮像システム Download PDF

Info

Publication number
JP2007165864A
JP2007165864A JP2006307761A JP2006307761A JP2007165864A JP 2007165864 A JP2007165864 A JP 2007165864A JP 2006307761 A JP2006307761 A JP 2006307761A JP 2006307761 A JP2006307761 A JP 2006307761A JP 2007165864 A JP2007165864 A JP 2007165864A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
film
insulating film
conversion device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006307761A
Other languages
English (en)
Other versions
JP2007165864A5 (ja
Inventor
Aiko Furuichi
愛子 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006307761A priority Critical patent/JP2007165864A/ja
Publication of JP2007165864A publication Critical patent/JP2007165864A/ja
Publication of JP2007165864A5 publication Critical patent/JP2007165864A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 反射防止膜及びエッチングストップ膜を設けるための工程を簡素化できる光電変換装置を提供する。
【解決手段】 光電変換装置は、シリコン基板1に、光電変換素子部5と、光電変換素子5の受光面での入射光の反射を防止する反射防止膜9と、光電変換素子5を素子分離するための絶縁体を有する素子分離領域2と、層間絶縁膜と、複数のトランジスタと、トランジスタの活性領域に電気的に接続される導電性部材と、を有する。反射防止膜9は、受光面と、素子分離領域2と、導電性部材と接続される活性領域との上部に配される。そして、反射防止膜9は、層間絶縁膜に導電性部材を埋め込む開口の形成における層間絶縁膜のエッチング時のエッチングストップ膜である。
【選択図】 図1

Description

本発明は、光電変換素子と前記光電変換素子とは異なる半導体素子とを有する光電変換装置に関し、特に、光電変換素子の受光面での反射を低減させた光電変換装置に関する。
光電変換装置には、基板上に、光電変換素子とこの光電変換素子からの信号を増幅するための回路などが1次元あるいは2次元に配列されている。光信号を電気信号に変換する光センサとして、光電変換装置は、例えば、各種の光電変換機器における制御用光センサなどや、デジタルカメラ、ビデオカメラ、複写機、ファクシミリなどに搭載されている。
この光電変換装置においては、光電変換素子に対して効率よく光を入射させる必要がある。そこで光電変換素子の表面は、当該表面を保護すると同時に、当該表面における入射光の反射をできるだけ小さく抑えることを目的として、シリコン窒化膜をはじめとする反射防止膜がコーティングされている。特許文献1及び特許文献2には、シリコン窒化膜などからなる反射防止膜を光電変換素子の表面に設けた光電変換装置の記載がある。
また、近年、光電変換装置における画素数が増加する傾向にあり、そのため、光電変換装置の微細化が進行し、光電変換素子の受光面積や、回路を構成するトランジスタの活性領域の面積が減少する傾向にある。また、光電変換素子をトランジスタから素子分離するための素子分離領域や、トランジスタ間の素子分離領域の面積も小さくなってきている。従来は、シリコン半導体基板に形成されたLOCOS膜などからなる選択酸化膜を素子分離に用いていた。しかし、光電変換装置の微細化に伴って、全体の面積に占める素子分離領域の面積の割合が大きくなりすぎるという問題が生じはじめている。そこで、素子分離領域として、半導体基板に設けられたトレンチ(溝)内に埋め込み絶縁膜を形成するSTI(Shallow Trench Isolation)が用いられるようになってきている。
特許文献3には、STI構造を有する半導体装置において、コンタクト孔形成時のアライメントずれによって、素子分離領域の一部が削れてしまうことの記載がある。そして、図7に示すような素子分離領域の埋め込み絶縁膜517を形成する際に埋め込み絶縁膜517の少なくとも一部の上にエッチング阻止膜518(エッチングストップ膜とも称する)を設け、層間絶縁膜522を堆積させた半導体装置が記載されている。ここで、511は半導体基板、521はソース領域である。半導体基板511上に絶縁膜512を介してゲート電極519が配されている。516はトレンチ内に形成された酸化膜である。また、526はコンタクト孔524に埋め込まれる導電体であり、525はその密着層である。このエッチング阻止膜518が存在することによって、トレンチ515内の分離絶縁膜517がエッチング除去されることはない。
特開昭63−014466号 特開2000−236080号 特開平10−012733号
しかしながら、素子分離領域の埋め込み絶縁膜の少なくとも一部上にエッチング阻止膜を形成する構成は工程が煩雑となる。具体的には、コンタクトが本来形成されるべき位置にはエッチング阻止膜を設けてはならないので、パターニング工程が複雑となる。
また、光電変換装置においては、反射防止膜を設ける必要がある。この場合、反射防止膜とエッチング阻止膜を別個に設けるため、製造工程がさらに複雑になってしまう。
そこで本発明の目的は、反射防止膜及びエッチングストップ膜を設けるための工程を簡素化することができる光電変換装置及びその製造方法を提供することにある。
本発明の光電変換装置は、基板と、前記基板に配された光電変換素子と、前記光電変換素子の受光面の少なくとも一部上に配される反射防止膜と、絶縁体を有する素子分離領域と、前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置において、前記反射防止膜は、前記素子分離領域と前記導電性部材と接続される活性領域の上部に配され、前記層間絶縁膜がエッチングされる際のエッチングストップ膜であることを特徴とする。
また、本発明の光電変換装置は、基板と、前記基板に配された光電変換素子と、前記光電変換素子の受光面の少なくとも一部上に配される反射防止膜と、絶縁体を有する素子分離領域と、前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置において、前記反射防止膜は、前記素子分離領域と前記導電性部材と接続された活性領域の上部に配され、前記反射防止膜をエッチングストップ膜として、前記層間絶縁膜の開口を形成することを特徴とする。
さらに、本発明の光電変換装置の製造方法は、基板と、前記基板に配された光電変換素子と、前記光電変換素子の受光面の少なくとも一部を覆う反射防止膜と、絶縁体を有する素子分離領域と、前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置の製造方法において、前記反射防止膜を、前記受光部と、前記素子分離領域と、前記導電性部材と接続された活性領域との上部に形成する工程と、前記反射防止膜上に前記層間絶縁膜を形成する工程と、前記反射防止膜をエッチングストップ膜として、前記開口を前記層間絶縁膜に形成する工程と、を有することを特徴とする。
反射防止膜及びエッチングストップ膜を設けるための工程を簡素化できる光電変換装置及びその製造方法を提供する。
本発明の光電変換装置は、光電変換素子の受光面と絶縁体を有する素子分離領域とコンタクトが形成された活性領域との上部に、反射防止膜が配されている。反射防止膜は、コンタクトを形成する際のエッチングにおけるエッチングストップ膜である。素子分離領域の一部及びコンタクトを形成する活性領域の一部を覆って反射防止膜を設けることにより、アライメントずれにも好適に対応することが可能となる。反射防止膜がコンタクトを形成する活性領域と隣接する素子分離領域とに渡って設けられてもよく、半導体基板前面に設けられていてもよい。
このような構成によって、反射防止膜と、層間絶縁膜をエッチングしてコンタクトホール(コンタクト孔とも呼ぶ)を形成する際のエッチングストップ膜とを、同時に設けることが可能になる。これにより、反射防止膜及びエッチングストップ膜を設けるための工程を簡素化できる。
さらに、反射防止膜に、膜中の水素含有量が多いシリコン窒化膜を用いるとよい。光電変換装置においては、暗電流による画質の低下を抑制する必要がある。暗電流は、光電変換素子に接続するMOSトランジスタのゲート近傍の界面準位、及び、光電変換素子自体の近傍の界面準位から発生する。よって、水素含有量が多いシリコン窒化膜から、水素が半導体基板に供給され、界面準位が水素で終端されるようになる。これにより、界面準位を低減し、暗電流を低減することが可能となる。よって、さらに光電変換装置の画質を向上させることが可能となる。
ここで、本発明に適用可能な光電変換装置の一例の回路の一部を図5に示し、図6にその画素部の平面レイアウト図を示す。それぞれについて、簡単に説明する。
図5において、124は画素部を示している。101a及び101bは光電変換素子であり、102a及び102bは光電変換素子の電荷を転送する転送用MOSトランジスタである。103は光電変換素子101a及び101bや転送用MOSトランジスタのドレイン領域をリセットするためのリセット用MOSトランジスタ、104は電荷を増幅して信号線106へ出力する増幅用MOSトランジスタである。105は信号線への読み出しを制御する選択用MOSトランジスタである。これら転送用トランジスタ、リセット用トランジスタ、増幅用MOSトランジスタ、選択用MOSトランジスタを読み出しトランジスタとする。図5では、この読み出し用トランジスタに含まれる103、104、105を2つの光電変換素子で共有している。
更に、信号線106ごとに定電流を与えるための負荷MOS107が配され、画素部の増幅用MOSトランジスタとソースフォロワ回路を形成する。また、信号線106ごとに、クランプ容量108、クランプスイッチ109を含んで構成されるクランプ回路、アンプ120、帰還容量121を含んで構成される列アンプ部、容量112a及び112bを含んで構成される信号保持部が設けられている。110a及び110bはそれぞれ容量112a及び112bへ列アンプ部からの信号を入力する際のスイッチ(MOSトランジスタ)である。容量112a及び112bからスイッチ114a及び114bを介して水平信号線116a及び116bに信号が出力され、さらに差動アンプ118から出力される。123及び119は、走査回路である。
また、図6は、図5の画素部の一部を模式的に示した平面レイアウト図である。符号は図5と対応している。光電変換素子101a及び101bが配され、転送用MOSトランジスタ102a及び102bのドレイン領域132へ光電変換素子の電荷が転送される。ここで、転送用MOSトランジスタのゲート電極は金属配線の下部に配されている。転送用MOSトランジスタのドレイン領域は、光電変換素子の電荷を転送する際に電気的にフローティングとなるため、フローティングディフュージョンと称する。このフローティングディフュージョン部を配線133によって、増幅用MOSトランジスタのゲート電極と接続している。図6中で、コンタクトは四角にて示している。130は接地されたコンタクトであり、131は電源と接続された半導体領域である。この平面レイアウト図は、一例である。
以下、本発明の具体的な構成を、実施例を挙げて具体的に説明するが、これら実施例に限定されるものではなく、発明の主旨を超えない範囲で適宜変更組み合わせすることができる。
(第1の実施形態)
図1は、第1の実施形態の光電変換装置の要部の構成を模式的に示す断面図である。要部の断面として、図6におけるA−B線の部分を一例とする。図1に、光電変換装置の要部として、シリコン基板1にフォトダイオードとMOSトランジスタとが形成されている部分を示す。実際の光電変換装置には、MOSトランジスタのゲート電極4、などに接続する配線層等が設けられるが、図1ではこれらは示されていない。
本実施形態の光電変換装置は、例えば第1の導電型の半導体基板であるシリコン基板1の表面に、第1の導電型とは逆導電型(すなわち第2の導電型)の半導体領域5が形成されている。第2導電型の半導体領域5は信号電荷と同導電型であり、信号電荷を蓄積する。この半導体領域5を、光電変換素子を構成する。光電変換素子を他の回路素子から素子分離するために、第2導電型の半導体領域5と分離する回路素子との間にトレンチ素子分離構造(以下、STIとよぶ)を有する素子分離領域2が形成されている。STIは、シリコン基板1に形成されたトレンチに、例えばシリコン酸化膜といった絶縁体を配することによって形成される。ここで、この素子分離領域2はLOCOS等であってもよい。LOCOSも絶縁体を有する構造である。シリコン基板1と第2導電型の半導体領域5とはpn接合を形成してフォトダイオードを構成し、この部分がこの光電変換装置における受光部分である。ゲート絶縁膜3上には、例えば、ポリシリコンからなるゲート電極4が形成されている。ゲート電極4の形成位置を挟んで第2導電型の半導体領域5の反対側の位置において、シリコン基板1の表面には、第2導電型の半導体領域(ドレイン領域)6が設けられている。
ゲート絶縁膜3の形成位置を除き、シリコン基板1の表面(素子分離領域2、第2導電型の半導体領域5及びドレイン領域6の表面を含む)には、絶縁膜となるシリコン酸化膜7が形成されている。このシリコン酸化膜7は、ゲート電極4の側壁にも設けられると好ましい。
そして、シリコン酸化膜7の露出表面及びゲート電極4の上面を覆うように、反射防止膜9が設けられている。この反射防止膜9はシリコン窒化膜を有する。そして、シリコン窒化膜9の上に層間絶縁膜10が設けられ、コンタクト11が設けられている。コンタクト11は、導電性部材であるプラグを有する。プラグによって、ゲート電極4やドレイン領域6などと上層の配線層12とを電気的に接続する。本実施形態では、コンタクトが形成される活性領域として、光電変換素子近傍の、フローティングディフュージョンであるドレイン領域6とした。また、光電変換素子の周辺に配されるコンタクトにおいて適用される場合、コンタクト形成時に生じるノイズを低減することが可能となり、光電変換素子の周辺で生じるノイズが低減される。
このシリコン窒化膜9は、層間絶縁膜にコンタクト孔を形成する時のエッチングストップ膜として機能する。つまり、例えばシリコン酸化膜などで形成される層間絶縁膜よりもエッチングされにくい。また、同時に光電変換素子の受光面における反射防止膜となる。ここで反射防止膜とは、光電変換素子の受光表面での反射を低減させるために配される膜のことである。層間絶縁膜と異なる屈折率を有しており、例えば、層間絶縁膜と半導体基板との間の屈折率を有する。よって、シリコン窒化膜9は、少なくとも、光電変換素子の受光表面の一部と素子分離領域2の一部とを覆って、さらに、コンタクト孔が形成される活性領域の一部を覆って配される。ここで、コンタクト孔とは層間絶縁膜に設けられた開口のことである。また、この活性領域とは、素子分離領域により区切られた領域であり、種々の素子が形成される、もしくは素子の一部を構成する領域である。例えば、トランジスタにおけるドレイン領域やソース領域が含まれる。
ここで、シリコン窒化膜9は、枚葉式熱CVDもしくはプラズマCVDで形成することが望ましい。そして、その膜中に水素(H)を1×1022cm−3以上の濃度で含んでいることが好ましい。
また、シリコン基板1上にシリコン酸化膜7を介してシリコン窒化膜9を設けた場合には、シリコンとシリコン窒化膜との応力差を緩和することが可能となる。このシリコン酸化膜7は、ゲート絶縁膜3と同一の膜でもよい。その場合には、より製造工程を簡易に出来る。
このような構成によれば、コンタクト孔形成用のエッチングストップ膜と光電変換素子の受光表面での反射防止膜とを同一の膜にて兼ねることが可能となる。エッチングストップ膜が配されていることによって、よって、受光表面での反射及び暗電流が低減した光電変換装置を容易に提供することが可能となる。
(第2の実施形態)
本実施形態を、図2を用いて説明する。図2において、図1に示す第1の実施形態と同様の機能を有する構成には、同一の符号を用い、説明を省略する。本実施形態の第1の実施形態と異なる箇所は、ゲート電極4の側壁に、シリコン酸化膜7を挟んで、サイドウォール8が設けられていることである。例えば、このサイドウォール用の絶縁膜として、シリコン窒化膜が用いられる。
ここで、ゲート電極4において、2種の絶縁膜(シリコン酸化膜7及びシリコン窒化膜8、9)からなるサイドウォールが備えられている。このシリコン酸化膜7によって、シリコン基板1やゲート電極4とサイドウォールのシリコン窒化膜との応力差が緩和されている。
シリコン窒化膜9は、第1の実施形態と同様に、少なくとも、光電変換素子の受光表面の上部に配され、素子分離領域2とコンタクト孔が形成される半導体の活性領域を覆って配される。また、サイドウォール8は、画素部以外のトランジスタにも形成される。
(第3の実施形態)
本実施形態は、第1の実施形態に示したような反射防止膜、エッチングストップ膜として機能するシリコン窒化膜9を、周辺回路部を覆って形成した後に、周辺回路部のみシリコン窒化膜9をエッチバックしている。これにより形成されたシリコン窒化膜によるサイドウォールを用いて、周辺回路部のトランジスタはサイドウォールを有するLDD構造を有する。
ここで周辺回路部とは、上述したMOSトランジスタを駆動するための走査回路、画素からの信号を読み出すための回路である。例えば図5で示したクランプ回路、列アンプ部、容量112a及び112bを含んで構成される信号保持部、走査回路119、123である。
このとき画素部124に形成したシリコン窒化膜9はエッチングせずにレジストによるマスク等で保護する。このような構造にすることによって、更に、光電変換素子へのサイドウォール形成時のエッチングによるダメージを少なくしつつ、周辺回路部のトランジスタの性能を向上させることが可能となる。
(光電変換装置の製造方法)
次に、光電変換装置の製造工程について図3及び図4を用いて説明する。まず、第1の導電型のシリコン基板1に、溝(トレンチ)を形成する。そして、トレンチ内に絶縁体を埋め込んで素子分離領域2を形成する。その後、ゲート絶縁膜3を形成し、ゲート電極4をパターニングして形成する。次に、イオン注入などによって、第2の導電型の半導体領域5と転送用MOSトランジスタのドレイン領域6−1を形成する。このとき、ゲート電極4はイオン注入に対するマスクとして機能させることができる。次に、第2導電型の半導体領域5上に、シリコン酸化膜7を形成する。続いて、シリコン窒化膜8を形成し、図3(a)となる。
次に、図3(b)に示すように、シリコン窒化膜8の全面をエッチバックすることで、ゲート電極4のサイドウォールを形成する。エッチバック時にシリコン基板1の表面にシリコン酸化膜7が残るようにする。このシリコン酸化膜7をシリコン基板1上に残すことで、エッチングダメージから光電変換素子を保護することができる。
図3(c)において、サイドウォールを形成した後、反射防止膜かつエッチングストップ膜として機能するシリコン窒化膜9を厚さ30nmから70nm程度に形成する。これは、半導体領域5を覆い、少なくとも素子分離領域2とコンタクトが形成される活性領域の上部へ覆うように形成される。コンタクト孔を形成するためのエッチング時に、位置ズレによって素子分離領域2の絶縁体が削れることを抑制するためである。シリコン窒化膜9は、基板全面に形成されていてもよい。
ここで、いわゆるLDD(lightly doped drain)構造とするために、シリコン窒化膜9の形成前に、サイドウォールをマスクとして、ドレイン領域6−1に対して第2の導電型の不純物をさらに注入し、ドレイン領域6を形成する。図中で明確にLDD構造を示してはいない。
さらに、図4(d)に示すように、シリコン窒化膜9を形成した後、層間絶縁膜10を形成する。例えば、層間絶縁膜10としてBPSG膜を堆積し、CMP法(Chemical Mechanical Polishing)によって平坦化する。
そして、図4(e)に示すように、所定の位置にコンタクト孔13を形成する。このコンタクト孔は、レジストマスクドライエッチングによって、層間絶縁膜10に開口を設けたものである。まず、シリコン窒化膜9と層間絶縁膜とを比べて、層間絶縁膜が選択的にエッチングされるエッチング手法を使用して、エッチングを行う。このエッチングによって形成される開口が、シリコン窒化膜9に達するまでエッチングを行う。このように、シリコン酸化膜とシリコン窒化膜のエッチング選択比が異なるエッチング条件を組み合わせる手法によって、アライメントずれがあったとしても、素子分離領域2のシリコン酸化膜等の絶縁体へのダメージを低減することが可能である。そして、素子分離領域2の絶縁体よりもシリコン窒化膜9がエッチングされる方法を用いてコンタクト孔をさらに深く形成する。例えば、層間絶縁膜10に形成された開口にセルフアラインでシリコン窒化膜9を除去し、開口を形成することが可能である。この方法によって、レジストマスクを設ける必要がなく工程が複雑にならない。また、制御よく開口を形成することが可能となる。
既知の方法によって、この開口に金属を埋め込み、プラグを形成し、コンタクト11を形成する。ここで、プラグと活性領域とがオーミック接合されていればよく、このシリコン窒化膜9の開口にシリコン窒化膜9が一部残っていても構わない。そして、配線層12を形成し、図2の構成が出来る。
このような光電変換装置では、光電変換素子の受光部分における反射防止膜と、その後の工程において層間絶縁膜にコンタクト孔形成時に用いられるエッチングストップ膜とを、同一工程で、同一膜で形成することができる。したがって、反射防止膜とエッチングストップ膜とを形成するための工程を簡素化できる。
上述の説明においては、光電変換素子に隣接する素子分離領域2しか示されていない。しかし、光電変換装置が複数のMOSトランジスタを備える場合にこれらのMOSトランジスタどうし、もしくはこれらのMOSトランジスタと光電変換素子を素子分離するための領域にも、このシリコン窒化膜9は形成してもよい。このような場合には、これらのMOSトランジスタにおけるコンタクト孔のアライメントずれに起因する問題点も低減される。
また、図1に示すようにLDD構造を有さない構成とする場合には、上述したサイドウォール形成工程を行わずに、ゲート電極を形成した後に、反射防止膜、エッチングストップ膜として機能するシリコン窒化膜9を形成すればよい。
(撮像システムへの応用)
図8は、上述の実施形態にて説明した光電変換装置を、撮像システムの一例であるビデオカメラへ適用した場合のブロック図である。他の撮像システムとしてデジタルスチルカメラ等があげられる。以下、図8を元に詳細に説明する。
701は撮影レンズで焦点調節を行うためのフォーカスレンズ701A、ズーム動作を行うズームレンズ701B、結像用のレンズ701Cを備えている。702は絞り及びシャッタ、703は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する光電変換装置である。この光電変換装置703は、各実施形態にて説明した光電変換装置を用いている。704は光電変換装置703より出力された光電変換信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路(S/H回路)であり、映像信号を出力する。
705は、サンプルホールド回路704から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Y及びクロマ信号Cを出力する。プロセス回路705から出力されたクロマ信号Cは、色信号補正回路721で、ホワイトバランス及び色バランスの補正がなされ、色差信号R−Y,B−Yとして出力される。また、プロセス回路705から出力された輝度信号Yと、色信号補正回路721から出力された色差信号R−Y,B−Yは、エンコーダ回路(ENC回路)724で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダ(EVF)等の電子ビューファインダへと供給される。
次いで、706はアイリス制御回路で有り、サンプルホールド回路704から供給される映像信号に基づいてアイリス駆動回路707を制御する。そしてし、映像信号のレベルが所定レベルの一定値となるように、絞り702の開口量を制御すべくigメータ708を自動制御するものである。
713及び714は、サンプルホールド回路704から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出するバンドパスフィルタ(BPF)である。それぞれ異なる帯域制限である第1のバンドパスフィルタ713(BPF1)及び第2のバンドパスフィルタ714(BPF2)から出力された信号は、ゲートパルス発生回路723によって駆動されるゲート回路715及びフォーカスゲート枠でゲートされる。ピーク検出回路716でピーク値が検出されてホールドされる。それと共に、論理制御回路717に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。722はゲート回路、725は積分回路である。
また、718はフォーカスレンズ701Aの移動位置を検出するフォーカスエンコーダ、719はズームレンズ701Bの合焦を検出するズームエンコーダ、720は絞り702の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路717へと供給される。
その論理制御回路717は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ713、714より供給された高周波成分のピーク値情報を取り込む。その後、高周波成分のピーク値が最大となる位置へとフォーカスレンズ701Aを駆動する。そのために、フォーカス駆動回路709にフォーカスモーター710の回転方向、回転速度、回転もしくは停止等の制御信号を供給し、これを制御する。
ズーム駆動回路711は、ズームが指示されると、ズームモーター712を回転させる。ズームモーター712が回転すると、ズームレンズ701Bが移動し、ズームが行われる。
このような撮像システムに、本発明の光電変換装置を用いることによって、光の反射や暗電流が低減したSN比のよい撮像システムを提供することが可能となる。
以上、本発明によれば、光電変換素子での光の反射や暗電流が低減した、より高性能な光電変換装置及び撮像システムを提供することが可能となる。また、材料や製造方法は各実施形態に限られるものではなく、半導体基板の導電型や画素の構成は記載の構成に限られるものではない。例えば、素子分離領域もSTI構造のみでなく、LOCOS等であってもよい。また、エッチングストップ膜の形成範囲も実施形態に限られるものではない。
第1の実施形態の光電変換装置の要部を示す断面図である。 第2の実施形態の光電変換装置の要部を示す断面図である。 第2の実施形態の光電変換装置の製造方法を示す断面図である。 第2の実施形態の光電変換装置の製造方法を示す断面図である。 光電変換装置の回路の一例である。 画素部の平面レイアウトである。 コンタクト孔のアライメントずれとエッチング阻止膜との関係を示す断面図である。 撮像システムの一例を示すブロック図である。
符号の説明
1 シリコン基板
2 素子分離領域
3 ゲート絶縁膜
4 ゲート電極
5、6 第2導電型の半導体領域
7 シリコン酸化膜
8 サイドウォール
9 シリコン窒化膜
10 層間絶縁膜
11 プラグ
12 配線層

Claims (14)

  1. 基板と、前記基板に配された光電変換素子と、
    前記光電変換素子の受光面の少なくとも一部上に配される反射防止膜と、
    絶縁体を有する素子分離領域と、
    前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、
    前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、
    前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置において、
    前記反射防止膜は、前記素子分離領域と前記導電性部材と接続される活性領域の上部に配され、前記層間絶縁膜がエッチングされる際のエッチングストップ膜であることを特徴とする光電変換装置。
  2. 前記絶縁体及び前記層間絶縁膜は酸化シリコンで形成され、前記反射防止膜は窒化シリコンで形成されている、請求項1に記載の光電変換装置。
  3. 前記受光面と前記反射防止膜との間に配された絶縁膜を有する請求項1あるいは2に記載の光電変換装置。
  4. 前記絶縁膜は前記読み出し用トランジスタのゲート絶縁膜を兼ねていることを特徴とする請求項3に記載の光電変換装置。
  5. 前記反射防止膜は、前記基板上に前記複数のトランジスタのゲート電極を覆って配されることを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。
  6. 少なくとも一部の前記複数のトランジスタのゲート電極はサイドウォールを有し、
    前記サイドウォールは、絶縁膜と、前記絶縁膜上に設けられ前記絶縁膜とは異なる材料からなるサイドウォール用絶縁膜と、
    前記サイドウォール用絶縁膜上に配置された前記反射防止膜からなる、請求項1あるいは2に記載の光電変換装置。
  7. 前記絶縁膜は、さらに前記受光面と前記反射防止膜との間に配されていることを特徴とする請求項6に記載の光電変換装置。
  8. 前記サイドウォール用絶縁膜は窒化シリコンを有する、請求項6あるいは7に記載の光電変換装置。
  9. 前記反射防止膜は、膜中に水素を1×1022cm−3以上の濃度で含んでいるシリコン窒化膜で形成されている、請求項1乃至8のいずれか1項に記載の光電変換装置。
  10. 前記反射防止膜は、前記層間絶縁膜の開口とセルフアラインの開口を有することを特徴とする請求項1乃至9のいずれか1項に記載の光電変換装置。
  11. 請求項1乃至10のいずれか1項に記載の光電変換装置と、前記光電変換装置へ光を結像する光学系と、前記光電変換装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
  12. 基板と、前記基板に配された光電変換素子と、
    前記光電変換素子の受光面の少なくとも一部上に配される反射防止膜と、
    絶縁体を有する素子分離領域と、
    前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、
    前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、
    前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置において、
    前記反射防止膜は、前記素子分離領域と前記導電性部材と接続された活性領域の上部に配され、
    前記反射防止膜をエッチングストップ膜として、前記層間絶縁膜の開口を形成することを特徴とする光電変換装置。
  13. 基板と、前記基板に配された光電変換素子と、
    前記光電変換素子の受光面の少なくとも一部を覆う反射防止膜と、
    絶縁体を有する素子分離領域と、
    前記光電変換素子の電荷を読み出す読み出し用トランジスタを含む複数のトランジスタと、
    前記光電変換素子及び前記読み出し用トランジスタ上に配される層間絶縁膜と、
    前記層間絶縁膜に形成された開口に配された、前記トランジスタの活性領域に電気的に接続される導電性部材と、を有する光電変換装置の製造方法において、
    前記受光部と、前記素子分離領域と、前記導電性部材と接続された活性領域との上部に前記反射防止膜を形成する工程と、
    前記反射防止膜上に前記層間絶縁膜を形成する工程と、
    前記反射防止膜をエッチングストップ膜として、前記開口を前記層間絶縁膜に形成する工程と、を有することを特徴とする光電変換装置の製造方法。
  14. 前記開口を用いてセルフアラインによって、前記反射防止膜を除去する工程を有することを特徴とする請求項13に記載の光電変換装置の製造方法。
JP2006307761A 2005-11-15 2006-11-14 光電変換装置、光電変換装置の製造方法及び撮像システム Pending JP2007165864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006307761A JP2007165864A (ja) 2005-11-15 2006-11-14 光電変換装置、光電変換装置の製造方法及び撮像システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005330142 2005-11-15
JP2006307761A JP2007165864A (ja) 2005-11-15 2006-11-14 光電変換装置、光電変換装置の製造方法及び撮像システム

Publications (2)

Publication Number Publication Date
JP2007165864A true JP2007165864A (ja) 2007-06-28
JP2007165864A5 JP2007165864A5 (ja) 2010-01-07

Family

ID=38248349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307761A Pending JP2007165864A (ja) 2005-11-15 2006-11-14 光電変換装置、光電変換装置の製造方法及び撮像システム

Country Status (1)

Country Link
JP (1) JP2007165864A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252984A (ja) * 2008-04-04 2009-10-29 Canon Inc 光電変換装置、撮像システム、設計方法、及び光電変換装置の製造方法
JP2011243747A (ja) * 2010-05-18 2011-12-01 Canon Inc 光電変換装置およびカメラ
JP2013084693A (ja) * 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
US8497460B2 (en) 2010-06-07 2013-07-30 Nikon Corporation Solid-state image sensor having a control unit controlling a selection transistor during a reset period of a reset transistor
US8802478B2 (en) 2011-10-07 2014-08-12 Canon Kabushiki Kaisha Method for manufacturing semiconductor device and method for manufacturing solid state image sensor using multiple insulation films
US9647023B2 (en) 2015-02-10 2017-05-09 Renesas Electronics Corporation Image pickup device and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233497A (ja) * 1997-07-22 1998-09-02 Texas Instr Japan Ltd 電荷結合型半導体装置及びその製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2004214665A (ja) * 2002-12-27 2004-07-29 Hynix Semiconductor Inc Cmosイメージセンサの製造方法
JP2004235609A (ja) * 2003-01-06 2004-08-19 Canon Inc 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2005223019A (ja) * 2004-02-03 2005-08-18 Matsushita Electric Ind Co Ltd 受光素子とその製造方法及び固体撮像装置
JP2005223085A (ja) * 2004-02-04 2005-08-18 Sony Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233497A (ja) * 1997-07-22 1998-09-02 Texas Instr Japan Ltd 電荷結合型半導体装置及びその製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2004214665A (ja) * 2002-12-27 2004-07-29 Hynix Semiconductor Inc Cmosイメージセンサの製造方法
JP2004235609A (ja) * 2003-01-06 2004-08-19 Canon Inc 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2005223019A (ja) * 2004-02-03 2005-08-18 Matsushita Electric Ind Co Ltd 受光素子とその製造方法及び固体撮像装置
JP2005223085A (ja) * 2004-02-04 2005-08-18 Sony Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252984A (ja) * 2008-04-04 2009-10-29 Canon Inc 光電変換装置、撮像システム、設計方法、及び光電変換装置の製造方法
JP2011243747A (ja) * 2010-05-18 2011-12-01 Canon Inc 光電変換装置およびカメラ
US8497460B2 (en) 2010-06-07 2013-07-30 Nikon Corporation Solid-state image sensor having a control unit controlling a selection transistor during a reset period of a reset transistor
JP2013084693A (ja) * 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
US8802478B2 (en) 2011-10-07 2014-08-12 Canon Kabushiki Kaisha Method for manufacturing semiconductor device and method for manufacturing solid state image sensor using multiple insulation films
US9647023B2 (en) 2015-02-10 2017-05-09 Renesas Electronics Corporation Image pickup device and method of manufacturing the same
US10163953B2 (en) 2015-02-10 2018-12-25 Renesas Electronics Corporation Image pickup device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5305622B2 (ja) 光電変換装置の製造方法
JP4110192B1 (ja) 光電変換装置及び光電変換装置を用いた撮像システム
JP5132102B2 (ja) 光電変換装置および光電変換装置を用いた撮像システム
JP4677258B2 (ja) 固体撮像装置及びカメラ
JP5116264B2 (ja) 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
US8298851B2 (en) Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus
US20080150057A1 (en) Image sensor and method of manufacturing the same
JP2006261411A (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR101103179B1 (ko) 고체 촬상 소자
US20110291217A1 (en) Photoelectric converter and imaging system including the same
US8248502B2 (en) Photoelectric conversion device and method for making the same
JP2007165864A (ja) 光電変換装置、光電変換装置の製造方法及び撮像システム
US8368161B2 (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP2008227357A (ja) 固体撮像装置及びその製造方法
JP2020155562A (ja) 半導体装置および半導体装置の製造方法
JP2003347537A (ja) 固体撮像素子
JP2005317639A (ja) 光電変換装置及びその製造方法
JP2009239058A (ja) 固体撮像素子およびその製造方法、電子情報機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807