JP2009239058A - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents
固体撮像素子およびその製造方法、電子情報機器 Download PDFInfo
- Publication number
- JP2009239058A JP2009239058A JP2008083888A JP2008083888A JP2009239058A JP 2009239058 A JP2009239058 A JP 2009239058A JP 2008083888 A JP2008083888 A JP 2008083888A JP 2008083888 A JP2008083888 A JP 2008083888A JP 2009239058 A JP2009239058 A JP 2009239058A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- manufacturing
- sidewall
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】製造工程を簡略化すると共に撮像部の暗電流を低減させる。
【解決手段】MOSトランジスタのゲート電極を形成するGPエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するSWエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するS/D前注入処理と、LDD用不純物拡散領域を形成するLDD注入処理とを行う。
【選択図】図1
【解決手段】MOSトランジスタのゲート電極を形成するGPエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するSWエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するS/D前注入処理と、LDD用不純物拡散領域を形成するLDD注入処理とを行う。
【選択図】図1
Description
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成され、MOSトランジスタを同一チップ内に有する固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器に関する。
従来より、固体撮像素子の製造では、フォトダイオード(PD)を形成する半導体基板領域へのダメージは暗電流の増加や白傷欠陥の増加に直結するため、極力抑える必要がある。
そこで、従来の固体撮像素子では、ゲート電極の形成後に熱処理を行うことにより、そのゲート電極の形成時のドライエッチングで半導体基板領域に入ったダメージによる結晶欠陥を回復させている。
しかしながら、MOSトランジスタのゲート電極のサイドウォール形成時におけるドライエッチング後のダメージ回復のための熱処理により、既に不純物イオン処理が為されているLDD注入領域が熱拡散して広がってしまうことから、MOSトランジスタの短チャネル特性が劣化するために、この熱処理を行うことができない。そこで、現在は、サイドウォール形成時にフォトダイオード(PD)部をダメージから保護するために、フォトダイオード(PD)部の上方のみエッチングしないようなレイアウトのマスクを用いてフォトレジストをパターン形成した後に、ドライエッチング処理をすることにより、フォトダイオード(PD)部にダメージが極力入らないようにしている。これを図10(a)〜図10(d)および図11〜図17を用いて説明する。
図10(a)〜図10(d)は、特許文献1に開示されている従来の固体撮像素子の製造方法について説明するための各製造工程の縦断面図である。
従来の固体撮像素子の製造において、まず、周知のプロセスにより素子分離を行った後に、フォトダイオード(PD)部を形成する。即ち、図10(a)に示すように、周辺回路101およびフォトダイオード領域102(画素領域)を含む半導体基板の表面にLOCOS分離膜103を形成する。さらに、半導体基板の表面のうち周辺回路101に対応する表面上に、ゲート絶縁膜104a上に形成されるドープトポリシリコン膜104bおよびWSi膜104cからなるゲート電極材料104Aを成膜する(図11)。パターニング用のフォトレジスト膜(図示せず)を所定形状にパターン形成し、これをマスクとしてドライエッチングしてゲート電極104を所定形状に形成(図17のGPエッチ処理)し、その後、このフォトレジスト膜を剥離する(図12)。その後、基板部全体をアニール処理(熱処理)して、ドライエッチングによりフォトダイオード領域102の各PD部に発生した結晶欠陥を回復させる。
次に、周辺回路101のMOSトランジスタのゲート電極104の両側近くにLDD構造を作るべく、LDD構造のために不純物イオンを注入(図17のLDD注入処理)して拡散領域111(LDD不純物注入領域)を形成する(図13)。その後、図10(b)に示すように、その上に、サイドウォール形成膜105を1000オングストローム〜3000オングストローム程度の厚みで半導体基板の表面の全体に亘って堆積する(図14)。膜種は、ここでは、TEOS酸化膜を用いているが、これに限るものではなく、膜厚についても、特に限定されるものではない。
続いて、フォトダイオード領域102に損傷を与えずにゲート電極104のサイドウォールを形成する過程が実行される。まず、図10(c)に示すように、サイドウォール形成膜105に対して全面エッチングバックを行い、200オングストローム〜800オングストローム程度の厚みの表面保護膜105aを形成する。次に、その上にフォトレジスト材料を塗布し、リソグラフィ処理を行い、P+ またはN+ のソース/ドレイン用のどちらか一方のフォトレジスト106をパターニングする。ここでは、先に、P+ のソース/ドレイン用のフォトレジスト106をパターニングする事例を示している。
このように、P+のソース/ドレイン用のフォトレジスト106をパターニングした後に、図10(d)に示すように、残っている表面保護膜105aをエッチングバック処理して除去し、ゲート電極104の側壁にサイドウォール107を形成する。要するに、フォトダイオード領域102を保護するためのフォトレジスト膜106をパターン形成し、これをマスクとしてドライエッチングし、その後、フォトレジスト膜106を剥離して、MOSトランジスタのゲート電極104の側壁上に表面保護膜105aによりサイドウォール107を形成する(図15;図17のSWエッチ処理)。
ここまで、フォトダイオード領域102に損傷を与えずにゲート電極104のサイドウォール107を形成する過程を終了する。次に、図10(d)に示すように、フォトレジスト106をそのままにした状態でP+ のソース/ドレインの不純物注入108が行なわれ、これによって、LDD不純物注入領域である拡散領域111の両側にP+ソース/ドレイン注入層109がそれぞれ形成される(図16)。即ち、そのサイドウォール107をセルフアライメントとして用いてMOSトランジスタのP+ソース/ドレイン注入層109を所定の不純物イオン注入により形成する。このP+ソース/ドレイン注入層109がMOSトランジスタのソース領域およびドレイン領域となる。ここでは、P+のソース/ドレイン注入が行われているので、周辺回路101およびフォトダイオード領域102は、P型の半導体基板内に形成されたNウェル領域内に形成されている。その後、周知のプロセスにより、その上に、層間絶縁膜さらにその上に金属配線層を形成する。
フォトダイオード領域102内の一部分(コンタクトホールを形成する部分)以外の大部分を、フォトレジスト106で覆うことができるので、フォトダイオード領域102の全面がプラズマに晒されてエッチングダメージ層110となっていたのと比較して、上記特許文献1の従来技術では、エッチングダメージ層110を低減することができるという効果が得られる。
また、フォトレジスト106で覆われ、フォトダイオード領域102のコンタクトホールを形成する部分以外の大部分が、保護酸化膜である表面保護膜105aによっても、サイドウォールエッチングバックによるプラズマダメージを受けることなく、その結果、FPN(FixedPattern Noise:固定パターンノイズ)を低減することができるという効果が得られる。
特開2002−314063号公報
特許文献1に開示されている上記従来の製造方法では、図17に示すように、LDD領域用の不純物イオン注入(LDD注入処理)を行った後に、エッチングバックによりサイドウォール107を形成(SWエッチ処理)しているため、サイドウォールエッチングバックによるプラズマダメージを回復させるために熱処理を行うと、LDD領域が熱拡散してMOSトランジスタの短チャネル特性が劣化することから、エッチングバックで発生するフォトダイオード領域102(撮像部)の結晶欠陥を回復するための熱処理が行えず、これを回避するため、フォトダイオード領域102以外を選択的にエッチングするためのフォトレジスト106によるフォト工程が別途必要になって、製造工程が簡略化できない。
また、サイドウォール形成時にフォトダイオード領域102のみエッチングしないためのフォトレジスト106を用いてエッチングすることにより、フォトダイオード領域102の各フォトダイオード(PD)部の表面を保護してここにダメージが入らないようにしているものの、これがために、フォトダイオード領域102上に、サイドウォール107形成時にSiN膜(表面保護膜105a)が残った状態では、各フォトダイオード(PD)部上のSiN膜が、後に行われるH2シンター処理時に水素のシリコン基板への拡散をブロックするため、フォトダイオード領域102の各画素表面の水素終端が不十分となり暗電流の増加につながるという問題がある。
本発明は、上記従来の問題を解決するもので、製造工程を簡略化すると共に撮像部の暗電流を低減させることができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
本発明の固体撮像素子の製造方法は、LDD構造の複数のMOSトランジスタと複数のフォトダイオードを同一チップ内に有する固体撮像素子の製造方法において、該MOSトランジスタのゲート電極を形成する工程と、該ゲート電極の側壁にサイドウォールを形成する工程と、該ゲート電極および該サイドウォールの形成後にアニール処理を行う工程とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極および前記サイドウォールの形成はドライエッチングにより行われ、該ドライエッチングによる前記フォトダイオード表面のダメージ回復のために前記アニール処理を行う。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるアニール処理後にソース・ドレイン領域およびLDD用不純物拡散領域を形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるアニール処理後に、前記ゲート電極および前記サイドウォールをセルフアライメントとして不純物イオンを注入することにより不純物拡散領域を形成する工程と、該サイドウォールの厚さ方向に一部または全部を除去する工程と、該ゲート電極をセルフアライメントとしてLDD用不純物注入処理を行って、LDD不純物拡散領域を形成すると共に、該不純物拡散領域をソース・ドレイン領域として形成する工程とを有する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールを、SiN膜およびHTO膜からなる2層構造で形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるSiN膜を100〜200オングストロームの膜厚に形成し、その上に、前記HTO膜を400〜1000オングストロームの膜厚に形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるHTO膜を400〜1000オングストロームの膜厚に形成し、その上に、前記SiN膜を100〜200オングストロームの膜厚に形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるSiN膜およびHTO膜のトータル膜厚はLDD構造に必要なサイドウォール幅に対応している。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールの形成時に、前記ゲート電極の側壁上のSiN膜以外のSiN膜を全て除去するかまたは当該SiN膜の膜厚を薄く残すように除去する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるSiN膜の除去は、シンター処理時に水素をブロックしない程度に薄いSiN膜を少なくともフォトダイオード上で残す。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールを構成するHTO膜を、前記SiN膜をエッチングストッパーとしてウェットエッチングによりエッチング除去する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるMOSトランジスタは、前記複数のフォトダイオードからそれぞれ撮像信号を読み出す読み出し回路を有するCMOS型イメージセンサまたは、該信号電荷を所定方向に電荷転送させるための制御信号を出力するドライバー回路を有するCCD型イメージセンサに用いられている。
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極および前記サイドウォールの形成前または後に、前記複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程をさらに有する。
本発明の固体撮像素子は、本発明の上記固体撮像素子の製造方法により製造され、前記MOSトランジスタのゲート電極の側壁に設けられるサイドウォールの2層構造のうちの1層が残っているものであり、そのことにより上記目的が達成される。
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、複数のフォトダイオードからなる画素領域と、各フォトダイオードからの信号電荷を読み出す読み出し回路や、各フォトダイオードからの信号電荷を所定方向に電荷転送するための制御信号を出力するドライバー回路などにLDD構造の高精細なMOSトランジスタを同一チップ内に有する構造としている。
この場合に、ゲート電極およびサイドウォールの形成後にアニール処理を行うので、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を別工程で行う必要がなく、製造工程が簡略化されると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることが可能となる。また、LDD注入処理やソース・ドレイン注入処理をアニール処理後に行うので、LDD注入領域やソース・ドレイン領域が熱拡散して領域が広がることもなく安定したトランジスタ特性となる。さらに、フォトダイオード上にサイドウォール膜が残らないので、H2シンター処理時の水素が拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することも可能となる。
この場合、結果として、MOSトランジスタのゲート電極の側壁に設けられるサイドウォールの2層構造のうちの1層が残っている。
以上により、本発明によれば、ゲート電極およびサイドウォールの形成後にアニール処理を行うため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化することができると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることができる。また、フォトダイオード上にサイドウォール膜が残らないため、H2シンター処理時の水素がフォトダイオードの表面まで拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することができる。
以下に、本発明の固体撮像素子およびその製造方法の実施形態1、2および、この固体撮像素子の実施形態1、2を、画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態3について図面を参照しながら詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1に係る固体撮像素子の製造方法における各工程を示す工程図である。
図1は、本発明の実施形態1に係る固体撮像素子の製造方法における各工程を示す工程図である。
図1において、LDD構造のMOSトランジスタとフォトダイオード(PD)を同一チップ内に有した本実施形態1の固体撮像素子10(図示せず)の製造方法において、MOSトランジスタのゲート電極を形成する工程(GPエッチ処理)と、ゲート電極の側壁にサイドウォール(SW)を形成する工程(SWエッチ処理)と、これをアニール処理(熱処理)する工程と、ゲート電極およびサイドウォールをセルフアライメントとして不純物イオンの前注入を行ってソース・ドレイン領域となる不純物拡散領域を形成するS/D前注入工程(S/D前注入処理)と、サイドウォールを構成する膜の少なくとも一部を除去する工程と、ゲート電極だけをセルフアライメントとしてLDD用不純物注入を行ってLDD不純物拡散領域およびソース・ドレイン領域を形成する工程(LDD・S/D注入処理)とを有しており、ゲート電極形成後に、サイドウォール膜を全面エッチング(PD部上の保護用フォトレジストが不要)することによりサイドウォール(SW)を形成し、これらのゲート電極形成時およびSW形成時のドライエッチングによるPD部表面のダメージにより発生した結晶欠陥を回復するための熱処理(アニール処理)を行うことでPD部表面の結晶欠陥をなくすことができる。さらに、ソース・ドレイン前注入を行った後、サイドウォール(SW)を構成する例えば外側のHTO膜のみをHFなどでウェットエッチングして除去し、ゲート電極だけをセルフアライメントとしてLDD不純物イオン注入領域およびソース/ドレイン不純物イオン注入領域を形成する。
このように、ゲート電極およびサイドウォールの形成後にダメージ回復のためのアニール処理を行っているため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を別工程で行う必要がなく、製造工程を簡略化すると共に、フォトダイオード表面へのダメージに起因する暗電流を抑えことができる。また、LDD注入処理やソース・ドレイン注入処理をアニール処理後に行っているため、LDD注入領域やソース・ドレイン領域が熱拡散して領域が広がることなく安定したトランジスタ特性とすることができる。さらに、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を設けないため、フォトダイオード上にサイドウォール膜が残らないので、H2シンター処理時の水素が拡散しやすく、フォトダイオードの表面が十分に水素終端されることによって暗電流を更に低減することもできる。
この場合、製造結果として、MOSトランジスタのゲート電極2の側壁に設けられるサイドウォール5を構成するSiN膜3およびHTO膜4の2層構造のうちの1層として例えばSiN膜3が残っている。
ここで、上記固体撮像素子1の製造方法についてさらに詳細に説明する。
本実施形態1の固体撮像素子10の製造方法は、まず、フォトダイオードおよびゲート電極形成工程(GPエッチ工程)において、周知のプロセスにより素子分離を行った後に、画素領域にフォトダイオード(PD)部を形成する。即ち、図2に示すように、周辺回路および画素領域を含む半導体基板の表面にLOCOS分離層などの画素分離層(図示せず)を形成する。さらに、半導体基板の表面のうち周辺回路側に対応する表面上に、ゲート絶縁膜(図示せず)を介してポリシリコン材料からなるゲート電極材料2aを成膜する。さらに、図3に示すように、このゲート電極2の形成は、パターニング用のフォトレジスト膜を所定形状にパターン形成し、これをマスクとしてドライエッチングしてゲート電極2を所定形状に形成し、その後、フォトレジスト膜を剥離する。
次に、サイドウォール形成工程(SWエッチ処理)において、周辺回路のMOSトランジスタのゲート電極2の近くにLDD構造を作るべく、LDD構造作製のために、図4に示すように、100〜200オングストロームのSiN膜3および400〜1000オングストロームのHTO膜4(高温で付けるCVDによるシリコン酸化膜)の2層構造のサイドウォール形成膜を500オングストローム〜1200オングストローム程度の厚み(トータル膜厚はLDD構造に必要なSW幅で決まる)で半導体基板表面全体に亘って堆積する。膜種は、ここでは、SiN膜3およびHTO膜4の2層構造を用いているが、これに限るものではなく、膜厚についても、特に限定されるものではない。さらに、図5に示すように、SiN膜3およびHTO膜4の2層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるMOSトランジスタのゲート電極2の側壁上に、SiN膜3およびHTO膜4の2層構造からなるサイドウォール5を形成する。
なお、サイドウォール5の形成時に、上記実施形態1のようにゲート電極2の側壁上のSiN膜3以外のSiN膜3を全て除去するようにしてもよいが、ごく薄い膜厚分だけ残すようにしてもよい。フォトダイオード(PD)部上に、水素をブロックしない程度に薄いSiN膜3(従来のSiN膜よりも薄い膜厚)が残っていれば、後のウェットエッチング時のダメージもより少なくなる。SiN膜3にPD上で水素をブロックしないように一または複数のスリットを入れて水素を通すようにしてもよい。
続いて、これにアニール処理(熱処理)を施して、前述したゲート電極形成処理およびサイドウォール形成処理時のドライエッチングにより画素領域の各PD表面に発生した結晶欠陥の回復させる。
その後、不純物イオン注入工程(S/D前注入処理)において、図6に示すように、MOSトランジスタのソース/ドレイン領域のための不純物注入処理が行なわれて各拡散層6がそれぞれ形成される。即ち、そのゲート電極2およびサイドウォール5をセルフアライメントとしてソース/ドレイン領域となる不純物拡散層6を所定の不純物イオン注入により形成する。
さらに、HTO膜除去工程において、サイドウォール5を構成するサイドウォール用HTO膜4を、ダメージが少ないウェットエッチングによりエッチング除去する。このとき、SiN膜3はウェットエッチングのエッチングストッパーとして働く。
さらに、LDD・ソース/ドレイン不純物イオン注入工程(LDD・S/D注入処理)において、図8に示すように、MOSトランジスタのLDD構造のための不純物注入処理が行なわれてLDD用の不純物拡散層7が形成される。即ち、ゲート電極2だけをセルフアライメントとしてゲート電極2の両側にLDD用の不純物拡散層7をそれぞれ所定の不純物イオン注入により形成する。
このとき、各拡散層7のゲート電極2とは反対側の不純物拡散層6にそれぞれ、LDD構造のための不純物注入処理が行われて、ソース/ドレイン注入層6aが形成される。このソース/ドレイン注入層6aがMOSトランジスタのソース領域およびドレイン領域となる。ソース/ドレイン注入層6aがLDD構造の不純物拡散層7よりも不純物濃度が濃く構成されている。この場合、SiN膜3の有無と不純物濃度とは無関係である。
その後は、通常のMOSトランジスタおよび固体撮像素子を製造する場合と同様に、周知のプロセスにより、その上に、層間絶縁膜さらにその上に金属配線層を形成する。
以上により、本実施形態1によれば、微細化した高精細なMOSトランジスタを高速動作させようとすると、MOSトランジスタがすぐにオンになって誤動作する傾向があるため、MOSトランジスタをLDD構造にしてゲート電極のすぐ外側を薄い不純物濃度の拡散層とし、そのさらに外側にソース領域およびドレイン領域を設けている。このLDD構造、ソース領域およびドレイン領域の作成に関して、アニール処理をゲート電極形成処理およびサイドウォール形成処理後に行うことにより、従来、必要としていた画素保護用のフォトレジスト膜の形成を不要とすることができて製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる。
このようなLDD構造を持つMOSトランジスタは、信号電荷を読み出すための読み出し回路の他に、信号電荷を所定方向に電荷転送させるための制御信号を出力する画素領域周辺のドライバー回路にも用いられている。したがって、CCD型イメージセンサおよびCMOS型イメージセンサ共に、上記実施形態1を適用することができる。
CCD型イメージセンサの各画素部では、受光素子として入射光を光電変換して信号電荷を生成する複数のフォトダイオードが設けられ、各フォトダイオードに隣接してフォトダイオードからの信号電荷を電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極としてのゲート電極が配置されている。このような画素領域の周辺に周辺回路部が設けられ、信号電荷を所定方向に電荷転送させるためのドライバー回路が設けられており、このドライバー回路に、LDD構造を持つMOSトランジスタが多数配置されている。
CMOS型イメージセンサの各画素部では、その半導体基板の表面層として、光電変換部としての複数のフォトダイオードが形成されている。各フォトダイオードに隣接して、信号電荷がフローティングディヒュージョン部FDに転送するための電荷転送トランジスタの電荷転送部が設けられている。この電荷転送部上には、ゲート絶縁膜を介して引き出し電極であるゲート電極が設けられている。さらに、このフォトダイオード毎にフローティングディフュージョン部FDに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための複数のMOSトランジスタからなる読出回路を有している。
(実施形態2)
上記実施形態1のサイドウォール形成工程(SWエッチ処理)では、周辺回路のMOSトランジスタのゲート電極2の両側近くにLDD構造を作るべく、LDD構造作製のために、図4に示すように、100〜200オングストロームのSiN膜3および400〜1000オングストロームのHTO膜4(高温で付けるCVDによるシリコン酸化膜)の2層構造のサイドウォール形成膜を500オングストローム〜1200オングストローム程度の厚み(トータル膜厚はLDD構造に必要なSW幅で決まる)で半導体基板表面全体に亘って堆積する。さらに、図5に示すように、SiN膜3およびHTO膜4の2層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるMOSトランジスタのゲート電極2の側壁上に、SiN膜3およびHTO膜4の2層構造からなるサイドウォール5を形成している。これに対して、本実施形態2のサイドウォール形成工程(SWエッチ処理)では、周辺回路のMOSトランジスタのゲート電極2の両側近くにLDD構造を作るべく、LDD構造作製のために、図4に示すように、400〜1000オングストロームのHTO膜(SiO2膜)およびその上の200〜200オングストロームのSiN膜(高温で付けるCVDによるシリコン酸化膜)の2層構造のサイドウォール形成膜を500オングストローム〜1200オングストローム程度の厚み(トータル膜厚はLDD構造に必要なSW幅で決まる)で半導体基板表面全体に亘って堆積する。
上記実施形態1のサイドウォール形成工程(SWエッチ処理)では、周辺回路のMOSトランジスタのゲート電極2の両側近くにLDD構造を作るべく、LDD構造作製のために、図4に示すように、100〜200オングストロームのSiN膜3および400〜1000オングストロームのHTO膜4(高温で付けるCVDによるシリコン酸化膜)の2層構造のサイドウォール形成膜を500オングストローム〜1200オングストローム程度の厚み(トータル膜厚はLDD構造に必要なSW幅で決まる)で半導体基板表面全体に亘って堆積する。さらに、図5に示すように、SiN膜3およびHTO膜4の2層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるMOSトランジスタのゲート電極2の側壁上に、SiN膜3およびHTO膜4の2層構造からなるサイドウォール5を形成している。これに対して、本実施形態2のサイドウォール形成工程(SWエッチ処理)では、周辺回路のMOSトランジスタのゲート電極2の両側近くにLDD構造を作るべく、LDD構造作製のために、図4に示すように、400〜1000オングストロームのHTO膜(SiO2膜)およびその上の200〜200オングストロームのSiN膜(高温で付けるCVDによるシリコン酸化膜)の2層構造のサイドウォール形成膜を500オングストローム〜1200オングストローム程度の厚み(トータル膜厚はLDD構造に必要なSW幅で決まる)で半導体基板表面全体に亘って堆積する。
さらに、図5に示すように、HTO膜(SiO2膜)およびその上のSiN膜の2層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるMOSトランジスタのゲート電極2の側壁上に、HTO膜(SiO2膜)およびその上のSiN膜の2層構造からなるサイドウォールを形成する。
本実施形態2の場合、上記実施形態1のSiN膜3とHTO膜4との2層構造とは、その成膜順が逆である。したがって、サイドウォール5の形成時に、SiN膜の下部以外のSiO2膜について薄皮だけと言わず、全膜厚分を残しても、フォトダイオード(PD)部上に、シンター処理時の水素をブロックすることもなく、後のウェットエッチング時のダメージもより少なくなる。SiN膜の下地膜であるSiO2膜は、上記実施形態1の場合のSiN膜の膜厚に比べて厚い膜が残ることになる。
以上により、上記実施形態1,2によれば、MOSトランジスタのゲート電極2を形成するGPエッチ処理工程と、ゲート電極2の側壁にサイドウォール5を形成するSWエッチ処理工程と、ゲート電極2およびサイドウォール5の形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するS/D前注入処理と、LDD用不純物拡散領域を形成するLDD注入処理とを行う。これによって、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる。
(実施形態3)
図9は、本発明の実施形態3として、本発明の実施形態1の固体撮像素子10または本発明の実施形態2の固体撮像素子10Aを含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図9は、本発明の実施形態3として、本発明の実施形態1の固体撮像素子10または本発明の実施形態2の固体撮像素子10Aを含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図9において、本実施形態3の電子情報機器90は、上記実施形態1の固体撮像素子10または上記実施形態2の固体撮像素子10Aからの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力装置95とのうちの少なくともいずれかを有していてもよい。
この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。
したがって、本実施形態3によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
なお、本実施形態1,2では、特に説明しなかったが、MOSトランジスタのゲート電極2を形成する工程と、このゲート電極2の側壁にサイドウォール5を形成する工程と、ゲート電極2およびサイドウォール5の形成後に、フォトダイオード(PD)部の表面のダメージを回復するためのアニール処理(熱処理)を行う工程とを有している。これによって、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる本発明の目的を達成することができる。
また、本実施形態1,2では、ゲート電極2およびサイドウォール5の形成前に、複数のフォトダイオードPDおよびこれらを素子分離する素子分離部を形成する工程を設けたが、これに限らず、ゲート電極2およびサイドウォール5の形成後に、アニール処理を行い、複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程を実行し、さらにソース/ドレイン注入処理およびLDD注入処理を行ってもよい。または、ゲート電極2およびサイドウォール5の形成後に、複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程を行い、さらにアニール処理を行った後に、ソース/ドレイン注入処理およびLDD注入処理を行ってもよい。
以上のように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成され、MOSトランジスタを同一チップ内に有する固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、ゲート電極およびサイドウォールの形成後にアニール処理を行うため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化することができると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることができる。また、フォトダイオード上にサイドウォール膜が残らないため、H2シンター処理時の水素がフォトダイオードの表面まで拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することができる。
2 ゲート電極
2a ゲート電極材料
3 SiN膜
4 HTO膜
5 サイドウォール
6 不純物拡散層
6a ソース/ドレイン注入層(ソース領域,ドレイン領域)
7 LDD構造の不純物拡散層(LDD用不純物拡散領域)
10、10A 固体撮像素子
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示手段
94 通信手段
95 画像出力装置
PD フォトダイオード
2a ゲート電極材料
3 SiN膜
4 HTO膜
5 サイドウォール
6 不純物拡散層
6a ソース/ドレイン注入層(ソース領域,ドレイン領域)
7 LDD構造の不純物拡散層(LDD用不純物拡散領域)
10、10A 固体撮像素子
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示手段
94 通信手段
95 画像出力装置
PD フォトダイオード
Claims (15)
- LDD構造の複数のMOSトランジスタと複数のフォトダイオードを同一チップ内に有する固体撮像素子の製造方法において、
該MOSトランジスタのゲート電極を形成する工程と、該ゲート電極の側壁にサイドウォールを形成する工程と、該ゲート電極および該サイドウォールの形成後にアニール処理を行う工程とを有する固体撮像素子の製造方法。 - 前記ゲート電極および前記サイドウォールの形成はドライエッチングにより行われ、該ドライエッチングによる前記フォトダイオード表面のダメージ回復のために前記アニール処理を行う請求項1に記載の固体撮像素子の製造方法。
- 前記アニール処理後にソース・ドレイン領域およびLDD用不純物拡散領域を形成する請求項1または2に記載の固体撮像素子の製造方法。
- 前記アニール処理後に、前記ゲート電極および前記サイドウォールをセルフアライメントとして不純物イオンを注入することにより不純物拡散領域を形成する工程と、該サイドウォールの厚さ方向に一部または全部を除去する工程と、該ゲート電極をセルフアライメントとしてLDD用不純物注入処理を行って、LDD不純物拡散領域を形成すると共に、該不純物拡散領域をソース・ドレイン領域として形成する工程とを有する請求項3に記載の固体撮像素子の製造方法。
- 前記サイドウォールを、SiN膜およびHTO膜からなる2層構造で形成する請求項1〜4のいずれかに記載の固体撮像素子の製造方法。
- 前記SiN膜を100〜200オングストロームの膜厚に形成し、その上に、前記HTO膜を400〜1000オングストロームの膜厚に形成する請求項5に記載の固体撮像素子の製造方法。
- 前記HTO膜を400〜1000オングストロームの膜厚に形成し、その上に、前記SiN膜を100〜200オングストロームの膜厚に形成する請求項5に記載の固体撮像素子の製造方法。
- 前記SiN膜およびHTO膜のトータル膜厚はLDD構造に必要なサイドウォール幅に対応している請求項5〜7のいずれかに記載の固体撮像素子の製造方法。
- 前記サイドウォールの形成時に、前記ゲート電極の側壁上のSiN膜以外のSiN膜を全て除去するかまたは当該SiN膜の膜厚を薄く残すように除去する請求項5に記載の固体撮像素子の製造方法。
- 前記SiN膜の除去は、シンター処理時に水素をブロックしない程度に薄いSiN膜を少なくともフォトダイオード上で残す請求項5に記載の固体撮像素子の製造方法。
- 前記サイドウォールを構成するHTO膜を、前記SiN膜をエッチングストッパーとしてウェットエッチングによりエッチング除去する請求項5または6に記載の固体撮像素子の製造方法。
- 前記MOSトランジスタは、前記複数のフォトダイオードからそれぞれ撮像信号を読み出す読み出し回路を有するCMOS型イメージセンサまたは、該信号電荷を所定方向に電荷転送させるための制御信号を出力するドライバー回路を有するCCD型イメージセンサに用いられている請求項1または3に記載の固体撮像素子の製造方法。
- 前記ゲート電極および前記サイドウォールの形成前または後に、前記複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程をさらに有する請求項1に記載の固体撮像素子の製造方法。
- 請求項1〜13のいずれかに記載の固体撮像素子の製造方法により製造され、
前記MOSトランジスタのゲート電極の側壁に設けられるサイドウォールの2層構造のうちの1層が残っている固体撮像素子。 - 請求項14に記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083888A JP2009239058A (ja) | 2008-03-27 | 2008-03-27 | 固体撮像素子およびその製造方法、電子情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083888A JP2009239058A (ja) | 2008-03-27 | 2008-03-27 | 固体撮像素子およびその製造方法、電子情報機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239058A true JP2009239058A (ja) | 2009-10-15 |
Family
ID=41252647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008083888A Withdrawn JP2009239058A (ja) | 2008-03-27 | 2008-03-27 | 固体撮像素子およびその製造方法、電子情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009239058A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157788A (ja) * | 2016-03-04 | 2017-09-07 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-03-27 JP JP2008083888A patent/JP2009239058A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157788A (ja) * | 2016-03-04 | 2017-09-07 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793402B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
US9099365B2 (en) | Method for manufacturing solid-state imaging device | |
US8115851B2 (en) | Solid-state image capturing apparatus, method for manufacturing same, and electronic information device | |
JP2008300446A (ja) | 固体撮像素子、固体撮像素子の製造方法及び撮像装置 | |
US8368161B2 (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus | |
KR20140110844A (ko) | 고체 촬상 소자 및 전자 기기 | |
JP2011108839A (ja) | 固体撮像装置とその製造方法並びにカメラ | |
JP2007165864A (ja) | 光電変換装置、光電変換装置の製造方法及び撮像システム | |
JP2011253962A (ja) | 固体撮像素子の製造方法、固体撮像素子、撮像装置 | |
US8076207B2 (en) | Gate structure and method of making the same | |
JP5495524B2 (ja) | 光電変換装置 | |
JP2008041958A (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
JP5368070B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP2009239058A (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP5019934B2 (ja) | 固体撮像素子の製造方法 | |
JP2008124310A (ja) | 固体撮像装置及びその製造方法 | |
JP4157886B2 (ja) | Cmosイメージセンサの製造方法 | |
JP2006294756A (ja) | 半導体装置の製造方法 | |
JP4815769B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2010056245A (ja) | 半導体撮像素子及びその製造方法、電子機器 | |
JP2012084748A (ja) | 固体撮像素子および電子情報機器 | |
JP5651364B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP2009129931A (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP2010129786A (ja) | 固体撮像装置の製造方法、および電子情報機器 | |
JP2008300693A (ja) | Cmos型固体撮像装置およびその製造方法、電子情報機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |