JP2012084748A - 固体撮像素子および電子情報機器 - Google Patents

Abstract

【課題】製造工程も簡易で、信号読み出しも容易であり、素子分離部により素子分離を確実に行い、素子分離部から発生する暗電流を抑制しつつ、Ｎ型フォトダイオードの飽和蓄積電子数を増加させる。
【解決手段】光電変換素子部３と信号走査回路部４とを分離するトレンチ分離部５の深さが、周辺回路形成領域７で素子間を分離するトレンチ分離部７ｃの深さの１／８〜１／２として、画素形成領域６のトレンチ分離部５の深さを浅くする。これによって、トレンチ分離部５の幅の縮小が可能となる。トレンチ分離部５が従来のように基板表面から突出していない。しかも、光電変換素子部３の不純物濃度が最大となるＮ型電荷蓄積領域の深さがトレンチ分離部５の深さよりも浅く構成されている。
【選択図】図１

Description

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳイメージセンサなどの固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。

従来の固体撮像素子について図５〜図８を用いて説明する。

図５は、従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。

図５に示すように、従来の固体撮像素子１２０において、Ｐ型シリコン基板１２１のＰウェル内に、Ｎ型フォトダイオード１２２ａを持つ光電変換素子部１２２と、ソース・ドレイン１２３ａおよびゲート電極１２３ｂからなるトランジスタを持つ信号走査回路部１２３と、これらの光電変換素子部１２２と信号走査回路部１２３を分離するトレンチ分離部１２４とを有する画素形成領域１２５と、ＣＭＯＳで構成され、ソース・ドレイン１２６ａおよびゲート電極１２６ｂからなるトランジスタおよび、これらを分離するトレンチ分離部１２６ｃを持つ周辺回路形成領域１２６とを具備している。

Ｎ型フォトダイオード１２２ａにて光電変換された信号電荷に、トレンチ分離部１２４で発生した発生電子がノイズとして加わると、暗いのに明るく表示されてしまったりする。トレンチ分離部１２４の側壁表面で電子がノイズとして発生し易い。これを解決するために、画素形成領域１２５のトレンチ分離部１２４のＳｉ−ＳｉＯ_２界面がＰ型拡散層でカバーすることにより、暗電流成分の電子をホールと相殺させて消滅させることができる。これが特許文献１に開示されている。

図６は、特許文献１に開示されている従来のＣＭＯＳイメージセンサの要部構成例を概略的に示す縦断面図である。

図６に示すように、従来のＣＭＯＳイメージセンサ１００は、Ｐ型シリコン基板１０１上に配置された光電変換部１０２と信号走査回路部１０３を含む複数の単位セルと、光電変換部１０２と信号走査回路部１０３とを分離するトレンチ分離領域１０４と、このトレンチ分離領域１０４の底面下部で、光電変換部を形成するフォトダイオード拡散層１０５より深い位置まで形成されたＰ型の素子分離拡散層１０６とを有している。このトレンチ分離領域１０４のＳｉ−ＳｉＯ_２界面がＰ型素子分離拡散層１０６でカバーすることにより、暗電流成分の電子をホールと相殺させて消滅させることができる。

上記構成により、入射光はマイクロレンズ１０７を介してフォトダイオード拡散層１０５上に集光されてフォトダイオード拡散層１０５にて光電変換されて信号電荷を生成する。この信号電荷は、信号読み出しゲート１０８によりフォトダイオード拡散層１０５からフローティングディヒュージョンＦＤに読み出されて信号電圧に変換される。信号走査回路部１０３により、この信号電圧に応じて増幅されて撮像信号として出力される。

図７は、特許文献２に開示されている従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。

図７に示すように、従来の固体撮像素子２００において、画素形成領域２０１と周辺回路形成領域２０２とが同一の半導体基体２０３上に形成され、周辺回路形成領域３０２では、半導体基体２０３に絶縁層が埋め込まれた素子分離層２０４により第１素子分離部が形成され、画素形成領域２０１では、半導体基体２０３内に形成されたＰ型の素子分離領域２０５（上部の幅の広い部分２０５ａと、下部の幅の狭い部分２０５ｂ）と半導体基体２０３から上方に突出した素子分離層２０６とから成る第２素子分離部が形成され、光電変換素子２０７（電荷蓄積領域２０７ａとその上の表面Ｐ＋層２０７ｂ）が第２素子分離部の素子分離層２０６の下まで延在して形成されている。なお、半導体基体２０３上に絶縁膜２０８を介してトランジスタのゲート電極などが形成されている。

図８は、特許文献３に開示されている従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。

図８に示すように、従来の固体撮像素子３００において、シリコン基板（またはｐ型ウェル）３０１内にフォトダイオード３０２がｎ型拡散領域として形成されている。フォトダイオード３０２は、隣接するＭＯＳトランジスタと素子分離部３０３により電気的に分離されている。このフォトダイオード３０２は、撮像領域のＭＯＳトランジスタのソースも兼ねており、他のＭＯＳトランジスタと同様に、フォトダイオード３０２に隣接する領域には、素子分離部３０３が形成されている。

フォトダイオード３０２であるｎ型拡散領域の表面付近には、暗電流抑制層３０４としてｐ型拡散領域が形成されている。この場合、暗電流抑制層３０４は、素子分離部３０３の周囲にまで伸長している。暗電流抑制層３０４の光吸収による感度の減少を抑えるため、暗電流抑制層３０４は、シリコン基板３０１の表面から１０nm以上２００nm以下の位置に形成される。特に、感度を向上させるためには、暗電流抑制層３０４は、シリコン基板３０１の表面から１０nm以上１００nm以下の位置に形成される方が好ましい。素子分離部３０３は、ドライエッチング法により形成する。素子分離部３０３の深さは、１nm以上２００nm以下であり、前述のように、暗電流抑制層３０４よりも浅い領域で形成されている。暗電流抑制層３０４、ドレイン３０５およびフォトダイオード３０２上にゲート酸化膜３０６を介してゲート電極が設けられている。

この場合に、素子分離部３０３の深さが、フォトダイオード３０２において、その不純物濃度が最大となる第１導電型の電荷蓄積領域の深さよりも浅く構成されている。この不純物濃度が最大となる第１導電型の電荷蓄積領域の基板深さは、１ｎｍ〜２５０ｎｍである。

特開２００３−１４２６７４号公報 特開２００５−３４７３２５号公報 特開２００５−１０１５９６号公報

特許文献１では、トレンチ分離領域１０４で発生した発生電子をＰ型の素子分離拡散層１０６で打ち消す構造であるので、発生電子そのものは減少しておらず、特に高温時の暗電流抑制効果が小さくなるという問題があった。また、特許文献１では、トレンチ分離領域１０４の周囲に素子分離拡散層１０６が設けられていることから分離領域幅が大きくなるため、相対的にフォトダイオード拡散層１０５のフォトダイオード面積が小さくなってしまうという問題があった。

上記特許文献２では、ポリシリコン層が素子分離層２０６上に配置されたときに、ポリシリコン層への電圧印加によって素子分離層２０６下のＰ型の素子分離領域２０５が距離があって導通しにくいように構成されているものの、突出した素子分離層２０６上にポリシリコン層を形成しにくく、段差が大きいために製造工程が複雑になるという問題があった。

上記特許文献３では、前述したが、素子分離部３０３の深さが、フォトダイオード３０２において、その不純物濃度が最大となる第１導電型の電荷蓄積領域の深さ、１ｎｍ〜２５０ｎｍよりも浅く構成されているが、不純物濃度が最大となる電荷蓄積領域の深さが深ければ深いほど、基板表面から電子（ノイズ）をもらいにくくなるので良いが、その反面、その電荷蓄積領域からの信号電荷が読み出しにくくなるのは避けられない。しかも、素子分離部３０３の深さが、不純物濃度が最大となる電荷蓄積領域の深さよりも浅ければ浅いほど、素子分離部３０３上にポリシリコン層があって電圧が印加された場合に、素子分離部３０３の直下の拡散層を通して導通してしまい、素子分離機能が果たせなくなるという問題があった。

本発明は、上記従来の問題を解決するもので、製造工程も簡易で、信号読み出しも容易であり、素子分離部により素子分離を確実に行い、素子分離部から発生する暗電流を抑制しつつ、Ｎ型フォトダイオードの飽和蓄積電子数を増加させることができる固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。

本発明の固体撮像素子は、被写体からの画像光を光電変換して撮像する複数の光電変換素子および、該光電変換素子から信号電荷を読み出すための信号走査回路部を有する画素形成領域と、該信号走査回路部を駆動制御する周辺回路が設けられた周辺回路形成領域とが同一の半導体基板上に形成されており、該画素形成領域において該光電変換素子と該信号走査回路部とを分離するトレンチ分離部の深さが、該周辺回路形成領域で素子間を分離するトレンチ分離部の深さの１／８〜１／２であり、該光電変換素子の不純物濃度が最大となる一導電型電荷蓄積領域の深さが、該光電変換素子と該信号走査回路部とを分離するトレンチ分離部の深さよりも浅く構成されているものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明の固体撮像素子において、前記信号走査回路部を構成するトランジスタのソース・ドレイン拡散層の深さが、前記周辺回路形成領域のトランジスタのソース・ドレイン拡散層の深さよりも浅く構成されている。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さが、該信号走査回路部を構成するトランジスタのソース・ドレイン拡散層の深さよりも深く構成されている。

さらに、好ましくは、本発明の固体撮像素子において、前記周辺回路形成領域で素子間を分離するトレンチ分離部の深さが、該周辺回路形成領域のトランジスタのソース・ドレイン拡散層の深さよりも深く構成されている。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の最小幅が、前記周辺回路形成領域で素子間を分離するトレンチ分離部の最小幅より狭く構成されている。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の幅が、前記周辺回路形成領域で素子間を分離するトレンチ分離部の幅の１／８〜１／２である。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さが、前記光電変換素子において、その不純物濃度が最大とな一導電型電荷蓄積領域の深さよりも深く構成されている。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さは、該トレンチ分離部上に導電層が配置されたときに、該導電層への電圧印加によって該トレンチ分離部下で導通しない深さに設定されている。

さらに、好ましくは、本発明の固体撮像素子において、前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の底面および側面が、電子ノイズを相殺可能な他導電型拡散層で覆われている。

さらに、好ましくは、本発明の固体撮像素子は、ＣＭＯＳ型固体撮像素子である。

さらに、好ましくは、本発明の固体撮像素子において、前記半導体基板に形成された前記複数の光電変換素子の上方に、各光電変換素子のそれぞれに対応するように所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが形成されている表面照射構造である。

さらに、好ましくは、本発明の固体撮像素子において、前記複数の光電変換素子が形成された前記半導体基板の裏面側を研磨して厚さを薄くし、その薄くした裏面上に、各光電変換素子のそれぞれに対応するように所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが形成されている。

本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、被写体からの画像光を光電変換して撮像する複数の光電変換素子と、光電変換素子から信号電荷を読み出すための信号走査回路部とを有する画素形成領域と、信号走査回路部を駆動制御する周辺回路が設けられた周辺回路形成領域とが同一の半導体基板上に形成されており、画素形成領域において光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さが、周辺回路形成領域で素子間を分離するトレンチ分離部の深さの１／８〜１／２であり、光電変換素子の不純物濃度が最大とな一導電型の電荷蓄積領域の深さが、光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さよりも浅く構成されている。

これによって、画素形成領域において光電変換素子と信号走査回路部とを分離するトレンチ分離部が従来のように基板表面から突出していないので、製造工程も複雑化せず簡易で、しかも、光電変換素子の不純物濃度が最大とな一導電型の電荷蓄積領域の深さが、光電変換素子と該信号走査回路部とを分離するトレンチ分離部の深さよりも浅く構成したので、信号読み出しも容易である。さらに、画素形成領域において光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さが、周辺回路形成領域で素子間を分離するトレンチ分離部の深さの半分以下であって、１／８〜１／２であることから、素子分離部により素子分離を確実に行い、素子分離部から発生する暗電流を抑制しつつ、トレンチ分離部の幅も小さくなってＮ型フォトダイオードの受光面積を増加させて飽和蓄積電子数を増加させることが可能となる。

以上により、本発明によれば、画素形成領域において光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さが、周辺回路形成領域で素子間を分離するトレンチ分離部の深さの１／８〜１／２であり、光電変換素子の不純物濃度が最大とな一導電型の電荷蓄積領域の深さが、光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さよりも浅いため、製造工程も簡易で、信号読み出しも容易であり、素子分離部により素子分離を確実に行い、素子分離部から発生する暗電流を抑制しつつ、Ｎ型フォトダイオードの飽和蓄積電子数を増加させることができる。

本発明の実施形態１における固体撮像素子の要部構成例を概略的に示す縦断面図である。 本発明の実施形態１における固体撮像素子の要部構成の変形例を概略的に示す縦断面図である。 本発明の実施形態１における固体撮像素子の要部構成の別の変形例を概略的に示す縦断面図である。 本発明の実施形態２として、本発明の実施形態１の固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。 特許文献１に開示されている従来のＣＭＯＳイメージセンサの要部構成例を概略的に示す縦断面図である。 特許文献２に開示されている従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。 特許文献３に開示されている従来の固体撮像素子の要部構成例を概略的に示す縦断面図である。

以下に、本発明の固体撮像素子の実施形態１および、この固体撮像素子の実施形態１を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態２について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１における固体撮像素子の要部構成例を概略的に示す縦断面図である。

図１において、本実施形態１の固体撮像素子１は、Ｐ型シリコン基板２内に、Ｎ型フォトダイオード３ａを持つ光電変換素子部３と、ソース・ドレイン拡散層４ａおよびゲート電極４ｂからなるトランジスタを持つ信号走査回路部４と、これらの光電変換素子部３と信号走査回路部４を分離するトレンチ分離部５とを有する画素形成領域６と、ＣＭＯＳで構成され、ソース・ドレイン拡散層７ａおよびゲート電極７ｂからなるトランジスタおよび、これらを素子分離するトレンチ分離部７ｃを持つ周辺回路形成領域７とを具備している。

トレンチ分離部５の側壁および底面を覆うように、Ｐ型の素子分離拡散層５ａを設けている。トレンチ分離部５のＳｉ−ＳｉＯ_２界面がＰ型の素子分離拡散層５ａ（ｐウェル）でカバーすることにより、暗電流成分の電子をホールと相殺させて消滅させることができる。

トレンチ分離部５の深さが、周辺回路形成領域７で素子間を分離するトレンチ分離部７ｃの深さの半分以下である。さらに具体的には、トレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／８〜１／２である。この場合のトレンチ分離部５の深さは５０ｎｍ〜１３０ｎｍ、さらに好ましくは８０ｎｍ〜１００とする。例えば、周辺回路形成領域７のトレンチ分離部７ｃの深さが３００ｎｍに対して、画素形成領域６におけるトレンチ分離部５の深さがは１３０ｎｍに設定される。要するに、トレンチ分離部５の深さがトレンチ分離部７ｃの深さの半分以下にすることにより、素子分離部５から発生する暗電流を大幅に削減することができる。また、トレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／８よりも小さいと、トレンチ分離部５上にポリシリコン層があってそこに電圧が印加した場合に、トレンチ分離部５の底側で導通してしまう虞があり、素子分離部による素子分離機能を確実に果たすことができない。

トレンチ分離部５の深さをトレンチ分離部７ｃの深さの１／２よりも小さくして、トレンチ分離部５の深さを浅くした分だけ、トレンチ分離部５の幅寸法も小さくできて、その分、Ｎ型フォトダイオード３ａの受光面積を増加でき、これによって、飽和蓄積電子数を増加させることができる。

さらに、画素形成領域６の信号走査回路部４を構成するトランジスタのソース・ドレイン拡散層４ａが、周辺回路形成領域７のトランジスタのソース・ドレイン拡散層７ａより浅く、例えば周辺回路形成領域７のソース・ドレイン拡散層７ａの深さが２００ｎｍに対して、画素形成領域６のソース・ドレイン拡散層４ａの深さは１００ｎｍ程度に設定されている。

また、Ｎ型フォトダイオード３ａの不純物濃度が最大となるＮ型の電荷蓄積領域の深さが、Ｎ型フォトダイオード３ａと信号走査回路部４のソース・ドレイン拡散層４ａとを分離するトレンチ分離部５の深さよりも浅く構成している。また、逆に言うと、Ｎ型フォトダイオード３ａと信号走査回路部４のソース・ドレイン拡散層４ａとを分離するトレンチ分離部５の深さが、Ｎ型フォトダイオード３ａにおいてその不純物濃度が最大となＮ型の電荷蓄積領域の深さよりも深く構成されている。

これらのソース・ドレイン拡散層４ａ、７ａの深さはそれぞれのトレンチ分離部５、７ｃの深さよりも浅く設定されなければならない。要するに、ソース・ドレイン拡散層４ａの深さがトレンチ分離部５よりも深いと、間にトレンチ分離部５があって互いに独立すべきソース・ドレイン拡散層４ａ間でリークが発生してしまう虞が高くなる。また同様に、ソース・ドレイン拡散層７ａの深さがトレンチ分離部７ｃよりも深いと、間にトレンチ分離部７ｃがあって互いに独立すべきソース・ドレイン拡散層７ａ，７ａ間でリークが発生してしまう虞が高い。よって、Ｎ型フォトダイオード３ａと信号走査回路部４のソース・ドレイン拡散層４ａとを分離するトレンチ分離部５の深さが、信号走査回路部４を構成するトランジスタのソース・ドレイン拡散層４ａの深さよりも深く構成されている。また、周辺回路形成領域７で素子間を分離するトレンチ分離部７ｃの深さが、周辺回路形成領域７のトランジスタのソース・ドレイン拡散層７ａの深さよりも深く構成されている。

また、画素形成領域６のトレンチ分離部５の最小幅が、周辺回路形成領域７のトレンチ分離部７ｃの最小幅より狭く、例えば、周辺回路形成領域７のトレンチ分離部７ｃの最小幅が０．２５μｍに対して、画素形成領域６のトレンチ分離部５の最小幅が０．１８μｍに設定される。前述した通り、トレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／８〜１／２であることから、トレンチ分離部５の深さを浅くした分だけ、トレンチ分離部５の幅寸法も小さくできて、トレンチ分離部５の幅も、トレンチ分離部７ｃの幅の１／５〜４／５になり得る。

以上により、本実施形態１の固体撮像素子１は、画素形成領域６と周辺回路形成領域７とが同一の半導体基板２上に形成されており、画素形成領域６のトレンチ分離部５の深さが周辺回路形成領域７のトレンチ分離部７ｃの深さの半分以下であり、かつ光電変換素子部３の不純物濃度が最大となるＮ型電荷蓄積領域の深さが、光電変換素子部３と信号走査回路部４とを分離するトレンチ分離部５の深さよりも浅く構成している。
従来の固体撮像素子では、トレンチ分離部の深さは周辺回路形成領域におけるウェル境界耐圧によって決定されるが、周辺ＣＭＯＳ回路ではトレンチ分離部の底部にウェル境界を設けて適正なウェル境界耐圧が得られるトレンチ分離部の深さを設定する。しかしながら、画素形成領域は単一ウェルで形成するので、ウェル境界は存在せず、トレンチ分離部の深さはソース・ドレイン拡散層の深さのみに制限される。したがって、本実施形態１の固体撮像素子１のように、画素形成領域４のソース・ドレイン拡散層４ａの深さの調整に応じてトレンチ分離部５を浅くすることが可能となる。また、トレンチ分離部５の幅も、トレンチ分離部５の深さとの比（アスペクト比）で決定されるので、トレンチ分離部５を浅くした分だけ、その分離幅を狭めることが可能となる。

したがって、画素形成領域６のトレンチ分離部５の深さを浅くすることにより、Ｓｉ−ＳｉＯ_２界面の表面積が大幅に減少して暗電流を大幅に抑制することができる。また、トレンチ分離部５の幅の縮小が可能となり、Ｎ型フォトダイオード３ａの表面積（または受光面積）を増やして飽和蓄積電子数を向上させることができる。これによって、素子分離部５から発生する暗電流を抑制しつつ、Ｎ型フォトダイオード３ａの飽和蓄積電子数を増加させることができる。

また、画素形成領域６において光電変換素子部３と信号走査回路部４とを分離するトレンチ分離部５が従来のように基板表面から突出していないので、製造工程も複雑化せず簡易であり、しかも、光電変換素子部３の不純物濃度が最大となＮ型電荷蓄積領域の深さが、光電変換素子部３と信号走査回路部４とを分離するトレンチ分離部５の深さよりも浅く構成したので、信号読み出しも容易である。

なお、本実施形態１では、図１のＮ型フォトダイオード３ａの上側に、所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが設けられている表面照射構造について説明したが、これに限らず、図２に示すように、裏面側を研磨して薄くした半導体基板２Ａの研磨面側（図２の下側）に、各Ｎ型フォトダイオード３ａにそれぞれ対応させて所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが設けられる厚さ２μｍ程度の裏面照射構造についても、本実施形態１の固体撮像素子１を適応した固体撮像素子１Ａを得ることができる。なお、図２では、図１の場合と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。

なお、本実施形態１では、トレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／８〜１／２とし、図１ではトレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／２．５程度の場合について示したが、図３ではトレンチ分離部５の深さがトレンチ分離部７ｃの深さの１／８の場合について示している。この場合、画素形成領域６Ｂにおいて光電変換素子部３Ｂとソース・ドレイン拡散層４ａＢとを分離するトレンチ分離部５Ｂが、トレンチ分離部７ｃに比べて１／８に小さくなったことから、Ｎ型フォトダイオード３ｂの受光面積がその分、広くなっている。

（実施形態２）
図５は、本発明の実施形態２として、本発明の実施形態１の固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。

図５において、本実施形態２の電子情報機器９０は、上記実施形態１の固体撮像素子からの撮像信号を所定の信号処理をしてカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示部９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信部手段９４と、この固体撮像装置９１からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力部９５とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示部９３と、通信部９４と、プリンタなどの画像出力部９５とのうちの少なくともいずれかを有していてもよい。

この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。

したがって、本実施形態３によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力部９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。

以上のように、本発明の好ましい実施形態１、２を用いて本発明を例示してきたが、本発明は、この実施形態１、２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１、２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳイメージセンサなどの固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、画素形成領域において光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さが、周辺回路形成領域で素子間を分離するトレンチ分離部の深さの１／８〜１／２であり、光電変換素子の不純物濃度が最大とな一導電型の電荷蓄積領域の深さが、光電変換素子と信号走査回路部とを分離するトレンチ分離部の深さよりも浅いため、製造工程も簡易で、信号読み出しも容易であり、素子分離部により素子分離を確実に行い、素子分離部から発生する暗電流を抑制しつつ、Ｎ型フォトダイオードの飽和蓄積電子数を増加させることができる。

１、１Ａ、１Ｂ 固体撮像素子
２、２Ａ Ｐ型シリコン基板
３，３Ｂ 光電変換素子部
３ａ、３ｂ、３ａＢ Ｎ型フォトダイオード
４，４Ｂ 信号走査回路部
４ａ、４ａＢ ソース・ドレイン拡散層
４ｂ ゲート電極
５、５Ｂ トレンチ分離部
５ａ、５ｂ Ｐ型素子分離拡散層
６、６Ｂ 画素形成領域
７ 周辺回路形成領域
７ａ ソース・ドレイン拡散層
７ｂ ゲート電極
７ｃ トレンチ分離部
９０ 電子情報機器
９１ 固体撮像装置
９２ メモリ部
９３ 表示部
９４ 通信部
９５ 画像出力部

Claims (13)

1. 被写体からの画像光を光電変換して撮像する複数の光電変換素子および、該光電変換素子から信号電荷を読み出すための信号走査回路部を有する画素形成領域と、該信号走査回路部を駆動制御する周辺回路が設けられた周辺回路形成領域とが同一の半導体基板上に形成されており、
   該画素形成領域において該光電変換素子と該信号走査回路部とを分離するトレンチ分離部の深さが、該周辺回路形成領域で素子間を分離するトレンチ分離部の深さの１／８〜１／２であり、該光電変換素子の不純物濃度が最大となる一導電型電荷蓄積領域の深さが、該光電変換素子と該信号走査回路部とを分離するトレンチ分離部の深さよりも浅く構成されている固体撮像素子。
2. 前記信号走査回路部を構成するトランジスタのソース・ドレイン拡散層の深さが、前記周辺回路形成領域のトランジスタのソース・ドレイン拡散層の深さよりも浅く構成されている請求項１に記載の固体撮像素子。
3. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さが、該信号走査回路部を構成するトランジスタのソース・ドレイン拡散層の深さよりも深く構成されている請求項１に記載の固体撮像素子。
4. 前記周辺回路形成領域で素子間を分離するトレンチ分離部の深さが、該周辺回路形成領域のトランジスタのソース・ドレイン拡散層の深さよりも深く構成されている請求項１に記載の固体撮像素子。
5. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の最小幅が、前記周辺回路形成領域で素子間を分離するトレンチ分離部の最小幅より狭く構成されている請求項１に記載の固体撮像素子。
6. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の最小幅が、前記周辺回路形成領域で素子間を分離するトレンチ分離部の幅の１／５〜４／５である請求項５に記載の固体撮像素子。
7. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さが、前記光電変換素子において、その不純物濃度が最大とな一導電型電荷蓄積領域の深さよりも深く構成されている請求項１に記載の固体撮像素子。
8. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の深さは、該トレンチ分離部上に導電層が配置されたときに、該導電層への電圧印加によって該トレンチ分離部下で導通しない深さに設定されている請求項１に記載の固体撮像素子。
9. 前記光電変換素子と前記信号走査回路部とを分離するトレンチ分離部の底面および側面が、電子ノイズを相殺可能な他導電型拡散層で覆われている請求項１に記載の固体撮像素子。
10. ＣＭＯＳ型固体撮像素子である請求項１に記載の固体撮像素子。
11. 前記半導体基板に形成された前記複数の光電変換素子の上方に、各光電変換素子のそれぞれに対応するように所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが形成されている表面照射構造である請求項１に記載の固体撮像素子。
12. 前記複数の光電変換素子が形成された前記半導体基板の裏面側を研磨して厚さを薄くし、その薄くした裏面上に、各光電変換素子のそれぞれに対応するように所定色配列のカラーフィルタおよびその上に集光用のマイクロレンズが形成されている請求項１に記載の固体撮像素子。
13. 請求項１〜１２のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。

Images